CN102495778B - 一种测试单包正则匹配逻辑的系统和方法 - Google Patents
一种测试单包正则匹配逻辑的系统和方法 Download PDFInfo
- Publication number
- CN102495778B CN102495778B CN201110415255.0A CN201110415255A CN102495778B CN 102495778 B CN102495778 B CN 102495778B CN 201110415255 A CN201110415255 A CN 201110415255A CN 102495778 B CN102495778 B CN 102495778B
- Authority
- CN
- China
- Prior art keywords
- logic
- reference model
- tested
- tested logic
- canonical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供一种测试单包正则匹配逻辑的方法,PCIe仿真模型模拟PCIe总线特性,接收主机命令包括写命令和读命令。与现有技术相比,本发明的有益效果在于:1)采用SystemVerilog语言编写的程序效率很高,可以用较少的代码行数实现比较复杂的功能,提高了验证的效率。2)使用SystemVerilog基于约束的随机模拟验证是一种高效的功能验证方法,可以大大提高功能验证效率,使产品上市无功能缺陷。
Description
技术领域
本发明属于逻辑测试领域,具体涉及一种测试单包正则匹配逻辑的系统和方法。
背景技术
逻辑的功能需求一般可以翻译为“施加某种激励,逻辑应当做出某种响应”的形式。为了验证逻辑需求规格书中的某项功能需求是否实现,需要给逻辑施加相应的各种激励数据(如,配置寄存器、向逻辑发送数据包等),然后判断逻辑的相应数据是否与需求规格书中所定义的一致。如果施加给逻辑的激励数据是充分的,且逻辑对激励的响应是正确的话,则该条逻辑功能就被正确地实现了。逻辑测试的通过需要满足:逻辑对激励的相应的正确性及施加给逻辑的激励的充分性两个条件。
专利号“CN201010614485.5”、发明名称“基于正则表达式组和控制逻辑的内容抽取方法”公开了一种基于正则表达式组和控制逻辑的内容抽取方法,可用于网页、半结构化数据的内容定位、匹配及抽取。本发明提供的方案包括:所述方法基于正则表达式组和控制逻辑;所述方法对文档元素进行自外而内的层层定位,每一次定位包括如下要素:匹配点,触发操作,逻辑控制。本发明提供的方案有三方面的技术优势:第一,正则表达式不需要构建DOM Tree,匹配速度快;第二,用一组正则表达式并加入控制逻辑,让每个正则表达式在匹配成功时执行特定的逻辑,使得能够抽取更多形式下的内容;第三,本发明的控制逻辑的具体规则可由使用者自己定制,灵活度更大。
专利号“CN201010580832.7”、发明名称“一种正则表达式匹配的方法及装置”公开了一种正则表达式匹配的方法及装置,该方法包括:输入待匹配报文及DFA状态表,DFA状态表包括状态迁移表,其包括正则表达式匹配过程中的所有状态地址和各个状态之间的迁移关系;判断当前状态对应的数据类型,包括单个字符Char型和多个字符Str型,Str型对应的数据为连续的多个字符;若是Str型,则将待匹配报文中当前状态的多个字符值与匹配条件进行匹配处理,当匹配时,迁移至符合匹配条件的下一状态;若是Char型,则将待匹配报文中当前状态的单个字符值与匹配条件进行匹配处理,当匹配时,迁移至符合匹配条件的下一状态;当下一状态为接受态时,结束匹配过程并输出匹配成功结果。该方法匹配速度快、效率高,DFA表项占用的存储空间小。
但在对大规模逻辑的测试过程中,由于激励数据和相应数据都非常庞大,且相应和激励的映射关系也非常复杂,所以用人工的方法来分析相应是否正确非常困难。
本发明提供了一种测试方法,把激励产生器所产生的激励数据同时作用于参考模型(模拟被测逻辑)和逻辑系统(被测逻辑),然后通过相应比较器比较参考模型和被测逻辑的相应是否一致。如果两者的相应是一致的,则说明该被测逻辑正确相应了该激励数据;否则,如果比较结果不一致,则被测逻辑和参考逻辑必然有一个的相应是不符合逻辑需求规格书,需要查找问题的根源并重新进行测试。
前述的将参考模型的相应数据与被测逻辑的相应数据进行比较来分析被测逻辑的响应是否正确的方法,是高效率的一种逻辑系统测试的方法。
发明内容
本发明克服现有技术的不足,采用systemVerilog语言实现激励产生器、参考模型、响应分析器、规则存储器件仿真模型和PCIe仿真模型。
本发明提供了一种测试单包正则匹配逻辑的系统,包括激励产生器、被测逻辑、参考模型、响应分析器,激励产生器对被测逻辑、参考模型产生相同的带约束的随机报文,响应分析器接收并比较被测逻辑和所述参考模型输出。
本发明提供的测试单包正则匹配逻辑的系统,被测逻辑、参考模型实现单包正则匹配的方式一样。
本发明提供的测试单包正则匹配逻辑的系统,该系统包括规则存储器件仿真模型,用于向被测逻辑、参考模型输入同样的规则。
本发明提供的测试单包正则匹配逻辑的系统,该系统包括模拟PCIe总线特性的PCIe仿真模型。
本发明还提供了一种测试单包正则匹配逻辑的方法,PCIe仿真模型模拟PCIe总线特性,接收主机命令包括写命令和读命令。
本发明提供的测试单包正则匹配逻辑的方法,所述写命令可配置被测逻辑和参考模型中的使能和控制信号以及DFA规则;所述读命令用于读去逻辑内部状态。
本发明提供的测试单包正则匹配逻辑的方法,激励产生器产生带约束的随机报文,以一定时钟频率发送到所述被测逻辑输入接口上,报文负载可根据正则式产生,那么这个报文一定能够匹配该条规则。
本发明提供的测试单包正则匹配逻辑的方法,所述参考模型用软件实现单包正则匹配功能,实现方式与所述被测逻辑一样。
本发明提供的测试单包正则匹配逻辑的方法,响应分析器具有自动比较功能,接收被测逻辑和所述参考模型输出,通过解析后进行比较,判定是否正确通过测试,如果不正确找出问题重新进行测试。
目前逻辑测试方法有通过脚本语言生成激励产生器和相应分析器(TCL语言),或者由verilog语言搭建整个测试平台,由于systemverilog语言是面向对象的逻辑测试语言,本身具有丰富的随机函数和约束机制,能够灵活方便的产生功能强大的测试平台,明显提高测试效率,确保产品在短时间内不带功能缺陷上市。
与现有技术相比,本发明的有益效果在于:
1)采用SystemVerilog语言编写的程序效率很高,可以用较少的代码行数实现比较复杂的功能,提高了验证的效率。
2)使用SystemVerilog基于约束的随机模拟验证是一种高效的功能验证方法,可以大大提高功能验证效率,使产品上市无功能缺陷。
附图说明
图1是本发明单包正则匹配功能逻辑示意图。
具体实施方式
本发明采用systemVerilog语言实现激励产生器、参考模型、响应分析器、规则存储器件仿真模型和PCIe仿真模型(用于主机与被测逻辑的交互)。
目前逻辑测试方法有通过脚本语言生成激励产生器和相应分析器(TCL语言),或者由verilog语言搭建整个测试平台,由于systemverilog语言是面向对象的逻辑测试语言,本身具有丰富的随机函数和约束机制,能够灵活方便的产生功能强大的测试平台,明显提高测试效率,确保产品在短时间内不带功能缺陷上市。
图1是本发明单包正则匹配功能逻辑示意图,该测试单包正则匹配逻辑的系统,包括激励产生器、被测逻辑、参考模型、响应分析器、规则存储器件仿真模型和模拟PCIe总线特性的PCIe仿真模型,激励产生器对被测逻辑、参考模型产生相同的带约束的随机报文,响应分析器接收并比较被测逻辑和所述参考模型输出,同时被测逻辑、参考模型实现单包正则匹配的方式一样。
为了解决现有问题,本发明采用如下步骤:
1)PCIe仿真模型模拟PCIe总线特性,接收主机命令包括写命令和读命令(通过读写寄存器的方式),写命令可配置被测逻辑和参考模型中的使能和控制信号以及DFA规则,读命令用于读去逻辑内部状态。
2)激励产生器产生带约束的随机报文,以一定时钟频率发送到被测逻辑输入接口上,报文负载可根据正则式产生,那么这个报文一定能够匹配该条规则。
3)参考模型用软件实现单包正则匹配功能,实现方式与被测逻辑一样。
4)响应分析器具有自动比较功能,接收被测逻辑和参考模型输出,通过解析后进行比较,如果正确通过测试,如果不正确找出问题重新进行测试。
本发明采用SystemVerilog语言编写的程序效率很高,可以用较少的代码行数实现比较复杂的功能,提高了验证的效率。使用SystemVerilog基于约束的随机模拟验证是一种高效的功能验证方法,可以大大提高功能验证效率,使产品上市无功能缺陷。
以上实施例仅用以说明本发明的技术方案而非对其限制,尽管参照上述实施例对本发明进行了详细的说明,所述领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者同等替换,而未脱离本发明精神和范围的任何修改或者等同替换,其均应涵盖在本发明的权利要求范围当中。
Claims (5)
1.一种测试单包正则匹配逻辑的系统,包括激励产生器、被测逻辑、参考模型、响应分析器,其特征在于,激励产生器对被测逻辑、参考模型产生相同的带约束的随机报文,响应分析器接收并比较被测逻辑和所述参考模型输出;
被测逻辑、参考模型实现单包正则匹配的方式一样;
该系统包括规则存储器件仿真模型,用于向被测逻辑、参考模型输入同样的规则;
该系统包括模拟PCIe总线特性的PCIe仿真模型;
所述系统是脚本语言生成的响应分析器;
脚本语言是TCL语言。
2.根据权利要求1所述的系统,其特征在于,脚本语言verilog语言。
3.一种测试单包正则匹配逻辑的方法,其特征在于,PCIe仿真模型模拟PCIe总线特性,接收主机命令包括写命令和读命令;
所述写命令可配置被测逻辑和参考模型中的使能和控制信号以及DFA规则;所述读命令用于读取逻辑内部状态;
激励产生器产生带约束的随机报文,以一定时钟频率发送到所述被测逻辑输入接口上,报文负载可根据正则式产生,那么这个报文一定能够匹配该条规则。
4.根据权利要求3所述的方法,其特征在于,所述参考模型用软件实现单包正则匹配功能,实现方式与所述被测逻辑一样。
5.根据权利要求4所述的方法,其特征在于,响应分析器具有自动比较功能,接收被测逻辑和所述参考模型输出,通过解析后进行比较,判定是否正确通过测试,如果不正确找出问题重新进行测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110415255.0A CN102495778B (zh) | 2011-12-13 | 2011-12-13 | 一种测试单包正则匹配逻辑的系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110415255.0A CN102495778B (zh) | 2011-12-13 | 2011-12-13 | 一种测试单包正则匹配逻辑的系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102495778A CN102495778A (zh) | 2012-06-13 |
CN102495778B true CN102495778B (zh) | 2014-10-22 |
Family
ID=46187604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110415255.0A Active CN102495778B (zh) | 2011-12-13 | 2011-12-13 | 一种测试单包正则匹配逻辑的系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102495778B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103530216B (zh) * | 2013-10-12 | 2016-09-14 | 丁贤根 | 一种基于uvm验证方法学的pcie验证系统 |
CN104216831B (zh) * | 2014-09-09 | 2017-04-12 | 上海北大方正科技电脑系统有限公司 | 一种基于Tcl的FPGA交互式仿真方法 |
CN110865960B (zh) * | 2018-08-28 | 2022-07-22 | 上海忆芯实业有限公司 | 在网络上模拟PCIe总线 |
CN109446015B (zh) * | 2018-10-26 | 2022-05-27 | 北京计算机技术及应用研究所 | 一种NVMe原型仿真验证结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1549119A (zh) * | 2003-05-07 | 2004-11-24 | 华为技术有限公司 | 逻辑仿真测试系统和方法 |
CN101145989A (zh) * | 2007-07-26 | 2008-03-19 | 中兴通讯股份有限公司 | 一种仿真单板及其仿真方法 |
CN101262380A (zh) * | 2008-04-17 | 2008-09-10 | 中兴通讯股份有限公司 | 一种用于fpga仿真的装置及方法 |
CN101694677A (zh) * | 2009-10-19 | 2010-04-14 | 上海华为技术有限公司 | 一种逻辑验证方法、装置及系统 |
CN102096619A (zh) * | 2010-12-17 | 2011-06-15 | 天津曙光计算机产业有限公司 | 一种基于tcp流的验证方法 |
-
2011
- 2011-12-13 CN CN201110415255.0A patent/CN102495778B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1549119A (zh) * | 2003-05-07 | 2004-11-24 | 华为技术有限公司 | 逻辑仿真测试系统和方法 |
CN101145989A (zh) * | 2007-07-26 | 2008-03-19 | 中兴通讯股份有限公司 | 一种仿真单板及其仿真方法 |
CN101262380A (zh) * | 2008-04-17 | 2008-09-10 | 中兴通讯股份有限公司 | 一种用于fpga仿真的装置及方法 |
CN101694677A (zh) * | 2009-10-19 | 2010-04-14 | 上海华为技术有限公司 | 一种逻辑验证方法、装置及系统 |
CN102096619A (zh) * | 2010-12-17 | 2011-06-15 | 天津曙光计算机产业有限公司 | 一种基于tcp流的验证方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102495778A (zh) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107247859B (zh) | 逻辑电路设计的验证方法、装置、电子设备及存储介质 | |
CN104408264B (zh) | 一种基于断言的嵌入式存储控制器验证系统及方法 | |
CN103076559B (zh) | 一种针对扫描测试中移位功耗的优化方法 | |
CN104346272B (zh) | 芯片自动仿真验证系统 | |
CN103150228B (zh) | 面向高速缓冲存储器的可综合伪随机验证方法及装置 | |
CN102495778B (zh) | 一种测试单包正则匹配逻辑的系统和方法 | |
CN108052769A (zh) | 网表仿真验证方法和装置 | |
CN102902906B (zh) | 微处理器指令集验证方法 | |
CN108038328A (zh) | 芯片自动仿真验证系统 | |
CN109299530A (zh) | 一种仿真测试案例生成方法、系统、存储介质和终端 | |
CN103150441A (zh) | 一种软硬件协同仿真的验证平台及其构建方法 | |
CN104536864B (zh) | 一种位翻转可控的Nand Flash仿真模型的注错方法 | |
CN103984633B (zh) | 一种银行主机下传作业的自动化测试系统 | |
CN107293330A (zh) | 对随机存取存储器ram进行仿真验证的方法和仿真验证系统 | |
CN105573881B (zh) | 基于bfm快速验证大型互连芯片地址的方法及系统 | |
Bunker et al. | Live sequence charts applied to hardware requirements specification and verification: A VCI bus interface model | |
CN111124790B (zh) | 一种可重用仿真接口模型的生成系统 | |
Feng et al. | Design and application of reusable SoC verification platform | |
CN107784185A (zh) | 一种门级网表中伪路径的提取方法、装置及终端设备 | |
CN108829903A (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和系统 | |
CN104866640A (zh) | 一种全fifo电路设计方法及其通用验证平台 | |
CN104679963B (zh) | 一种基于tcl的仿真验证装置和方法 | |
CN106528364A (zh) | 基于存储器访问驱动的自动化协同验证平台的搭建方法 | |
CN110297926A (zh) | 星载图像处理装置在轨配置方法 | |
CN109240872A (zh) | 一种芯片验证关键信号覆盖率统计分析方法和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing Patentee after: Dawning Information Industry (Beijing) Co.,Ltd. Patentee after: DAWNING INFORMATION INDUSTRY Co.,Ltd. Address before: 100084 Beijing Haidian District City Mill Street No. 64 Patentee before: Dawning Information Industry (Beijing) Co.,Ltd. |