CN109240872A - 一种芯片验证关键信号覆盖率统计分析方法和存储介质 - Google Patents

一种芯片验证关键信号覆盖率统计分析方法和存储介质 Download PDF

Info

Publication number
CN109240872A
CN109240872A CN201810895219.0A CN201810895219A CN109240872A CN 109240872 A CN109240872 A CN 109240872A CN 201810895219 A CN201810895219 A CN 201810895219A CN 109240872 A CN109240872 A CN 109240872A
Authority
CN
China
Prior art keywords
key signal
file
preset format
coverage rate
format file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810895219.0A
Other languages
English (en)
Other versions
CN109240872B (zh
Inventor
廖裕民
陈继晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201810895219.0A priority Critical patent/CN109240872B/zh
Publication of CN109240872A publication Critical patent/CN109240872A/zh
Application granted granted Critical
Publication of CN109240872B publication Critical patent/CN109240872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供了一种芯片验证关键信号覆盖率统计分析方法和存储介质,所述方法包括以下步骤:预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;将第一预设格式文件转换为第二预设格式文件;创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。当某一些关键信号的验证覆盖率未达到预设要求时,测试人员可以根据第二预设格式文件中的测试结果,可以有针对性地修改这些关键信号对应的测试用例再次进行仿真验证,有效解决了验证不充分的问题。

Description

一种芯片验证关键信号覆盖率统计分析方法和存储介质
技术领域
本发明涉及芯片测试领域,特别涉及一种芯片验证关键信号覆盖率统计分析方法和存储介质。
背景技术
随着SOC芯片规模的快速增长,其对应的芯片验证难度也在快速上升。芯片的开发过程一般包括设计和验证两部分,其中,验证过程的难度往往要高于设计难度,尤其是在芯片规模很大的情况下。
设计复杂的SOC芯片在进行验证时,必然是多个验证工程师协作完成整个验证任务,而在任务的划分过程中,难免会存在很多芯片系统中需要多人共同完成验证的部分,比如IO复用为多种功能使用(如spi,i2c,uart三种功能复用到相同的IO),这就需要负责spi,i2c,uart三个模块的工程师协同进行验证。但是,由于每个验证工程师往往只熟悉自己的对应的模块部分,很容易造成这种需要多人共同完成验证的电路,在验证过程极易出现遗漏或者验证不充分的情况。
传统的验证检查方式就是观察仿真波形,极为耗费人力.同时由于仿真时做覆盖率分析需要额外花费较大的存储损耗和cpu运算损耗,如果对一整个复杂SOC芯片进行覆盖率分析几乎是不可能实现的.因此本发明提出了一种芯片验证关键信号覆盖收集平台设计方法,该方法可以在不影响原有验证前提下,自动收集并只收集验证人员关心的信号验证覆盖情况,不再需要验证人员进行人工检查仿真波形,也避免了传统验证中芯片验证容易出现验证遗漏或者验证不充分的问题.
发明内容
为此,需要提供一种芯片验证关键信号覆盖率统计分析的技术方案,用以解决现有的芯片验证关键信号的方式,在验证过程中极易出现遗漏或者验证不充分的问题。
为实现上述目的,发明人提供了一种芯片验证关键信号覆盖率统计分析方法,所述方法包括以下步骤:
预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;
将第一预设格式文件转换为第二预设格式文件;
创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;所述新的顶层文件包括原始待验证电路顶层和第二预设格式文件,所述原始待验证电路顶层和第二预设格式文件位于同一层路径,第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。
进一步地,所述方法包括以下步骤:
在RTL仿真软件平台上进行功能验证仿真,并在仿真的同时打开覆盖率检查选项,对第二预设格式文件内的关键信号进行覆盖率跟踪;
在仿真结束后将所有模块的仿真覆盖率文件汇总到一个存储目录下,并通过仿真工具的覆盖率产生命令来生成第二预设格式文件中的覆盖率报告;
仿真平台根据第二预设格式文件中各个关键信号的预设覆盖率,输出未满足预设覆盖率条件的关键信号信息。
进一步地,所述方法包括以下步骤:
当第二预设格式文件中的某个关键信号的覆盖率达不到预设覆盖率时,仿真平台获取该关键信号的约束条件,并以时间为种子随机生成新的测试用例,再次进行仿真验证。
进一步地,第一预设格式文件为Excel文件,第二预设格式文件为monitor.v文件;将第一预设格式文件转换为第二预设格式文件包括:
将Excel文件转换为纯文本文件,并通过脚本将纯文本文件自动转换为monitor.v文件。
进一步地,通过脚本将纯文本文件自动转换为monitor.v文件包括:
在文件起始位置加上起始标识信息;
将所有关键信号名称作为模块输入信号,并在最后一个关键信号的结尾添加结束标识信息;
将monitor.v中所有关键信号挂载连接到原始信号处,使得monitor.v文件中的关键信号信息能够随着原始待验证电路对应位置信号的变化而变化。
发明人还提供了一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;
将第一预设格式文件转换为第二预设格式文件;
创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;所述新的顶层文件包括原始待验证电路顶层和第二预设格式文件,所述原始待验证电路顶层和第二预设格式文件位于同一层路径,第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。
进一步地,所述计算机程序被处理器执行时还实现以下步骤:
在RTL仿真软件平台上进行功能验证仿真,并在仿真的同时打开覆盖率检查选项,对第二预设格式文件内的关键信号进行覆盖率跟踪;
在仿真结束后将所有模块的仿真覆盖率文件汇总到一个存储目录下,并通过仿真工具的覆盖率产生命令来生成第二预设格式文件中的覆盖率报告;
仿真平台根据第二预设格式文件中各个关键信号的预设覆盖率,输出未满足预设覆盖率条件的关键信号信息。
进一步地,所述计算机程序被处理器执行时实现以下步骤:
当第二预设格式文件中的某个关键信号的覆盖率达不到预设覆盖率时,仿真平台获取该关键信号的约束条件,并以时间为种子随机生成新的测试用例,再次进行仿真验证。
进一步地,第一预设格式文件为Excel文件,第二预设格式文件为monitor.v文件;
步骤“将第一预设格式文件转换为第二预设格式文件”包括:
将Excel文件转换为纯文本文件,并通过脚本将纯文本文件自动转换为monitor.v文件。
进一步地,步骤“通过脚本将纯文本文件自动转换为monitor.v文件”包括:
在文件起始位置加上起始标识信息;
将所有关键信号名称作为模块输入信号,并在最后一个关键信号的结尾添加结束标识信息;
将monitor.v中所有关键信号挂载连接到原始信号处,使得monitor.v文件中的关键信号信息能够随着原始待验证电路对应位置信号的变化而变化。
区别于现有技术,上述技术方案所述的芯片验证关键信号覆盖率统计分析方法和存储介质,所述方法包括以下步骤:预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;将第一预设格式文件转换为第二预设格式文件;创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。当仿真验证完成后,测试人员只需通过浏览第二预设文件,就可以知道各个关键信号的验证结果,并在某一些关键信号的验证覆盖率未达到预设要求时,可以有针对性地修改这些关键信号对应的测试用例再次进行仿真验证,有效解决了验证不充分的问题。
附图说明
图1为本发明一实施方式涉及的芯片验证关键信号覆盖率统计分析方法的示意图;
图2为本发明另一实施方式涉及的芯片验证关键信号覆盖率统计分析方法的示意图;
图3为本发明一实施方式涉及的关键信号信息的示意图;
图4为本发明一实施方式涉及的顶层文件的示意图;
图5为本发明一实施方式涉及的关键信号的覆盖率报告的示意图。
附图标记说明:
10、新的顶层文件。
101、原始待验证电路的顶层文件;
102、第二预设格式文件。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1,为本发明一实施方式芯片验证关键信号覆盖率统计分析方法的示意图。所述方法能够在不影响原有电路验证前提下,自动收集测试人员定义关心的信号(即关键信号),并验证其覆盖率情况,使得关键信号验证过程无需人工检查仿真波形,避免了传统验证方法中芯片验证容易出现验证遗漏或者验证不充分的问题。所述方法包括以下步骤:
首先进入步骤S101预先设置关键信号信息,并以第一预设格式文件进行存储。如图3所示,所述关键信号信息包括至少一个关键信号名称(signal_name)、关键信号位宽(signal_width)和关键信号路径(signal_path)。例如图3中名称为“key_value”的关键信号,其位宽为8位,路径为“top.block_a”。
通常仿真验证中,关键信号包括控制模块中设计的有限状态机的状态信号和内部数据通讯接口的信号(如各个总线上的地址信号、安全保护信号等),常见的关键信号可以参考以下链接:
https://www.cnblogs.com/benxintuzi/p/4931258.html
为了便于保存关键信号信息,在本实施方式中,第一预设格式文件为Excel文件或word文件,即关键信号信息可以以表格的形式存储于Excel文件或word文件中,以便后续调用处理。
而后进入步骤S102将第一预设格式文件转换为第二预设格式文件。在本实施方式中,所述第二预设格式文件为monitor.v文件;将第一预设格式文件转换为第二预设格式文件包括:将Excel文件转换为纯文本文件,并通过脚本将纯文本文件自动转换为monitor.v文件。通过脚本将纯文本文件自动转换为monitor.v文件具体包括:在文件起始位置加上起始标识信息;将所有关键信号名称作为模块输入信号,并在最后一个关键信号的结尾添加结束标识信息;将monitor.v中所有关键信号挂载连接到原始信号处,使得monitor.v文件中的关键信号信息能够随着原始待验证电路对应位置信号的变化而变化。
下面以实际应用过程中的一个实施例,对第一预设格式文件转换为第二预设格式文件的方法做进一步说明:
步骤一:在文件中起始位置加上“module monitor(”,此处相当于添加了起始标识信息,并对当前模块内包含的内容进行命名;
步骤二:将第一预设格式文件中的所有关键信号信息作为模块输入,具体的语句为“input wire[signal_width-1:0]signal_name”,该语句的含义就是对第一预设格式文件(如excel表格)中的关键信号信息设置为模块的输入信息,语句的具体含义为input(输入),wire(线型信号)[signal_width-1:0](线宽度定义),signal_name(关键信号名称定义)。
例如excel表格中信号名称为“key_value”的关键信号,位宽是8bit,当其被转换为输入信息时,语句为“input wire[7:0]key_value”。其他关键信号信息的转换同理可得,按照上述方案可以excel表格中所有关键信号信息都转换为模块输入信号,直到最后一个信号输入后在其即为加上“)”结束接口定义,相当于添加上结束标识信息。
步骤三:模块接口定义完成后,对于模块的内容,是将monitor文件中的信号挂载连接到原始信号处,具体语句如下:
“force signal_name=signal_path.signal_name;”
该语句的含义就是将表格中的信号指向原始待验证电路中的信号,具体含义如下:Force(force关键字的作用将后面等号右边的信号值强制赋值于等号左边的信号)signal_name(等号左边monitor中的信号)=(赋值符号)signal_path.signal_name(等号右边原始待验证电路中的关键信号)。
例如关键信号名称为key_value,路径为top.block_a,则被转化为
“force key_value=top.block_a.key_value;”
按照上述方案,可以将预先设置的所有关键信号都挂载连接到对应的原始信号上,当最后一个信号处理完成后,可以加上模块定义结束关键字“endmodule”来结束模块定义,从而得到monitor.v文件。
在另一些实施例中,第二预设格式文件还可以是VHDL格式文件。第一预设格式文件转换为第二预设格式文件的方法与前文所述的方法类似,此处不再展开赘述。
而后进入步骤S103创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;所述新的顶层文件包括原始待验证电路顶层和第二预设格式文件,所述原始待验证电路顶层和第二预设格式文件位于同一层路径,第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。新的顶层文件的示意图如图4所示,新的顶层文件10和原始待验证电路的顶层文件101一致,并将第二预设格式文件102(即monitor.v文件)与原始待验证电路顶层都例化到新创建的顶层文件层次下面,然后将新创建的顶层文件作为新的验证对象进行仿真验证。
例如原始的待验证电路顶层如下:
Module top(
input wire a,
output wire b
);
assign a=b;
endmodule
经过产生monitor.v和新的待验证电路顶层后,变为:
Module new_top(
input wire a,
output wire b
);
//例化原待验证电路
top top(
.a(a),
.b(b)
);
//例化monitor
monitor monitor();
endmodule
至此,包含关键信号监控模块的验证环境搭建完成,后面可以开始进行RTL级的仿真验证。
顶层文件设计的原理可以参考以下链接
https://blog.csdn.net/sinat_25887055/article/details/52503180
请参阅图2,在某些实施例中,所述方法包括以下步骤:
首先进入步骤S201在RTL仿真软件平台上进行功能验证仿真,并在仿真的同时打开覆盖率检查选项,对第二预设格式文件内的关键信号进行覆盖率跟踪;
RTL仿真验证为现有技术,具体可以参考以下链接:
https://blog.csdn.net/limanjihe/article/details/51152581
而后进入步骤S202在仿真结束后将所有模块的仿真覆盖率文件汇总到一个存储目录下,并通过仿真工具的覆盖率产生命令来生成第二预设格式文件中的覆盖率报告;
而后进入步骤S203仿真平台根据第二预设格式文件中各个关键信号的预设覆盖率,输出未满足预设覆盖率条件的关键信号信息。
覆盖率仿真原理是对需要进行覆盖率分析的模块中的信号进行翻转跟踪,对需要进行覆盖率分析的模块中的所有信号的每一bit都构建一个状态记录缓存,只要在仿真中出现的0到1或者1到0的变化则进行对应的记录,并在所有仿真结束后输出该信号的翻转状态记录报告。
在各个模块的仿真验证结束后,仿真平台将所有模块的仿真覆盖率文件汇总到一个目录下,然后通过仿真工具的覆盖率产生命令来产生monitor模块的覆盖率报告并进行检查。具体的汇总产生过程可以参考以下文献:
https://blog.csdn.net/limanjihe/article/details/52430286
而本发明中monitor文件中的信号通过force命令强制等同于原始待验证电路中的所有关键信号,相当于将原设计的中的关键信号汇总到了一个monitor模块中,这样大大的降低了覆盖率所需要跟踪的模块数量,也同时实现了原设计中所有关键信号的覆盖率跟踪。
如图5所示,为本发明一实施方式涉及的关键信号的覆盖率报告的示意图。验证平台根据monitor.v中每个信号的覆盖要求进行检查,如果信号后面的toggle为绿色的yes则表明该信号的覆盖率已经完整覆盖,如果是No则需要进一步查看是哪种toggle没有覆盖,如果没有满足覆盖率则测试人员可以通过增加测试用例以覆盖这些未覆盖的功能,直到所有monitor.v中的信号达到验证覆盖率要求,至此关键信号验证检查完成。
为了使得关键信号能够更加快捷地达到相应的覆盖率要求,提升验证效率,在某些实施例中,所述方法包括以下步骤:当第二预设格式文件中的某个关键信号的覆盖率达不到预设覆盖率时,仿真平台获取该关键信号的约束条件,并以时间为种子随机生成新的测试用例,再次进行仿真验证。
具体做法如下:在原始待验证电路中涉及一个参数生成模块,用于以时间为种子随机生成关键信号对应的配置参数。随机数生成函数在产生随机数时,需要一个种子seed的值作为产生随机数算法的初始值。以时间为种子,则随机数算法的初始值是在不断变化的,可以使得所生成的随机数更有代表性。在本实施方式中,参数生成模块以时间为种子随机生成关键信号的配置参数,就可以使得所生成的关键信号的配置参数在较短时间内尽可能地覆盖所有测试用例,避免出现参数生成模块反复生成同一测试用例的情况,从而提升了测试效率。
发明人还提供了一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;
将第一预设格式文件转换为第二预设格式文件;
创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;所述新的顶层文件包括原始待验证电路顶层和第二预设格式文件,所述原始待验证电路顶层和第二预设格式文件位于同一层路径,第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。
在某些实施例中,所述计算机程序被处理器执行时还实现以下步骤:
在RTL仿真软件平台上进行功能验证仿真,并在仿真的同时打开覆盖率检查选项,对第二预设格式文件内的关键信号进行覆盖率跟踪;
在仿真结束后将所有模块的仿真覆盖率文件汇总到一个存储目录下,并通过仿真工具的覆盖率产生命令来生成第二预设格式文件中的覆盖率报告;
仿真平台根据第二预设格式文件中各个关键信号的预设覆盖率,输出未满足预设覆盖率条件的关键信号信息。
在某些实施例中,所述计算机程序被处理器执行时实现以下步骤:
当第二预设格式文件中的某个关键信号的覆盖率达不到预设覆盖率时,仿真平台获取该关键信号的约束条件,并以时间为种子随机生成新的测试用例,再次进行仿真验证。
在某些实施例中,第一预设格式文件为Excel文件,第二预设格式文件为monitor.v文件;
步骤“将第一预设格式文件转换为第二预设格式文件”包括:
将Excel文件转换为纯文本文件,并通过脚本将纯文本文件自动转换为monitor.v文件。
在某些实施例中,步骤“通过脚本将纯文本文件自动转换为monitor.v文件”包括:
在文件起始位置加上起始标识信息;
将所有关键信号名称作为模块输入信号,并在最后一个关键信号的结尾添加结束标识信息;
将monitor.v中所有关键信号挂载连接到原始信号处,使得monitor.v文件中的关键信号信息能够随着原始待验证电路对应位置信号的变化而变化。
上述技术方案所述的芯片验证关键信号覆盖率统计分析方法和存储介质,所述方法包括以下步骤:预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;将第一预设格式文件转换为第二预设格式文件;创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。当仿真验证完成后,测试人员只需通过浏览第二预设文件,就可以知道各个关键信号的验证结果,并在某一些关键信号的验证覆盖率未达到预设要求时,可以有针对性地修改这些关键信号对应的测试用例再次进行仿真验证,有效解决了验证不充分的问题。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。

Claims (10)

1.一种芯片验证关键信号覆盖率统计分析方法,其特征在于,所述方法包括以下步骤:
预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;
将第一预设格式文件转换为第二预设格式文件;
创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;所述新的顶层文件包括原始待验证电路顶层和第二预设格式文件,所述原始待验证电路顶层和第二预设格式文件位于同一层路径,第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。
2.如权利要求1所述的芯片验证关键信号覆盖率统计分析方法,其特征在于,所述方法包括以下步骤:
在RTL仿真软件平台上进行功能验证仿真,并在仿真的同时打开覆盖率检查选项,对第二预设格式文件内的关键信号进行覆盖率跟踪;
在仿真结束后将所有模块的仿真覆盖率文件汇总到一个存储目录下,并通过仿真工具的覆盖率产生命令来生成第二预设格式文件中的覆盖率报告;
仿真平台根据第二预设格式文件中各个关键信号的预设覆盖率,输出未满足预设覆盖率条件的关键信号信息。
3.如权利要求1所述的芯片验证关键信号覆盖率统计分析方法,其特征在于,所述方法包括以下步骤:
当第二预设格式文件中的某个关键信号的覆盖率达不到预设覆盖率时,仿真平台获取该关键信号的约束条件,并以时间为种子随机生成新的测试用例,再次进行仿真验证。
4.如权利要求1所述的芯片验证关键信号覆盖率统计分析方法,其特征在于,第一预设格式文件为Excel文件,第二预设格式文件为monitor.v文件;将第一预设格式文件转换为第二预设格式文件包括:
将Excel文件转换为纯文本文件,并通过脚本将纯文本文件自动转换为monitor.v文件。
5.如权利要求4所述的芯片验证关键信号覆盖率统计分析方法,其特征在于,通过脚本将纯文本文件自动转换为monitor.v文件包括:
在文件起始位置加上起始标识信息;
将所有关键信号名称作为模块输入信号,并在最后一个关键信号的结尾添加结束标识信息;
将monitor.v中所有关键信号挂载连接到原始信号处,使得monitor.v文件中的关键信号信息能够随着原始待验证电路对应位置信号的变化而变化。
6.一种存储介质,其特征在于,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
预先设置关键信号信息,并以第一预设格式文件进行存储;所述关键信号信息包括至少一个关键信号名称、关键信号位宽和关键信号路径;
将第一预设格式文件转换为第二预设格式文件;
创建新的顶层文件,将所创建的顶层文件作为新的验证对象进行仿真验证,并输出仿真结果;所述新的顶层文件包括原始待验证电路顶层和第二预设格式文件,所述原始待验证电路顶层和第二预设格式文件位于同一层路径,第二预设文件中包含的关键信号通过指针指向原始待验证电路中名称一致的关键信号。
7.如权利要求6所述的存储介质,其特征在于,所述计算机程序被处理器执行时还实现以下步骤:
在RTL仿真软件平台上进行功能验证仿真,并在仿真的同时打开覆盖率检查选项,对第二预设格式文件内的关键信号进行覆盖率跟踪;
在仿真结束后将所有模块的仿真覆盖率文件汇总到一个存储目录下,并通过仿真工具的覆盖率产生命令来生成第二预设格式文件中的覆盖率报告;
仿真平台根据第二预设格式文件中各个关键信号的预设覆盖率,输出未满足预设覆盖率条件的关键信号信息。
8.如权利要求6所述的存储介质,其特征在于,所述计算机程序被处理器执行时实现以下步骤:
当第二预设格式文件中的某个关键信号的覆盖率达不到预设覆盖率时,仿真平台获取该关键信号的约束条件,并以时间为种子随机生成新的测试用例,再次进行仿真验证。
9.如权利要求6所述的存储介质,其特征在于,第一预设格式文件为Excel文件,第二预设格式文件为monitor.v文件;
步骤“将第一预设格式文件转换为第二预设格式文件”包括:
将Excel文件转换为纯文本文件,并通过脚本将纯文本文件自动转换为monitor.v文件。
10.如权利要求9所述的存储介质,其特征在于,步骤“通过脚本将纯文本文件自动转换为monitor.v文件”包括:
在文件起始位置加上起始标识信息;
将所有关键信号名称作为模块输入信号,并在最后一个关键信号的结尾添加结束标识信息;
将monitor.v中所有关键信号挂载连接到原始信号处,使得monitor.v文件中的关键信号信息能够随着原始待验证电路对应位置信号的变化而变化。
CN201810895219.0A 2018-08-08 2018-08-08 一种芯片验证关键信号覆盖率统计分析方法和存储介质 Active CN109240872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810895219.0A CN109240872B (zh) 2018-08-08 2018-08-08 一种芯片验证关键信号覆盖率统计分析方法和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810895219.0A CN109240872B (zh) 2018-08-08 2018-08-08 一种芯片验证关键信号覆盖率统计分析方法和存储介质

Publications (2)

Publication Number Publication Date
CN109240872A true CN109240872A (zh) 2019-01-18
CN109240872B CN109240872B (zh) 2021-12-10

Family

ID=65070469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810895219.0A Active CN109240872B (zh) 2018-08-08 2018-08-08 一种芯片验证关键信号覆盖率统计分析方法和存储介质

Country Status (1)

Country Link
CN (1) CN109240872B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110134580A (zh) * 2019-04-01 2019-08-16 深圳云天励飞技术有限公司 处理器验证方法及相关产品
CN112134685A (zh) * 2020-10-27 2020-12-25 深圳安捷丽新技术有限公司 一种防dpa攻击的待测电路安全仿真分析方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040128596A1 (en) * 2002-12-31 2004-07-01 Menon Sankaran M. Method and apparatus for testing embedded cores
CN103823747A (zh) * 2012-11-16 2014-05-28 上海华虹集成电路有限责任公司 自动回归测试的方法
CN104268078A (zh) * 2014-09-23 2015-01-07 北京控制工程研究所 一种基于参数化ip 测试用例集合的芯片自动化验证方法
CN106777720A (zh) * 2016-12-23 2017-05-31 深圳市国微电子有限公司 电路验证方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040128596A1 (en) * 2002-12-31 2004-07-01 Menon Sankaran M. Method and apparatus for testing embedded cores
CN103823747A (zh) * 2012-11-16 2014-05-28 上海华虹集成电路有限责任公司 自动回归测试的方法
CN104268078A (zh) * 2014-09-23 2015-01-07 北京控制工程研究所 一种基于参数化ip 测试用例集合的芯片自动化验证方法
CN106777720A (zh) * 2016-12-23 2017-05-31 深圳市国微电子有限公司 电路验证方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110134580A (zh) * 2019-04-01 2019-08-16 深圳云天励飞技术有限公司 处理器验证方法及相关产品
CN112134685A (zh) * 2020-10-27 2020-12-25 深圳安捷丽新技术有限公司 一种防dpa攻击的待测电路安全仿真分析方法和装置
CN112134685B (zh) * 2020-10-27 2024-02-13 深圳安捷丽新技术有限公司 一种防dpa攻击的待测电路安全仿真分析方法和装置

Also Published As

Publication number Publication date
CN109240872B (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
CN102331967B (zh) 芯片验证测试用例的管理方法
CN107038280B (zh) 一种软硬件协同仿真的验证系统及其方法
CN102622463B (zh) 基于图模一致性的设计图自动检查校验的方法
CN100573537C (zh) 一种soc芯片系统级验证系统及方法
CN103529377B (zh) 智能变电站数字保护装置的自动测试系统及方法
CN109739766A (zh) 一种快速搭建fpga数字仿真模型的系统及方法
CN103150440B (zh) 一种模块级电路网表仿真方法
CN104793076A (zh) 智能自动测试系统及测试方法
CN100588982C (zh) 现场可编程门阵列可配置逻辑块验证方法及系统
CN105005015A (zh) 一种基于硬件电路故障注入的电路故障仿真系统
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
CN106980560A (zh) 一种基于icd数据库多总线协议测试及仿真方法和平台
CN104793171A (zh) 一种基于故障仿真的智能电表故障检测方法
CN102508779A (zh) 基于网络爬虫日志的性能测试脚本自动化生成系统及方法
CN108984393A (zh) 一种单元测试代码自动生成方法及装置
CN104915262A (zh) 一种基于excel数据结构的校验系统及其方法
CN108255837A (zh) 一种sql解析器及方法
CN101140314B (zh) 现场可编程门阵列布线信道验证方法及系统
CN109240872A (zh) 一种芯片验证关键信号覆盖率统计分析方法和存储介质
CN103810092A (zh) 应用系统测试方法及装置
KR20210031111A (ko) 안전인증 자료 획득 장치 및 그 방법
CN108038328A (zh) 芯片自动仿真验证系统
US20060059444A1 (en) High level validation of designs and products
CN108133069A (zh) 集成电路后端设计系统及方法
CN105279345A (zh) 一种航天器用数字软ip核评测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 350003 building 18, No.89, software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co., Ltd

Address before: 350003 building 18, No.89, software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: Fuzhou Ruixin Microelectronics Co., Ltd

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant