CN105069256B - 一种基于tmr的实现和故障注入仿真平台及仿真方法 - Google Patents

Abstract

一种基于TMR的实现和故障注入仿真平台及仿真方法，以TMR‑注入型系统为目标验证对象，以基础功能系统为仿真参考模型，在故障注入约束文件的约束下，完成RTL级的故障注入和仿真。本发明通过逻辑电路实现约束，规定了逻辑综合约束条件，从而在由语言描述到电路结构的映射中，消除植入的服务与仿真的描述。其具有如下优点，第一：TMR设计与故障注入仿真在统一平台上实现；第二：支持覆盖率驱动的面向故障类型的自动、随机的故障注入仿真；第三：实现故障类型数据库的“即插即用”；第四：可实现对建模模型的应用，实现可量化芯片在恶劣环境的可靠性指标。

Description

一种基于TMR的实现和故障注入仿真平台及仿真方法

技术领域

本发明涉及集成电路容错设计的故障模拟和注入，具体为一种基于TMR的实现和故障注入仿真平台及仿真方法。

背景技术

微电子技术已经成为嵌入式电子系统的主要实现手段，随着应用领域的不断拓展，集成电路产品所处的运行环境也越来越多样，相应而来的是对其运行环境适应性要求，包括温度、湿度、烟雾、机械应力以及空间辐射等等。

在面向空间辐射环境应用时，从电子系统级，到芯片产品研制的结构级、电路级以及半导体物理实现级等不同层面，已经形成了多种容错及加固手段，以提高电子产品在恶劣环境下的可靠性。芯片结构级典型的容错手段，包括基于时钟相差的三模冗余(TMR)，基于错误检测与纠正(EDAC)的内存访问校验以及多核冗余等。其中，EDAC的存储校验访问，在寄存器传输级(RTL)可通过可测性设计，模拟故障发生，验证校验结构的正确性，而多核冗余设计，重点在于多核之间切换，其可通过特定行为的设置实现验证。

此处需要对基于时钟相差的TMR电路结构进行简单描述。基于时钟相差的TMR电路结构如附图2所示，其中心意图，是在一个功能寄存器，通过时间维度的偏差，演变为三个寄存器，由三个寄存器的执行结果进行多数表决确定最终输出结果。附图1所示为单个功能寄存器DFF电路结构图，由输入数据D、时钟端CLK以及输出端Q组成，在输入时钟CLK的上升沿有效时，通过D端接收输入信号IN，直到下一次有效沿时IN的值改变，负责输出信号OUT一直保持与IN一致。附图2中所示，为三模冗余化的结构，三个寄存器DFF1、DFF2、DFF3的输入端D，均接收输入信号IN，三个输出端Q经过多数表决器电路后，得到最终的输出信号OUT。而三个寄存器的时钟端，分别连接CLK1、CLK1相差△t以及CLK1相差2*△t。上述结构的优势在于，它使用三个独立的寄存器，其时钟信号依次偏离Δt，如果在输入端IN发生一个位宽小于△t的位错误，它将会同时到达三个寄存器的D端，但是时钟信号却不是同时到来，所以，同时最多只有一个寄存器捕获到该错误输入，通过多数表决电路表决屏蔽输入端的位错误，输出OUT将不受此次数据位错误的影响，而保持正确输出。

典型的基于TMR的实现和验证方法流程，如附图3所示，其是按照设计实现和验证两个独立的层面完成的。基于TMR的实现流程为：根据需求分析，获得系统功能定义，根据此进行TMR型代码的硬件语言描述，实现系统的代码设计，待验证完成后，对TMR型代码进行后端物理实现。基于TMR型的验证流程为：在TMR型代码完成后进行功能仿真验证，确保功能的正确性，同时通过软件或硬件的方式对TMR型代码故障注入，进行故障注入仿真验证，实现对基于时钟相差TMR结构容错系统的验证，此时需注意的是故障注入前后需保证功能的一致性，所以故障注入后还需进行功能的一致性验证。典型的基于TMR的实现和验证中，需要直接实现TMR型代码，增加了容错系统设计难度，以及设计出错的概率。

发明内容

针对现有技术中存在的问题，本发明提供一种设计难度小，能够有效模拟恶劣环境下芯片的故障类型，提高故障仿真覆盖率的基于TMR的实现和故障注入仿真平台及仿真方法。

本发明是通过以下技术方案来实现：

一种基于TMR的实现和故障注入仿真方法，包括如下步骤，

步骤1，根据需求分析，获得系统功能定义，使用硬件描述语言，在Coding style约束下完成基础功能系统RTL代码描述；

步骤2，独立实现基于故障类型的TMR-故障注入型寄存器数据库，其中定义描述约束包括随机注入约束和逻辑电路实现约束；

步骤3，按照随机注入约束，对基础功能系统RTL代码描述进行故障注入后，生成TMR-注入型系统，用于随机故障注入仿真验证；通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统，用于后端物理实现；

步骤4，通过随机注入约束，确定得到TMR-故障注入型系统中故障注入的各模块，以及各模块注入的TMR-故障注入型寄存器类型，得到预期的验证规划，从而对TMR-故障注入型系统进行故障注入仿真验证；

步骤5，通过物理实现约束，对TMR型系统电路进行物理实现，完成对其的仿真验证。

优选的，步骤1中，Coding style约束用于定义规范的、面向自动数据库替换的设计约束，包括时序部件与组合逻辑部件的分进程描述，以及时序部件输入端与输出端的统一命名规则。

优选的，步骤2中，随机注入约束用于进行TMR-故障注入型寄存器的描述约束，以能够契合高层的事务级调用；其包括故障类型描述方式，以及目标注入寄存器位置描述方式。

优选的，步骤2中，逻辑电路实现约束用于进行TMR-故障注入型寄存器的描述约束，以能够支持逻辑电路实现时可准确剔除为模拟注入而添加入RTL中的逻辑部分。

优选的，步骤3中，故障注入目标是基础功能系统中的寄存器，注入对象是TMR-故障注入型寄存器库中的各种TMR-故障注入型寄存器；随机注入约束描述的内容包括实施注入的系统各模块选择，以及各模块选择注入的TMR-故障注入型寄存器类型。

优选的，步骤3中，随机注入约束还包括对故障注入仿真覆盖率的定义，通过随机注入约束控制仿真验证用例进行随机验证。

优选的，步骤4中，基础功能系统作为验证参考，用于确保TMR-注入型系统描述和TMR型系统描述与基础功能系统RTL代码描述中的功能保持一致。

优选的，步骤5中，物理实现约束包括逻辑综合、版图布局规划、静态时序分析、时钟树插入、功耗分析和形式验证约束。

一种基于TMR的实现和故障注入仿真平台，包括，

功能设计子平台，用于根据需求分析，获得系统功能定义，使用硬件描述语言，在Coding style约束下完成基础功能系统RTL代码描述；

独立于功能设计子平台的数据库设计子平台，用于实现基于故障类型的TMR-故障注入型寄存器数据库，该平台中定义面向统一设计子平台的随机注入约束和面向统一实现子平台的逻辑电路实现约束；

在功能设计子平台和数据库设计子平台上搭建的统一设计子平台；分别用于通过随机注入约束，对基础功能系统RTL代码描述进行故障注入后，生成TMR-注入型系统；用于通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统；

注入仿真子平台，用于根据TMR-注入型系统和随机注入约束进行随机故障注入仿真验证；

统一实现子平台，用于根据物理实现约束对TMR型系统电路进行物理实现。

优选的，TMR-故障注入型寄存器包括设置有模式判别端口和故障类型端口的故障注入电路，以及对应连接在故障注入电路输出端的三个寄存器，三个寄存器的输出连接多数表决器；故障注入电路由随机注入约束中对应的TMR-故障注入型寄存器的故障约束描述，通过故障注入自动生成器产生。

与现有技术相比，本发明具有以下有益的技术效果：

本发明以TMR_注入型系统为目标验证对象，以基础功能系统为仿真参考模型，在故障注入约束文件的约束下，完成RTL级的故障注入和仿真。事实上，此时的TMR_注入型系统中，由于植入了面向故障仿真的硬件描述，而这部分描述不应存在于实际的电路结构中。本发明通过逻辑电路实现约束，规定了逻辑综合约束条件，从而在由语言描述到电路结构的映射中，消除植入的服务与仿真的描述。其具有如下优点，

第一：TMR设计与故障注入仿真在统一平台上实现，该平台支持从系统功能定义到TMR型系统电路的透明化实现；

第二：通过高层事务控制，支持覆盖率驱动的面向故障类型的自动、随机的故障注入仿真；

第三：采用逻辑分配与数据库结合方式，将故障类型独立于系统功能设计，实现故障类型数据库的“即插即用”；

第四：随着试验和建模技术的深入发展，当空间故障行为可在时间、空间进行确定性精细建模时，本发明涉及的平台，可实现对建模模型的应用，实现在芯片RTL阶段，即可量化芯片在恶劣环境的可靠性指标。

进一步的，利用所述的Coding style约束下的系统基础功能描述，通过仿真验证，确保其设计的正确性。

进一步的，通过定义描述约束中包括的两部分，不仅能够契合高层的事务级调用，还能够支持逻辑电路实现时可准确剔除为模拟注入而添加入RTL中的逻辑部分。

进一步的，通过对寄存器的限定以及随机注入约束的限定，即可实现对基础功能系统RTL代码描述的全部模块、部分模块或部分模块中的部分子模块有选择性的实施注入，且注入的TMR-故障注入型寄存器类型可选择。统一设计子平台确保TMR-注入型系统描述和TMR型系统描述与基础功能系统RTL代码描述中的功能保持一致。

进一步的，统一设计子平台已确保了TMR-注入型系统描述与基础功能系统RTL代码描述中的功能保持一致，能够进一步进行验证。

进一步的，统一实现子平台通过物理实现约束，对TMR型系统电路进行物理实现，即实现芯片的电路功能。

附图说明

图1为现有技术中功能寄存器电路结构图。

图2为现有技术中基于时钟相差的TMR电路结构图。

图3为典型的基于TMR的实现和验证方法流程。

图4为本发明实例中基于TMR的实现和故障注入仿真平台结构图。

图5为本发明实例中TMR-故障注入型寄存器结构图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本发明所述的统一的基于TMR的实现和故障注入仿真平台，如附图4所示，包括五大部分，分别为功能设计子平台、数据库设计子平台、统一设计子平台、注入仿真子平台以及统一实现子平台，各部分具体如下。

1、功能设计子平台。

根据需求分析，获得系统功能定义，使用硬件描述语言，完成基础功能系统RTL代码描述，如前所述，此时设计者不需面对TMR型代码的设计难度和复杂度。该子平台上，需要定义面向统一实现平台的代码设计风格约束，即附图4中功能设计子平台内coding style约束，由其定义规范的、面向自动数据库替换的设计约束，例如时序部件与组合逻辑部件需分进程描述，又如时序部件输入端与输出端的统一命名规则等。基于上述约束下的系统基础功能描述，通过仿真验证，确保其设计的正确性。

2、数据库设计子平台。

独立于功能设计子平台，其实现基于故障类型的TMR-故障注入型寄存器数据库。该平台中定义描述约束包括两部分，其一是面向统一设计子平台中随机注入约束，所需进行的TMR-故障注入型寄存器的描述约束，以能够契合高层的事务级调用，约束内容包括故障类型描述方式，以及目标注入寄存器位置描述方式等。其二是面向统一实现子平台中逻辑电路实现约束，所需进行的TMR-故障注入型寄存器的描述约束，以能够支持逻辑电路实现时可准确剔除为模拟注入而添加入RTL中的逻辑部分。

根据附图2所示的基于时钟相差的TMR的电路结构，常用故障类型为固1、固0、翻转和毛刺。故障注入目的寄存器可为DFF1、DFF2或DFF3中的1个、2个或3个，其中，注入目的寄存器为1个时，还可区分为DFF1或DFF2或DFF3；注入目的寄存器为2个时，还可区分为DFF1和DFF2，或DFF1和DFF3，或DFF2和DFF3。另外，注入目的寄存器为多个时，每个寄存器产生的故障类型也可不同。

基于上述分析，实现的一种TMR-故障注入型寄存器结构图见附图5所示，由故障注入电路产生三个寄存器的输入，相较于附图2，增加了模式判别端口MODE[2:0]，其中，MODE[0]为’0’表示DFF1是正常模式，MODE[0]为’1’表示DFF1是故障注入模式，MODE[1]为’0’表示DFF2是正常模式，MODE[1]为’1’表示DFF2是故障注入模式，MODE[2]为’0’表示DFF3是正常模式，MODE[2]为’1’表示DFF3是故障注入模式；增加了DFF1故障类型端口R1_TYPE[1:0]，在MODE[0]为’1’的情况下有效，其中R1_TYPE[1:0]为”00”表示固1，”01”表示固0，”10”表示翻转，”11”表示毛刺；增加了DFF2故障类型端口R2_TYPE[1:0]，在MODE[1]为’1’的情况下有效，其中R2_TYPE[1:0]为”00”表示固1，”01”表示固0，”10”表示翻转，”11”表示毛刺；增加了DFF3故障类型端口R3_TYPE[1:0]，在MODE[2]为’1’的情况下有效，其中R3_TYPE[1:0]为”00”表示固1，”01”表示固0，”10”表示翻转，”11”表示毛刺；增加了毛刺产生时钟F_CLK，毛刺的最小宽度为F_CLK的一个时钟周期，一般F_CLK为时钟CLK1的倍频。

附图5中故障注入电路，由具体故障约束描述，通过故障注入自动生成器产生。自动生成器产生电路的基本原理为：当选择为固1故障时，输出IN为‘1’作为寄存器D端的输入；当选择为固0故障时，输出IN为‘0’作为寄存器D端的输入；当选择为翻转故障时，输出IN的反作为寄存器D端的输入；当选择为毛刺故障时，一个CLK时钟周期内，输出一个F_CLK时钟周期长度的IN的反，其余时间仍保持输出IN。

设计者还可将故障类型继续细化，如可分别定义不同宽度的毛刺，毛刺出现的时机，以及不同的寄存器复位类型等，并基于细化的故障类型完成一种新的TMR-故障注入型寄存器的设计；设计者也可以减少故障类型，例如只选择固0和固1故障类型，以及对故障注入目的寄存器不进行细分，例如，注入目的寄存器为1个时，可只选择DFF1，注入目的寄存器为1个时，可只选择DFF1和DFF2等，并基于此完成一种新的TMR-故障注入型寄存器的设计；为此数据库中有多种TMR-故障注入型寄存器，根据具体故障选择情况，各种TMR-故障注入型寄存器的端口与附图5中的端口可能有删减或增加，根据不同的故障约束描述，由故障注入自动生成器产生相应的故障注入电路。该数据库中的所有TMR-故障注入型寄存器类型均应通过功能仿真，确保其设计及功能的正确性。

如前面所述，该数据库对于该平台是“即插即用”的，换句话说，数据库各种TMR-故障注入型寄存器的定义将不影响该平台的执行，只需要在随机注入约束中，增加系统对具体模块使用的TMR-故障注入型寄存器类型进行描述。

3、统一设计子平台。

在功能设计子平台和数据库设计子平台的基础上，就可搭建统一设计子平台。

该平台按照随机注入约束，对基础功能系统RTL代码描述进行故障注入，注入目标是基础功能系统中的寄存器，注入对象是TMR-故障注入型寄存器库中的各种TMR-故障注入型寄存器。随机注入约束描述的内容包括实施注入的系统各模块选择，各模块选择注入的TMR-故障注入型寄存器类型等，即可实现对基础功能系统RTL代码描述的全部模块、部分模块或部分模块中的部分子模块有选择性的实施注入，且注入的TMR-故障注入型寄存器类型可选择。经过故障注入后，生成TMR-注入型系统，用于注入仿真子平台的随机故障注入仿真验证。同时，注入仿真子平台也使用该随机注入约束文件控制仿真平台的验证用例进行随机验证，为此随机注入约束还包括对故障注入仿真覆盖率的定义。

该平台通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统，用于统一实现平台的后端物理实现。

统一设计子平台确保TMR-注入型系统描述和TMR型系统描述与基础功能系统RTL代码描述中的功能保持一致。

4、注入仿真子平台。

注入仿真子平台通过随机注入约束，确定得到TMR-故障注入型系统中故障注入的各模块，以及各模块注入的TMR-故障注入型寄存器类型等，由此得到预期的验证规划，从而对TMR-故障注入型系统进行故障注入仿真验证，此处，基础功能系统可作为验证参考。

如上所述，统一设计子平台已确保了TMR-注入型系统描述与基础功能系统RTL代码描述中的功能保持一致，此处也可进一步进行验证。

需要说明的是，为满足故障注入的覆盖率，需要仔细设计注入约束，同时根据系统功能定义，需要考虑相关寄存器间的故障注入关系。

5、统一实现子平台。

统一实现子平台通过物理实现约束，对TMR型系统电路进行物理实现，即实现芯片的电路功能。此处物理实现约束，包括逻辑综合、版图布局规划、静态时序分析、时钟树插入、功耗分析、形式验证等约束。

本发明所述的统一的实现平台，可自动完成TMR容错系统设计与面向该系统的随机故障注入及仿真。该平台将故障类型的模型嵌入系统的RTL设计中，由硬件描述语言自动完成故障类型的注入。通过顶层随机化控制，应用数据库的优势，完成随机故障注入的验证。与此同时，由于屏蔽了容错设计，减小了功能设计的难度。设计者只需完成基础功能的设计，随机故障注入仿真验证平台确保基础功能的设计与自动化TMR容错系统的功能一致性。不仅能够减小容错系统的设计难度，提高RTL设计效率；而且能够有效模拟恶劣环境下芯片的故障类型，提高故障仿真的覆盖率；

本发明已经应用于一款抗辐照的芯片中，该芯片使用了本发明中统一的基于TMR的实现和随机故障注入仿真平台，实现了RTL级的故障注入和仿真。本发明在减少容错系统设计难度的同时，有效模拟了恶劣环境下芯片的故障类型，提供了故障仿真的覆盖率，实现在芯片RTL级阶段，即可量化芯片在恶劣环境的可靠性指标。同时，本发明基于规定的逻辑综合约束条件，可顺利完成消除植入的仿真描述的后端物理实现。

Claims (4)

1.一种基于TMR的实现和故障注入仿真方法，其特征在于，包括如下步骤，

步骤1，根据需求分析，获得系统功能定义，使用硬件描述语言，在Coding style约束下完成基础功能系统RTL代码描述；Coding style约束用于定义规范的、面向自动数据库替换的设计约束，包括时序部件与组合逻辑部件的分进程描述，以及时序部件输入端与输出端的统一命名规则；

步骤2，独立实现基于故障类型的TMR-故障注入型寄存器数据库，其中定义描述约束包括随机注入约束和逻辑电路实现约束；

步骤3，按照随机注入约束，对基础功能系统RTL代码描述进行故障注入后，生成TMR-注入型系统，用于随机故障注入仿真验证；通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统，用于后端物理实现；故障注入目标是基础功能系统中的寄存器，注入对象是TMR-故障注入型寄存器库中的各种TMR-故障注入型寄存器；随机注入约束用于进行TMR-故障注入型寄存器的描述约束并控制仿真验证用例进行随机验证，以能够契合高层的事务级调用；随机注入约束包括故障类型描述方式、目标注入寄存器位置描述方式、实施注入的系统各模块选择、各模块选择注入的TMR-故障注入型寄存器类型及对故障注入仿真覆盖率的定义；逻辑电路实现约束用于进行TMR-故障注入型寄存器的描述约束，以能够支持逻辑电路实现时可准确剔除为模拟注入而添加入RTL中的逻辑部分；

步骤4，通过随机注入约束，确定得到TMR-故障注入型系统中故障注入的各模块，以及各模块注入的TMR-故障注入型寄存器类型，得到预期的验证规划，从而对TMR-故障注入型系统进行故障注入仿真验证；

步骤5，通过物理实现约束，对TMR型系统电路进行物理实现，完成对其的仿真验证；物理实现约束包括逻辑综合、版图布局规划、静态时序分析、时钟树插入、功耗分析和形式验证。

2.根据权利要求1所述的一种基于TMR的实现和故障注入仿真方法，其特征在于，步骤4中，基础功能系统作为验证参考，用于确保TMR-注入型系统描述和TMR型系统描述与基础功能系统RTL代码描述中的功能保持一致。

3.一种基于TMR的实现和故障注入仿真平台，其特征在于，包括，

功能设计子平台，用于根据需求分析，获得系统功能定义，使用硬件描述语言，在Coding style约束下完成基础功能系统RTL代码描述；

独立于功能设计子平台的数据库设计子平台，用于实现基于故障类型的TMR-故障注入型寄存器数据库，该平台中定义面向统一设计子平台的随机注入约束和面向统一实现子平台的逻辑电路实现约束；

在功能设计子平台和数据库设计子平台上搭建的统一设计子平台；分别用于通过随机注入约束，对基础功能系统RTL代码描述进行故障注入后，生成TMR-注入型系统；用于通过逻辑电路实现约束，将TMR-注入型系统中的故障注入电路，剔除为支持后端物理实现的逻辑电路，生成TMR型系统；

注入仿真子平台，用于根据TMR-注入型系统和随机注入约束进行随机故障注入仿真验证；

统一实现子平台，用于根据物理实现约束对TMR型系统电路进行物理实现。

4.根据权利要求3所述的一种基于TMR的实现和故障注入仿真平台，其特征在于，TMR-故障注入型寄存器包括设置有模式判别端口和故障类型端口的故障注入电路，以及对应连接在故障注入电路输出端的三个寄存器，三个寄存器的输出连接多数表决器；故障注入电路由随机注入约束中对应的TMR-故障注入型寄存器的故障约束描述，通过故障注入自动生成器产生。