CN113204446B - 寄存器资料检查装置与方法 - Google Patents

寄存器资料检查装置与方法 Download PDF

Info

Publication number
CN113204446B
CN113204446B CN202010079091.8A CN202010079091A CN113204446B CN 113204446 B CN113204446 B CN 113204446B CN 202010079091 A CN202010079091 A CN 202010079091A CN 113204446 B CN113204446 B CN 113204446B
Authority
CN
China
Prior art keywords
register
parity
parity bit
register data
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010079091.8A
Other languages
English (en)
Other versions
CN113204446A (zh
Inventor
李赞
蒋潘婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010079091.8A priority Critical patent/CN113204446B/zh
Priority to TW109105993A priority patent/TWI715449B/zh
Priority to US17/139,376 priority patent/US11630600B2/en
Publication of CN113204446A publication Critical patent/CN113204446A/zh
Application granted granted Critical
Publication of CN113204446B publication Critical patent/CN113204446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种寄存器资料检查装置，包括：原始同位位元产生器，用来依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器；以及检测电路。该检测电路包括：扫描电路，用来从该寄存器读取该寄存器资料与该原始同位位元；仲裁器，用来在该寄存器的存取状态为空闲状态的情形下致能该扫描电路，并转传来自该扫描电路的该寄存器资料与该原始同位位元；至少一个对照同位位元产生器，用来在该空闲状态的情形下，依据来自该仲裁器的该寄存器资料产生对照同位位元；以及至少一个同位位元核对电路，用来在该空闲状态的情形下，比对该对照同位位元与来自该仲裁器的该原始同位位元以输出检查结果。

Description

寄存器资料检查装置与方法
技术领域
本发明是关于资料检查装置与方法，尤其是关于寄存器(register)资料检查装置与方法。
背景技术
电路系统需使用存储器保存大量的配置信息(configuration information)作为配置参数供系统运行使用。存储器一般包括静态随机存取存储器(SRAM)和寄存器(registers)。SRAM的资料需被存储器控制与存取电路读出后才能供系统使用，而寄存器的资料可直接供系统使用，不需额外的读取操作。因此，实作上寄存器常被用来储存配置信息，而确保寄存器的配置信息的正确性对系统而言非常重要。
在装置已使用多年或所处环境较恶劣的情况下，装置的存储器可能会有位元错误(bit error)。由于配置信息出错可能会导致系统运行故障，因此系统需要一种技术能够快速地检测配置信息是否有误以及找到配置信息出错的存储器的位址，以便使用者及时修正配置信息，从而降低系统故障的机率。
目前的检测技术多数是关于检测SRAM的资料是否有错，且主要用于现场可程序化逻辑闸阵列(Field Programmable Gate Array,FPGA)电路。一般FPGA电路的系统藉由保存寄存器的配置信息的副本的方式来检测错误，或利用复杂的校验电路以及储存多位元的冗余校验码的方式来检测错误。上述方式会耗用许多资源，不适用于要求小面积及/或小功耗的集成电路象是特定应用集成电路(Application Specific Integrated Circuit,ASIC)。
发明内容
本申请的目的之一在于提供一种寄存器资料检查装置与方法适用于要求小面积及/或小功耗的集成电路。
本申请的寄存器资料检查装置的一个实施例包括原始同位位元产生器与检测电路。该原始同位位元产生器用来依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器。该检测电路包括扫描电路、仲裁器、至少一个对照同位位元产生器以及至少一个同位位元核对电路。该扫描电路用来依据寄存器位址从该寄存器读取该寄存器资料与该原始同位位元。该仲裁器用来在状态信号指出该寄存器的存取状态为忙碌的情形下，禁能该扫描电路；该仲裁器另用来在该状态信号指出该寄存器的存取状态为空闲的情形下，致能该扫描电路，并转传来自该扫描电路的该寄存器资料与该原始同位位元。该至少一个对照同位位元产生器用来在该状态信号指出该寄存器的存取状态为空闲的情形下，依据来自该仲裁器的该寄存器资料产生对照同位位元。该至少一个同位位元核对电路用来在该状态信号指出该寄存器的存取状态为空闲的情形下，比对该对照同位位元与来自该仲裁器的该原始同位位元，以输出检查结果指出该寄存器资料是否有误。
本申请的寄存器资料检查方法的一个实施例包括下列步骤：依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器；依据被输入的下一寄存器的下一寄存器资料产生下一原始同位位元，再将该下一原始同位位元输入该下一寄存器；依据寄存器位址从该寄存器读取该寄存器资料与该原始同位位元；依据该寄存器资料产生对照同位位元；比对该对照同位位元与该原始同位位元，以输出检查结果；更新该寄存器位址以产生下一寄存器位址；依据该下一寄存器位址从该下一寄存器读取该下一寄存器资料与该下一原始同位位元；依据该下一寄存器资料产生下一对照同位位元；以及比对该下一对照同位位元与该下一原始同位位元，以输出下一检查结果指出该下一寄存器资料是否有误。
有关本申请的特征、实施与效果，将结合附图和较佳实施例详细说明如下。
附图说明
图1示出了本申请的寄存器资料检查装置的个实施例；
图2示出了本申请的寄存器资料检查装置的另一个实施例；
图3示出了图1/图2的检测电路的运作状态的范例；
图4示出了图1/图2的检测电路的运作流程的范例；以及
图5示出了本申请的寄存器资料检查方法的一个实施例。
符合说明：
10 寄存器集合
100 寄存器资料检查装置
110 原始同位位元产生器
120 检测电路
122 扫描电路
124 仲裁器
126 对照同位位元产生器
128 同位位元核对电路
Reg_data 寄存器资料
PB_orig 原始同位位元
Reg_add 寄存器位址
Access_status 状态信号
PB_ctrl 对照同位位元
Result_chk 检查结果
Timer_ctrl 控制信号
200 寄存器资料检查装置
210 对照同位位元产生器
220 同位位元核对电路
Idle 闲置状态
Scan_wait 扫描等候状态
RegAccess_busy 寄存器存取忙碌状态
RegData_error 寄存器资料有误状态
Scan 扫描状态
Scan_done 扫描完成状态
S410～S490 步骤
S510～S590 步骤
具体实施方式
本申请包括一种寄存器资料检查装置与方法，该装置与方法利用奇偶校验(parity check)来检查寄存器资料，适用于要求小面积及/或小功耗的集成电路象是特定应用集成电路(Application Specific Integrated Circuit,ASIC)；举例而言，该装置本身可包括在一个ASIC中。奇偶校验本身为本领域所熟知，所以细节在此省略。
图1示出了本申请的寄存器资料检查装置的一个实施例。图1的寄存器资料检查装置100包括原始同位位元产生器110与检测电路120。原始同位位元产生器110用来在寄存器资料(Reg_data)被系统或使用者输入寄存器集合10当中的寄存器12时，依据该寄存器资料产生原始同位位元(PB_orig)，再将该原始同位位元输入寄存器12。检测电路120包括扫描电路122、仲裁器124、对照同位位元产生器126以及同位位元核对电路128，用来检测该寄存器资料是否对应该原始同位位元，以指出该寄存器资料是否有误。前述寄存器集合10可包括或不包括于寄存器资料检查装置100中。
请参阅图1。扫描电路122用来依据寄存器位址(Reg_add)从寄存器12读取该寄存器资料与该原始同位位元，其中该寄存器位址可由位址产生器(图中未示出)产生及更新，该位址产生器可包括或不包括在寄存器资料检查装置100中。仲裁器124用来在一个状态信号(Access_status)指出寄存器12的存取状态为忙碌的情形下(例如：使用者正在存取寄存器12的情形下)，禁能扫描电路122，以避免同时存取造成冲突。仲裁器124另用来在该状态信号指出寄存器12的存取状态为空闲的情形下，致能扫描电路122，并接收来自扫描电路122的该寄存器资料与该原始同位位元再输出该状态信号。对照同位位元产生器126用来在该状态信号指出寄存器12的存取状态为空闲的情形下，依据来自仲裁器124的该寄存器资料产生对照同位位元(PB_ctrl)。同位位元核对电路128用来在该状态信号指出寄存器12的存取状态为空闲的情形下，比对该对照同位位元与来自仲裁器124的该原始同位位元，以输出检查结果(Result_chk)指出该寄存器资料是否有误；理论上，由于该对照同位位元与该原始同位位元均依据该寄存器资料而产生，两者应该相同，若该检查结果指出两者不同，这表示该寄存器资料应该有误。检查其它寄存器的资料的方式与上述说明相仿。
请参阅图1。本实施例中，同位位元核对电路128在扫描电路122被致能的情形下，输出该检查结果给扫描电路122；因此，扫描电路122能在该检查结果指出该对照同位位元异于该原始同位位元时，依据该检查结果输出信息，该信息通常包括该寄存器位址，以及时提醒系统或使用者依据该信息重新输入寄存器资料至寄存器12。其它作法，例如扫描电路122在完成扫描一定数量的寄存器后再输出该信息也属本发明的实施范畴。另外，扫描电路122的扫描速度及/或扫描周期是固定的或可调的。该扫描速度决定一单位扫描时间用于扫描单一寄存器；换言之，该单位扫描时间等于扫描一个寄存器所需的时间加上一个不小于零的时间间隔。该扫描周期决定全部扫描时间用于扫描多个寄存器；换言之，该全部扫描时间等于扫描该多个寄存器所需的时间加上一个不小于零的时间间隔。在一实作范例中，寄存器资料检查装置100包括或利用至少一个计时器(图中未示出)，以提供至少一个控制信号(Timer_ctrl)给扫描电路122，从而控制该扫描速度与该扫描周期的至少其中之一；此外，前述位址产生器可依该至少一个控制信号的触发来更新该寄存器位址以产生下一寄存器位址。
请参阅图1。本实施例可选择性地在该寄存器资料被读取时，检查该寄存器资料是否有误。详言之，当寄存器12的寄存器资料被读取时，该状态信号会指出寄存器12的存取状态为忙碌，使得仲裁器124禁能扫描电路122；此时，对照同位位元产生器126依据来自寄存器12(而非来自仲裁器124)的该寄存器资料产生该对照同位位元；接着，同位位元核对电路128比对该对照同位位元与来自寄存器12(而非来自仲裁器124)的该原始同位位元，以输出该检查结果指出该寄存器资料是否有误，该检查结果可供系统或使用者决定是否更新寄存器12的资料。
图2示出了本申请的寄存器资料检查装置的另一个实施例。相较于图1，图2的寄存器资料检查装置200包括另一个对照同位位元产生器210与另一个同位位元核对电路220。对照同位位元产生器210耦接寄存器12，用来在寄存器12的寄存器资料被读取时，依据来自寄存器12的该寄存器资料产生该对照同位位元。同位位元核对电路220耦接寄存器12，用来比对同位位元产生器210的对照同位位元与来自寄存器12的该原始同位位元，以输出该检查结果。另外，图2的对照同位位元产生器126无需接收来自寄存器12的该寄存器资料；图2的同位位元核对电路128无需接收来自寄存器12的该原始同位位元。由于本领域普通技术人员能够依据图1的实施例公开内容来了解本实施例的细节与变化，重复及冗余的说明在此省略。
图3示出了图1/图2的检测电路120的运作状态的范例。如图3所示，检测电路120的运作状态包括：闲置状态(Idle)；扫描等候状态(Scan_wait)；寄存器存取忙碌状态(RegAccess_busy)；寄存器资料有误状态(RegData_error)；扫描状态(Scan)；以及扫描完成状态(Scan_done)。在检测电路120处于该闲置状态的情形下，若扫描电路122被致能且扫描周期开始，检测电路120进入该扫描等候状态；在该扫描等候状态下，若寄存器位址的目标寄存器的存取状态为忙碌，检测电路120进入该寄存器存取忙碌状态；在该寄存器存取忙碌状态下，若该检查结果指出被存取的该目标寄存器的寄存器资料有误，检测电路120进入该寄存器资料有误状态，接着请求系统或使用者更新该寄存器资料，然后回到该扫描等候状态；在该寄存器存取忙碌状态下，若该目标寄存器的存取状态变为空闲，检测电路120进入该扫描状态；在该扫描等候状态下，若该目标寄存器的存取状态为空闲，检测电路120进入该扫描状态；在该扫描状态下，检测电路120检查该目标寄存器，并在该检查结果指出该寄存器资料有误时更新该寄存器位址，并进入该寄存器资料有误状态；在该扫描状态下，检测电路120检查该目标寄存器，并在该检查结果指出该寄存器资料无误时更新该寄存器位址，以将下一寄存器作为该目标寄存器并加以检查；在该扫描状态下，若检测电路120完成检查所有寄存器，检测电路120进入扫描完成状态，并回到该闲置状态。
图4示出了图1/图2的检测电路120的运作流程的范例，包括下列步骤：
S410：闲置。
S420：判断扫描电路是否被致能。
S430：判断扫描周期是否开始。
S440：等候扫描寄存器。
S450：判断寄存器的存取状态是否忙碌。
S452：检查被存取的寄存器资料。
S454：判断寄存器资料是否有误。
S456：判断寄存器的存取状态是否仍忙碌。
S458：寄存器资料有误，请求更新寄存器资料。
S460：扫描寄存器。
S470：判断寄存器资料是否有误；若有误，更新寄存器地址。
S480：判断是否完成检查所有寄存器。
S482：判断是否开始检查下一寄存器。
S490：完成本次扫描周期的扫描。
由于图4的各步骤的细节可见于先前段落，重复及冗余的说明在此省略。
图5示出了本申请的寄存器资料检查方法的一个实施例，包括下列步骤：
S510：依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器；
S520：依据被输入下一寄存器的下一寄存器资料产生下一原始同位位元，再将该下一原始同位位元输入该下一寄存器；
S530：依据寄存器位址从该寄存器读取该寄存器资料与该原始同位位元；
S540：依据该寄存器资料产生对照同位位元；
S550：比对该对照同位位元与该原始同位位元，以输出检查结果指出该寄存器资料是否有误；
S560：更新该寄存器位址，以产生下一寄存器位址；
S570：依据该下一寄存器位址从该下一寄存器读取该下一寄存器资料与该下一原始同位位元；
S580：依据该下一寄存器资料产生下一对照同位位元；以及
S590：比对该下一对照同位位元与该下一原始同位位元，以输出下一检查结果指出该下一寄存器资料是否有误。
由于本领域普通技术人员够参阅图1～4的实施例与示范例的公开内容来了解图5的实施例的细节与变化，即图1～4的实施例与示范例的技术特征均可合理应用于图5的实施例中，因此，重复及冗余的说明在此予以节略。
请注意，在可能实施的前提下，本技术领域普通技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，由此增加本发明实施时的弹性。
综上所述，本申请的寄存器资料检查装置与方法利用奇偶校验来检查寄存器资料，所以对电路面积的需求不高；另外，本申请的寄存器资料检查装置与方法可选择性地致能/禁能检测电路的运作以及选择性地调整扫描速度及/或扫描周期，以避免存取冲突并能调节功耗。
虽然本发明的实施例如上文所述，然而该些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，所有变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本申请权利要求书所界定者为准。

Claims (10)

1.一种寄存器资料检查装置，其特征在于，所述寄存器资料检查装置包括：
原始同位位元产生器，用来依据被输入寄存器的寄存器资料产生原始同位位元，再将所述原始同位位元输入所述寄存器；以及
检测电路，包括：
扫描电路，用来依据寄存器位址从所述寄存器读取所述寄存器资料与所述原始同位位元；
仲裁器，用来在状态信号指出所述寄存器的存取状态为忙碌的情形下，禁能所述扫描电路，所述仲裁器另用来在所述状态信号指出所述寄存器的存取状态为空闲的情形下，致能所述扫描电路，并转传来自所述扫描电路的所述寄存器资料与所述原始同位位元；
至少一个对照同位位元产生器，用来在所述状态信号指出所述寄存器的存取状态为空闲的情形下，依据来自所述仲裁器的所述寄存器资料产生对照同位位元；以及
至少一个同位位元核对电路，用来在所述状态信号指出所述寄存器的存取状态为空闲的情形下，比对所述对照同位位元与来自所述仲裁器的所述原始同位位元，以输出检查结果。
2.如权利要求1所述的寄存器资料检查装置，其特征在于，在所述状态信号指出所述寄存器的存取状态为忙碌的情形下，所述至少一个对照同位位元产生器用来在所述寄存器资料被读出时，依据来自所述寄存器的所述寄存器资料产生所述对照同位位元，接着所述至少一个同位位元核对电路用来比对所述对照同位位元与来自所述寄存器的所述原始同位位元，以输出所述检查结果。
3.如权利要求2所述的寄存器资料检查装置，其特征在于，所述至少一个对照同位位元产生器包括第一对照同位位元产生器与第二对照同位位元产生器，所述第一对照同位位元产生器耦接所述仲裁器，用来依据来自所述仲裁器的所述寄存器资料产生所述对照同位位元，所述第二对照同位位元产生器耦接所述寄存器，用来依据来自所述寄存器的所述寄存器资料产生所述对照同位位元。
4.如权利要求2所述的寄存器资料检查装置，其特征在于，所述至少一个同位位元核对电路包括第一同位位元核对电路与第二同位位元核对电路，所述第一同位位元核对电路耦接所述仲裁器，用来比对所述第一对照同位位元产生器的所述对照同位位元与来自所述仲裁器的所述原始同位位元以输出所述检查结果，所述第二同位位元核对电路耦接所述寄存器，用来比对所述第二对照同位位元产生器的所述对照同位位元与来自所述寄存器的所述原始同位位元以输出所述检查结果。
5.如权利要求1所述的寄存器资料检查装置，其特征在于，所述扫描电路的扫描速度与扫描周期的至少其中之一是可调的。
6.如权利要求1所述的寄存器资料检查装置，其特征在于，所述扫描电路在完成读取所述寄存器资料与所述原始同位位元后，依据下一寄存器位址从下一寄存器读取下一寄存器资料与下一原始同位位元。
7.如权利要求6所述的寄存器资料检查装置，其特征在于，所述寄存器资料检查装置进一步包括：位址产生器，用来提供所述寄存器位址给所述扫描电路，以及更新所述寄存器位址以产生所述下一寄存器位址。
8.如权利要求7所述的寄存器资料检查装置，其特征在于，在所述检查结果指出所述原始同位位元与所述对照同位位元不同后，所述位址产生器更新所述寄存器位址以产生所述下一寄存器位址；在所述检查结果指出所述原始同位位元与所述对照同位位元相同后，所述位址产生器依据控制信号更新所述寄存器位址，以产生所述下一寄存器位址。
9.一种寄存器资料检查方法，其特征在于，所述寄存器资料检查方法包括：
依据被输入寄存器的寄存器资料产生原始同位位元，再将所述原始同位位元输入所述寄存器；
依据被输入下一寄存器的下一寄存器资料产生下一原始同位位元，再将所述下一原始同位位元输入所述下一寄存器；
依据寄存器位址从所述寄存器读取所述寄存器资料与所述原始同位位元；
依据所述寄存器资料产生对照同位位元；
比对所述对照同位位元与所述原始同位位元，以输出检查结果；
更新所述寄存器位址以产生下一寄存器位址；
依据所述下一寄存器位址从所述下一寄存器读取所述下一寄存器资料与所述下一原始同位位元；
依据所述下一寄存器资料产生下一对照同位位元；以及
比对所述下一对照同位位元与所述下一原始同位位元，以输出下一检查结果。
10.如权利要求9所述的寄存器资料检查方法，其特征在于，所述寄存器资料检查方法进一步包括：在所述检查结果指出所述原始同位位元与所述对照同位位元不同后，更新所述寄存器位址以产生所述下一寄存器位址；以及在所述检查结果指出所述原始同位位元与所述对照同位位元相同后，依据控制信号更新所述寄存器位址，以产生所述下一寄存器位址。
CN202010079091.8A 2020-02-03 2020-02-03 寄存器资料检查装置与方法 Active CN113204446B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010079091.8A CN113204446B (zh) 2020-02-03 2020-02-03 寄存器资料检查装置与方法
TW109105993A TWI715449B (zh) 2020-02-03 2020-02-25 寄存器資料檢查裝置與方法
US17/139,376 US11630600B2 (en) 2020-02-03 2020-12-31 Device and method for checking register data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010079091.8A CN113204446B (zh) 2020-02-03 2020-02-03 寄存器资料检查装置与方法

Publications (2)

Publication Number Publication Date
CN113204446A CN113204446A (zh) 2021-08-03
CN113204446B true CN113204446B (zh) 2022-09-23

Family

ID=75237299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010079091.8A Active CN113204446B (zh) 2020-02-03 2020-02-03 寄存器资料检查装置与方法

Country Status (3)

Country Link
US (1) US11630600B2 (zh)
CN (1) CN113204446B (zh)
TW (1) TWI715449B (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58225453A (ja) * 1982-06-25 1983-12-27 Fujitsu Ltd 診断回路の誤り検出方式
US5349249A (en) * 1993-04-07 1994-09-20 Xilinx, Inc. Programmable logic device having security elements located amongst configuration bit location to prevent unauthorized reading
US5596716A (en) * 1995-03-01 1997-01-21 Unisys Corporation Method and apparatus for indicating the severity of a fault within a computer system
KR100322542B1 (ko) * 1999-08-11 2002-03-18 윤종용 파이프 라인상의 고속동작을 구현하는 ｅｃｃ 회로를 구비하는동기식 반도체 메모리장치 및 이 동기식 반도체 메모리장치의 에러 체크 및 정정방법
US7007223B2 (en) * 2002-06-30 2006-02-28 Intel Corporation Efficient method and apparatus for low latency forward error correction
TWI254849B (en) * 2004-10-13 2006-05-11 Via Tech Inc Method and related apparatus for data error checking
CN100570572C (zh) 2008-05-22 2009-12-16 清华大学 微小卫星星载计算机数据存储用的差错检测和纠错系统
CN101419563A (zh) 2008-11-13 2009-04-29 上海华为技术有限公司 一种单板及提高其可靠性的方法
JP2010262715A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp メモリ検査システム及びメモリ検査方法
CN101826038B (zh) 2010-04-28 2012-02-08 复旦大学 一种抗sram fpga器件seu的电路及方法
CN102339648B (zh) * 2010-07-23 2014-07-09 北京兆易创新科技股份有限公司 一种检错/纠错校验模块的检测方法及装置
CN102779079B (zh) 2011-05-12 2014-11-12 中国科学院空间科学与应用研究中心 一种用于长期在轨工作的星载sram型fpga的配置方法及系统
CN102929836B (zh) 2012-08-17 2015-06-10 中国科学院空间科学与应用研究中心 一种航天专用asic芯片系统
US9760438B2 (en) * 2014-06-17 2017-09-12 Arm Limited Error detection in stored data values
CN104092629A (zh) 2014-07-08 2014-10-08 中国航空无线电电子研究所 一种抗单粒子翻转的afdx交换机
CN104597807B (zh) 2014-12-10 2018-03-13 深圳航天东方红海特卫星有限公司 一种星载综合电子cpu翻转加固系统及方法
US9583216B2 (en) 2015-03-13 2017-02-28 Analog Devices, Inc. MBIST device for use with ECC-protected memories
CN104932954B (zh) 2015-07-01 2017-10-24 西北工业大学 微小卫星fpga关键数据保护方法
CN105045672B (zh) 2015-07-24 2018-07-06 哈尔滨工业大学 一种基于sram fpga的多级容错加固卫星信息处理系统
JP6587953B2 (ja) * 2016-02-10 2019-10-09 東芝メモリ株式会社 ストレージコントローラ、ストレージ装置、データ処理方法およびプログラム
CN106648968A (zh) 2016-10-19 2017-05-10 盛科网络（苏州）有限公司 一种芯片出现ecc无法纠错时的数据恢复的方法和装置
CN108363638A (zh) 2018-02-06 2018-08-03 盛科网络（苏州）有限公司 一种芯片内tcam存储器的纠错方法及系统
US11429478B2 (en) * 2019-06-05 2022-08-30 Stmicroelectronics International N.V. Robust soft error tolerant multi-bit D flip-flop circuit

Also Published As

Publication number Publication date
TWI715449B (zh) 2021-01-01
TW202131345A (zh) 2021-08-16
US20210240382A1 (en) 2021-08-05
CN113204446A (zh) 2021-08-03
US11630600B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US7526709B2 (en) Error detection and correction in a CAM
US7404137B2 (en) Method and related apparatus for performing error checking-correcting
US6539503B1 (en) Method and apparatus for testing error detection
US7565579B2 (en) Post (power on self test) debug system and method
US6223309B1 (en) Method and apparatus for ECC logic test
US20050188281A1 (en) Memory module with testing logic
US5606662A (en) Auto DRAM parity enable/disable mechanism
US20040237018A1 (en) Dual decode scheme
US20100125765A1 (en) Uninitialized memory detection using error correction codes and built-in self test
WO1998054639A1 (en) Patching apparatus and method for upgrading modem software code
JPH0895856A (ja) キャッシュ・メモリ付きコンピュータ装置
US7568130B2 (en) Automated hardware parity and parity error generation technique for high availability integrated circuits
US9575862B1 (en) Integrated circuits with error handling capabilities
US7519852B2 (en) Apparatus, system, and method for redirecting an instruction pointer to recovery software instructions
US7246257B2 (en) Computer system and memory control method thereof
US8176388B1 (en) System and method for soft error scrubbing
US10613918B2 (en) Data register monitoring
CN113204446B (zh) 寄存器资料检查装置与方法
US6567952B1 (en) Method and apparatus for set associative cache tag error detection
CN115482875A (zh) 存储器安全接口配置
US5835511A (en) Method and mechanism for checking integrity of byte enable signals
US7210079B2 (en) Apparatus and method for adapting a level sensitive device to produce edge-triggered behavior
CN115114193A (zh) 存储器系统、存储器系统的控制方法及主机装置
US20240221854A1 (en) Testing parity and ecc logic using mbist

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant