CN105045672B - 一种基于sram fpga的多级容错加固卫星信息处理系统 - Google Patents

Abstract

一种基于SRAM FPGA的多级容错加固卫星信息处理系统，本发明涉及卫星信息处理。本发明的目的是为了解决采用SRAM FPGA作为卫星信息处理系统时，由于单粒子翻转、闩锁等，影响系统可靠性，以及未将卫星实际任务与防护措施相结合的问题。通过以下模块实现：用于主处理模块的数据存储和程序加载的存储器模块；用于单粒子效应免疫的校验及控制模块；用于存储初始配置文件和远程升级配置文件的配置存储器模块；用于实现数据存取的状态存储Flash模块；用于实现通信和控制的IO&BUS模块；用于系统单粒子闩锁效应防护，并为各模块供电的抗闩锁电源模块；用于数据处理和星务管理的主处理模块；本发明应用于卫星技术领域。

Description

一种基于SRAM FPGA的多级容错加固卫星信息处理系统

技术领域

本发明涉及卫星信息处理。

背景技术

卫星技术是一个国家综合国力和尖端科技实力的体现，对国家的军事、国防和经济有着重要影响。星载计算机系统负责完成卫星的控制和数据处理任务，是卫星的核心单元之一。为适应空间环境的恶劣条件以及卫星在体积、重量及功耗等方面的诸多限制，星载计算机系统的性能一直远远滞后于地面计算机系统。

处理器是计算机系统的核心部件，从上世纪80年代开始到21世纪初，星载计算机系统处理器经历了从开关量控制器，到以80C86为代表的CPU芯片，以及专用DSP数字信号处理芯片的发展历程，其处理能力也从0.1MIPS提高到20MIPS左右。近年来，由于微处理器技术的高速发展，星载处理器系统的处理能力可提升至350MIPS左右。但随着载荷性能的持续提升，姿轨控系统控制精度的提高，以及空间CPS系统、在轨自主运行管理、在轨系统健康管理(SHM)、装备人工智能等先进技术理念在卫星技术领域的逐步扩展，对星载计算机的计算能力提出了更高的挑战。另外由于缺乏具有自主知识的核心技术，以及国外在敏感技术上的封锁，我国星载计算机系统性能远落后于世界先进水平，且发展相对缓慢，研发新一代高性能星载计算机系统已经迫在眉睫。

星载计算机的核心是微处理器，世界主流航天大国都采用了当前先进的RISC处理器形式，但是具体结构有所不同。

欧空局和中国以SPARC结构RISC处理器为主，如ERC32(SPARC V7)和Leon(SPARCV8)。其典型芯片代表为Atmel公司的辐射增强型AT695和AT697，其中AT697为该类处理器中性能最优的产品，其运算性能可以达到86MIPS(Dhrystone2.1)左右，并且Atmel公司的最新产品ATF697FF中，除传统的32位SPARC V8处理器外，还增加了一个类似于FPGA的可重构单元(Reconfigurable Unit)，用于定制接口和计算。国内芯片厂商如西安微电子研究所也有类似产品，如BM3803，其性能与AT697基本一致。目前国内卫星平台多采用上述微处理器进行星载计算机系统的设计。

国际上许多国家和研究机构，如英国Surrey空间中心、斯图加特大学空间系统研究所、澳大利亚卫星系统合作研究中心以及美国NASA等，都将可重构计算技术作为下一代空间飞行器计算系统的发展方向而投入大量资源进行研究。可重构计算机使卫星的数据处理能力产生了质的飞跃，如NASA 1999年研发的LandSAT7星载可重构协处理器的计算能力就已超过当时较为先进的1.8GHZ Pentium4计算机。因此基于FPGA的可重构计算技术已成为嵌入式环境下，高效率、低功耗、低成本和高可靠计算的首选。

与传统处理器的冯诺依曼结构或哈佛结构的结构不同，基于FPGA的可重构处理器采用的是根据特定应用的定制计算结构。目前，国外相关研究人员针对流水线技术，并行计算技术等开展研究，设计目标包括提高计算速度，降低计算延迟，提高数据吞吐率等。这些研究本质上都是基于FPGA的定制化加速计算引擎，虽然证明了采用FPGA实现高效可重构计算的可行性，但计算结构普遍缺乏通用性，且开发效率低下，研究成果的可扩展性不高。

目前，FPGA工艺分为反熔丝工艺、Flash工艺及SRAM工艺，目前，前两种工艺对应的最新FPGA其资源和速度小于最新SRAM工艺2个数量级。这是由于其工艺水平决定，且在未来可预见的时期内，这一差距不会缩小，只会加大。而SRAM工艺FPGA由于其工艺特点，导致其在空间应用中存在单粒子效应、总剂量效应等问题。宇航级的SRAM FPGA基本解决的这些问题，在可查到的NASA及欧空局的众多航天器中均已使用该类型FPGA作为其航天器星载计算机或高性能计算模块，但是由于美国对中国禁运高性能的宇航级FPGA，即使是性能相对较低的宇航级芯片其价格也十分昂贵，并不适应于微小卫星等成本敏感型应用。而目前，由于国内微电子工艺水平较低，导致国产FPGA的发展水平相对较低，即使是国内商业级FPGA技术水平也仅能与国外第2代FPGA水平相当(目前国外已发展至第7代FPGA)，更何况宇航级FPGA。目前可行的方案是利用高性能非宇航级SRAM FPGA作为成本敏感型的高性能星载计算机处理器，通过从架构上研究设计提升系统可靠性及容错性能，解决其在空间应用中可能存在的问题，目前国内对星载计算机的研究现状也正反映了这一趋势。

国内针对基于FPGA的星载计算机研究少部分聚焦于采用抗辐射SRAM FPGA的星载计算机的设计理念上，如，哈尔滨工业大学的王松，其在FPGA XQR2V3000内部实现双核MicroBlaze处理器系统，该处理器性能较弱，且为非容错计算处理器。当前国内针对基于非抗辐照SRAM工艺FPGA的星载计算机的研究也已经起步，特别是针对如单粒子效应、总剂量效应及可靠性等相关问题，国内一些机构及高校也展开了针对性的研究，也取得了一定的进展，但仍存在问题。如，针对单粒子闩锁效应，国防科学技术大学、中国科学院长春光学精密机械与物理研究所、北京微电子技术研究所等研究机构，均开展了相关研究，他们提出的解决方案基本相近，利用电路检测FPGA的工作电流实时监控是 否发生单粒子闩锁效应，并利用及时切断电源实现对系统的保护，具有一定的实用价值，但其均未考虑系统的任务连续性及安全性问题，而这些未考虑的问题需要在系统整体设计中进行规划设计；针对单粒子翻转问题，研究较多，采用的技术手段主要集中于三模冗余、动态刷新及动态部分重构技术等方向上，如上海交通大学的基于软件表决的三模冗余星载计算机相关研究，其利用商业的软核处理器实现三模处理器系统，研究了利用程序检查点进行同步的方式进行同步的问题，但其对于故障恢复同步不能做到对当前任务的不影响；北京空间机电研究所的黄伟，针对基于SRAM FPGA三模冗余方式通过增添表决器进行了改进，一定程度上提升了可靠性；在进行三模冗余后，一些研究结构展开了针对三模冗余和配置刷新相结合的研究，如中电54所、北京遥测技术研究所、西安电子科技大学等单位均对配置刷新进行了相关研究，但均未与卫星实际任务相结合，未考虑系统的同步及任务连续性工作的问题；北京航空航天大学设计的一种冗余仲裁机制的可重构星载计算机，采用嵌入双核PowerPC处理器的高性能异构FPGA实现了高性能的具有部分重构能力的星载计算平台，湖南大学利用JBits工具设计了可应用于空间太阳望远镜的可重构数据处理系统；哈尔滨工业大学针对高性能异构FPGA的结构，提出了微码向量化处理器的方法，采用微码结构代替标量处理器，实现了更加紧致通用的向量化处理器结构，并且将该结构成功的应用到非线性递归等计算方法中。目前正在针对该微码向量化处理器的仿真工具、ALU全流水优化设计等开展工作。

发明内容

本发明的目的是为了解决采用SRAM FPGA作为卫星信息处理系统时，由于单粒子翻转、闩锁等，影响系统可靠性，以及未将卫星实际任务与防护措施相结合的问题，而提供一种基于SRAM FPGA的多级容错加固卫星信息处理系统。

本发明的技术方案是：

用于主处理模块的数据存储和程序加载，通过单粒子效应免疫的校验及控制模块进行传输的存储器模块；

用于EDAC校验、主处理模块配置及回读、任务的配置刷新、远程升级和LEON3处理器软复位的单粒子效应免疫的校验及控制模块；

用于存储初始配置文件和远程升级配置文件的配置存储器模块；

用于存储处理器复位或刷新前的状态信息，与主处理模块相连，在主处理模块的控制下实现数据存取的状态存储Flash模块；

用于与主处理模块相连，在主处理模块内部的多级三模冗余模块的控制下实现与卫星 上热控、测控、数传和载荷分系统的通信和控制的IO&BUS模块；

用于系统单粒子闩锁效应防护，并为存储器模块、单粒子效应免疫的校验及控制模块、配置存储器模块、状态存储Flash模块和IO&BUS模块供电的的抗闩锁电源模块；

用于数据处理和星务管理的主处理模块；

其中，所述EDAC为错误检测与纠正。

发明效果：

采用本发明的一种基于SRAM FPGA的多级容错加固卫星信息处理系统，设计实现具备单粒子效应防护能力的可重构计算系统；本发明包含存储器模块、单粒子效应免疫的校验及控制模块、配置存储器模块、状态存储Flash模块、IO&BUS模块、抗闩锁电源模块及主处理模块；通过TMR和配置刷洗方式相结合，并采用多级三模冗余设计，存储校验等功能，实现对单粒子闩锁、单粒子翻转等空间恶劣效应的防护和保障，实现具备SEU防护能力的可重构计算系统，提高系统的可靠性。基于FPGA的可重构计算系统，构建高性能的空间飞行器可重构处理器，全面提升空间飞行器的性能，将现有技术与卫星实际任务相结合，考虑了系统的同步、任务连续性及安全性的问题，为新一代高性能空间飞行器处理器系统的研发提供了可行的解决方案。

附图说明

图1为本发明的系统结构图，SRAM为静态随机存取存储器，EDAC为错误检测与纠正，EEPROM为电可擦可编程只读存储器，LDO为一种低压差线性稳压器，SPARC为可扩充处理器架构，Payload为有效载荷，AOCS为姿轨控子系统，V为表决器，P为功能电路，L为功能层数，n取值的范围为正整数，PiLn为第n层的第i个功能电路，i取值范围为1、2或3；ViLn为第n层的第i个表决电路。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，一种基于SRAM FPGA的多级容错加固卫星信息处理系统，它包括：

多级中多的取值范围为大于等于2；

针对SRAM FPGA工艺特点、太空恶劣工作环境、处理性能及可靠性要求，并综合实际在轨任务需求，设计基于Xilinx FPGA的Virtex-5SX系列FPGA的星载数据处理单元方案，该单元为星载计算机核心单元，设计该单元扩展任务需要的通信接口等少量装置，便可作为星载计算机；该单元可实现C&DH，AOCS，Payload等功能的处理任务，该单元结构如图1所示；SRAM为静态随机存取存储器，EDAC为错误检测与纠正，EEPROM 为(ElectricallyErasable Programmable Read-Only Memory)电可擦可编程只读存储器，是一种掉电后数据不丢失的存储芯片；L为功能层数，对于三个多级三模冗余模块的总体功能，由n个层共同工作实现，n取值的范围为正整数，具体数值根据不同的应用需求的可靠性指标计算得出；PiLn为第n层的第i个功能电路，同一层的每个功能电路结构相同，具体要根据实际应用确定；i取值范围为1、2或3；ViLn为第n层的第i个表决电路，L仅用于识别其后的数字，将其标记为层数；

用于主处理模块的数据存储和程序加载，通过单粒子效应免疫的校验及控制模块进行传输的存储器模块(1)；

该模块包含3块SRAM存储器(为市场成熟产品，不限定于具体芯片型号)，作为主处理模块的大容量数据缓存及处理器程序存储器，主处理模块在进行具体任务处理过程中将数据存储于存储器模块，同时主处理模块的程序加载到存储器模块中进行存储。他们中间通过单粒子效应免疫的校验及控制模块进行传输，单粒子效应免疫的校验及控制模块的EDAC校验模块在这部分对存储器模块中的数据进行编码和解码校验，提高数据可靠性。

用于EDAC校验、主处理模块配置及回读、任务的配置刷新、远程升级和LEON3处理器软复位的单粒子效应免疫的校验及控制模块(2)；

该模块采用ACTEL的反熔丝技术的FPGA(为市场成熟产品，不限定于具体芯片型号)实现，作为内存EDAC校验、SRAM FPGA配置及回读、基于任务的配置刷新、特殊紧急刷新、远程升级、LEON3处理器的软复位等操作；

用于存储初始配置文件和远程升级配置文件的配置存储器模块(3)；

该模块包含2块配置文件存储器，用于存储初始配置文件和远程升级配置文件。配置存储器模块中的配置文件可以被模块(2)的存储器控制模块所读取，从而完成校验比对工作；该模块同时可以被模块(2)的存储器控制模块在任务控制模块的控制下擦写，实现远程升级配置文件的功能；

用于存储处理器复位或刷新前的状态信息，与主处理模块相连，在主处理模块的控制下实现数据存取的状态存储Flash模块(4)；

用于与主处理模块相连，在主处理模块内部的多级三模冗余模块的控制下实现与卫星上热控、测控、数传、载荷等分系统的通信和控制的IO&BUS模块(5)；

该模块用于本发明的星载计算机与卫星上其他系统的通信和控制。直接与主处理模块相连，在主处理模块内部的多级三模冗余模块的控制下实现与卫星上其他系统的通信和控制，本模块(5)采用标准化的电平控制和总线接口电路实现功能；

用于系统单粒子闩锁效应防护，并为存储器模块、单粒子效应免疫的校验及控制模块、配置存储器模块、状态存储Flash模块和IO&BUS模块供电的的抗闩锁电源模块(6)；

抗闩锁电源模块基于闩锁效应是通过陡增的大电流实现对器件损坏这一特点，设计抗闩锁电源，通过检测主处理模块的工作电流和单粒子效应免疫的校验及控制模块(反熔丝FPGA)的综合控制，在模块(1)-主处理模块上电或配置中，控制多个LDO电源芯片同时工作，保证模块(1)-主处理模块的电流需求；在完成配置后，关闭部分LDO，提供维持模块(1)-主处理模块工作的电流输出；在发送单粒子闩锁时，检测到电流陡增，将切断模块(1)-主处理模块的电源，保护器件，并同时消除闩锁效应。通过单粒子效应免疫的校验及控制模块(反熔丝FPGA)重新对其进行重配置和初始化。利用电源电流检测的方式，对单粒子效应免疫的校验及控制模块进行抗闩锁设计。该方法是目前对于闩锁效应较为可行有效的方案，基本可以解决单粒子闩锁效应。该模块(6)-抗闩锁电源模块与主处理模块连接的方式为多路电源，与单粒子效应免疫的校验及控制模块连接的信号为模块(6)-抗闩锁电源模块的工作控制信号；

用于数据处理和星务管理功能的主处理模块(7)；

该模块采用Xilinx的Virtex5 SX系列的FPGA作为数据处理和星务管理等功能的实现载体，该系列FPGA具有较为丰富的资源，功耗较低，同时其内部有大量的基本运算单元，可以满足运算需求；

其中，所述EDAC为错误检测与纠正。

具体实施方式二：本实施方式对实施方式一作进一步说明，本实施方式所述单粒子效应免疫的校验及控制模块包括：

用于对存储器的数据进行编码、解码校验和纠正，为主处理模块的LEON3处理器提供高可靠的存储，确保程序正确执行的EDAC校验模块；

EDAC校验模块，该反熔丝FPGA与三片外部SRAM相连(存储器模块)，并通过内部的EDAC对其进行错误纠正和控制，从而实现为主处理模块内部的LEON3处理器提供高可靠的内存。通过在反熔丝FPGA(单粒子效应免疫的校验及控制模块)内部使用基于汉明编码的EDAC机制，实现存储器的数据校验和纠正，为主处理模块的LEON3处理器提供高可靠的外部存储器，保证主处理模块的程序正确执行；

用于对主处理模块的静态配置、任务定时刷新配置、动态紧急刷新、判断主处理模块相应的配置位是否发生单粒子翻转的配置刷新及回读模块；

配置刷新及回读模块，在该反熔丝FPGA(单粒子效应免疫的校验及控制模块)内部通过设计配置与回读模块实现对主处理模块的配置和刷新，该模块(配置刷新及回读模块)在任务控制模块控制下工作，实现对主处理模块的静态配置、任务定时刷新配置、部分动态紧急刷新、配置信息回读等功能。通过回读主处理模块的配置信息，并将其送入校验模块进行比对与校验，从而可以判断相应的配置位是否发生单粒子翻转，如果发生翻转将对主处理模块进行刷新和配置；

用于通过配置刷新和回读模块对主处理模块的定期刷新，对主处理模块的远程升级，对主处理器模块中LEON3处理器状态的回读，对主处理器模块中LEON3处理器完成复位的任务控制模块；

任务控制模块：可以事先根据卫星在轨任务特点及可靠性要求，实现对主处理模块的定期刷新(通过使用配置刷新和回读模块完成)，同时根据校验模块的结果及主处理模块内部各模块的运行状态进行决策，实现部分动态的紧急刷新功能；在预设定的任务规划中，通过对主处理器模块中LEON3处理器状态的回读，进一步通过安全控制接口对主处理器模块中LEON3处理器完成复位等操作；

在轨的正常运行状态下，可以通过遥控参数注入的方式实现对主处理模块的远程升级，在运行过程中，LEON3处理器或其他星载计算机解析地面注入的升级数据，并将其传送给反熔丝FPGA，从而将升级配置数据存储到远程配置存储Flash中，最后将升级指令传送给反熔丝FPGA使其对SRAM FPGA进行重配置、复位等操作，从而完成远程升级；

由于在轨的单粒子翻转效应发生概率基本为2天1次，而低轨卫星每天要绕地球至少10圈，通过多级分层三模冗余设计可知，只有累积的两次单粒子翻转效应发生在同一冗余层级之中才会发生最终的错误，若按照一定任务规划将某次单粒子翻转效应及时清除，则可以极大的提高可靠性。而根据卫星任务工作周期，在每轨任务空闲期对SRAM FPGA内部发生单粒子翻转的模块进行基于部分动态重配置的配置刷新，从而减少单粒子效应的积累，从而提高可靠性；具体的刷新次数和机制需要根据具体的可靠性要求、单粒子发生的概率及分层三模冗余模块的级数进行综合计算得得到；该模式避免了传统刷新模式由于需要进行恢复同步而导致的无法实现的问题；

用于实现对配置存储器模块的读写控制，将读写数据送给EDAC校验模块进行校验，或送入配置刷新及回读模块完成对主处理模块的配置刷新，实现高可靠的在轨升级设计，为在轨故障提供可修复手段，提供系统可靠性的存储器控制模块；

存储器控制模块，实现对模块(3)(配置存储器模块)的读写控制，完成相关文件的读写操作，实现高可靠的在轨升级设计，为在轨故障提供可修复手段，提供系统可靠性。该模块读取到的模块(3)配置存储器模块中数据可送给校验模块进行校验，也可以送入配置刷新及回读模块从而完成对主处理器模块的配置刷新。该模块可以在任务控制模块的控制下，完成对模块(3)的更新；

用于将配置刷新及回读模块从主处理模块读回的配置信息与配置存储器模块中的存储的配置信息(利用存储器控制模块完成对配置存储器模块的读取)进行校验比对，从而可以判断主处理模块相应的配置位是否发生单粒子翻转，比对结果将返回给配置刷新及回读模块的校验模块；

校验模块：将配置刷新及回读模块从主处理模块读回的配置信息与模块(3)—配置存储器模块中的存储的配置信息(利用存储器控制模块完成对模块(3)的读取)进行校验比对，从而可以判断主处理模块相应的配置位是否发生单粒子翻转，比对结果将返回给配置刷新及回读模块。

具体实施方式三：本实施方式对实施方式一作进一步说明，本实施方式所述主处理模块包括：

用于完成星务管理、任务控制、实现与主处理模块内部通信和控制的LEON3处理器IP核模块；

LEON3处理器IP核：在FPGA内部，利用其逻辑资源，实现3个LEON3处理器IP核，并进行三模冗余备份提高可靠性。单一LEON3处理器需要4000个LUT，在Virtex5 SX系列FPGA内部最多可以拥有149760个LUT，完全满足同时实现3个LEON3处理器的应用需求；

该LEON3处理器是基于SPARC V8软核处理器架构的，该架构本身即具有多层较强容错机制，提供高可靠的运算服务；3个处理器间采用MailBox模块进行通信，进行相关信息的同步，或检测点检查等功能；每个处理器均通过外部的ACTEL反熔丝FPGA访问外部经过EDAC(Error Detection And Correction(错误检测与纠正))之后的存储器，该存储器作为该处理器的数据及指令处理器。FPGA内部的LEON3处理器主要完成星务管理、任务控制等传统星载计算机的工作，同时实现与FPGA内部其他模块进行通信和控制；

采用具备容错机制的LEON3处理器，该处理器采用多层次的容错策略：奇偶校验、TMR寄存器、片上EDAC(检错和纠错)、流水线重启、强迫Cache不命中等。LEON3将时序(存储)单元的状态翻转作为数字容错的主要内容。同时LEON3还具备Cache的容错,处理器寄存器文件的错误保护,触发器的错误保护等诸多保护机制。同时在此基础上，本 方案采用对LEON3处理器本身在进行三模冗余设计，进一步提高可靠性；

用于多核LEON3处理器之间进行通信，保证LEON3处理器间的同步，为基于软件检查点的三模冗余监测提供数据通道的mailBox通信模块；

mailBox通信模块:在多核LEON3之间通过MailBox进行通信，保证处理器间的同步，并为基于软件检查点的三模冗余监测提供数据通道；

用于容错性能的多级三模冗余外设模块。

具体实施方式四：本实施方式对实施方式三作进一步说明，本实施方式所述多级三模冗余外设模块包括：

多级三模冗余外设模块:根据实际需求，FPGA内部可实现的多级三模冗余模块包括3类，

用于实现与外部载荷、热控、测控系统间数据交换的总线及IO控制模块；

用于处理载荷图像数据的加速处理模块；

用于实现卫星姿态控制，并利用FPGA的高并行性提高运算速度的轨道计算与姿态控制模块；

该部分将实现针对卫星控制的相应算法，并利用FPGA的高并行性提高运算速度；这些模块均采用多级三模冗余设计，提高容错性能，同时处理器的每一模分别与这些模块其中第一级模块的其中一模进行连接，并利用第一级表决器进行表决；

这三类模块均采用多级三模冗余结构进行设计，在设计上，AOCS处理模块为例进行介绍，将AOCS根据可靠性计算结果将其分为多级结构，每级三个模块，其中第一级三个模块输入为对应的三个SPARC处理器，其他级模块的输入为上一级表决器的输出结果；每个模块的输出结果均输出到本级的三个表决器中，利用表决判断正确的结果，输出到下一级；这样若某一级某个模块出现错误则可以在本级表决器进行纠正，若某表决器出现错误则可以在下一级表决器进行纠正，从而提高系统可靠性；

在主处理模块内部处理器(LEON3处理器)之外的模块，均采用多级分层三模冗余结构，这种结构相对于传统的门级三模可以大量节省资源，并便于监测，同时相对于模块整体三模的单表决器系统可靠性大幅提高，从而实现容错计算的目的；由于在轨过程中，出错机制主要为单粒子效应，而该效应在某一模块发生概率主要与该模块在芯片内部的所占大小有关，面积越大概率越高；而表决器由在SRAM FPGA内部，其同样有可能发生单粒子效应；采用多级分层三模冗余结构，经理论分析与公式推导，可以得出通过采用更多的层数，减小每个模块的面积，可以极大的提高可靠性；具体公式可参考北航的伊小素 发表的表决器对分层三模冗余系统可靠性影响分析。

Claims (1)

1.一种基于SRAM FPGA的多级容错加固卫星信息处理系统，其特征在于它包括：

用于主处理模块的数据存储和程序加载，通过单粒子效应免疫的校验及控制模块进行传输的存储器模块；

用于EDAC校验、主处理模块配置及回读、任务的配置刷新、远程升级和LEON3处理器软复位的单粒子效应免疫的校验及控制模块；

用于存储初始配置文件和远程升级配置文件的配置存储器模块；

用于存储处理器复位或刷新前的状态信息，与主处理模块相连，在主处理模块的控制下实现数据存取的状态存储Flash模块；

用于与主处理模块相连，在主处理模块内部的多级三模冗余模块的控制下实现与卫星上热控、测控、数传和载荷分系统的通信和控制的IO&BUS模块；

用于系统单粒子闩锁效应防护，并为存储器模块、单粒子效应免疫的校验及控制模块、配置存储器模块、状态存储Flash模块和IO&BUS模块供电的的抗闩锁电源模块；

用于数据处理和星务管理的主处理模块；

其中，所述EDAC为错误检测与纠正；

所述单粒子效应免疫的校验及控制模块包括：

用于对存储器的数据进行编码、解码校验和纠正，为主处理模块的LEON3处理器提供存储，确保程序正确执行的EDAC校验模块；

用于对主处理模块的静态配置、任务定时刷新配置、动态紧急刷新、判断主处理模块相应的配置位是否发生单粒子翻转的配置刷新及回读模块；

用于通过配置刷新和回读模块对主处理模块的定期刷新，对主处理模块的远程升级，对主处理器模块中LEON3处理器状态的回读，对主处理器模块中LEON3处理器完成复位的任务控制模块；

用于实现对配置存储器模块的读写控制，将读写数据送给EDAC校验模块进行校验，或送入配置刷新及回读模块完成对主处理模块的配置刷新，实现在轨升级设计，为在轨故障提供可修复手段的存储器控制模块；

用于将配置刷新及回读模块从主处理模块读回的配置信息与配置存储器模块中的存储的配置信息进行校验比对，从而可以判断主处理模块相应的配置位是否发生单粒子翻转，比对结果将返回给配置刷新及回读模块的校验模块；

所述主处理模块包括：

用于完成星务管理、任务控制、实现与主处理模块内部通信和控制的LEON3处理器IP核模块；

用于多核LEON3处理器之间进行通信，保证LEON3处理器间的同步，为基于软件检查点的三模冗余监测提供数据通道的mailBox通信模块；

用于容错性能的多级三模冗余外设模块；

所述多级三模冗余外设模块包括：

用于实现与外部载荷、热控、测控系统间数据交换的总线及IO控制模块；

用于处理载荷图像数据的加速处理模块；

用于实现卫星姿态控制，并利用FPGA的并行性的轨道计算与姿态控制模块。