CN104281742A - 一种sram型大规模fpga抗单粒子装置及方法 - Google Patents

Abstract

本发明提供了一种SRAM型大规模FPGA抗单粒子装置，包括反熔丝PROM模块、反熔丝FPGA模块以及SRAM型FPGA模块，反熔丝PROM模块向反熔丝FPGA模块发送配置数据，反熔丝FPGA模块接收配置数据后发送至SRAM型FPGA模块，回读和计算SRAM型FPGA模块的配置信息。同时还提供了该装置的工作方法。本发明采用反熔丝PROM模块和反熔丝FPGA模块监控刷新配置程序的方案，对于SRAM型FPGA模块内部不能通过反熔丝FPGA回读校验的某些重要状态信息仍采用TMR技术，进一步提高设备的可靠性；TMR和反熔丝FPGA监控相结合的技术，减少软件刷新重配的次数，有效地解决单粒子事件累积效应。

Description

一种SRAM型大规模FPGA抗单粒子装置及方法

技术领域

本发明涉及航天飞行器设计技术领域，具体为一种SRAM型大规模FPGA抗单粒子装置及方法。

背景技术

单粒子效应是空间的高能带电粒子在穿过微电子器件的灵敏结时，沉积能量，产生足够数量的电荷，这些电荷被器件电极收集后，造成器件逻辑状态的非正常改变或器件损坏。

对于中低轨的太阳同步轨道卫星，每一轨都要经过南北极，大部分轨道都经过南大西洋辐射异常带，比较容易受空间异常辐射带单粒子的影响。在空间环境较恶劣的情况下，常规手段的抗辐射措施已不能有效解决空间环境对星载SRAM型FPGA的影响。

为保证系统在复杂空间环境中当局部出现故障时屏蔽和容忍错误，把错误造成的损失降到最低，在硬件上比较常用的可靠性措施包括选用抗干扰等级高的元器件、屏蔽设计和冗余设计等，但是这些措施都无法绝对预防故障的发生，为了满足卫星可靠性的要求，软件上也需采取相应的可靠性措施，尽量降低如空间单粒子事件等故障等造成的危害，使故障能及时检测、隔离或自主恢复。

随着对空间单粒子认识的加深，航天器星载设备的设计越来越重视抗单粒子设计，除了常规手段外，必须采取更主动有效的方式解决空间单粒子的影响，以确保飞行任务的正常和可靠。

目前没有发现同本发明类似技术的说明或报道，也尚未收集到国内外类似的资料。

发明内容

本发明针对现有技术中存在的上述不足，提供了一种SRAM型大规模FPGA抗单粒子装置及方法，以解决空间单粒子故障造成的危害。

本发明是通过以下技术方案实现的。

根据本发明的一个方面，提供了一种SRAM型大规模FPGA抗单粒子装置，包括依次连接的反熔丝PROM模块、反熔丝FPGA模块以及SRAM型FPGA模块，所述反熔丝PROM模块与反熔丝FPGA模块交互信号连接，并向反熔丝FPGA模块发送配置数据，所述反熔丝FPGA模块接收配置数据后发送至SRAM型FPGA模块，并回读和计算SRAM型FPGA模块的配置信息。

优选地，所述SRAM型FPGA模块设有配置寄存器，所述反熔丝FPGA模块设有与配置寄存器相连接的Select Map(并行)接口，所述Select Map接口用于回读配置寄存器中SRAM型FPGA模块的配置信息。

优选地，所述反熔丝FPGA模块包括如下模块：

-控制模块，用于控制反熔丝FPGA模块的配置加载流程和回读流程，并进行单粒子事件判断。

优选地，所述反熔丝FPGA模块还包括如下模块：

-本地时钟管理模块，用于产生配置加载和配置回读的时钟。

优选地，所述反熔丝FPGA模块包括如下六种工作状态：

-配置；

-第一次回读；

-空闲；

-回读；

-等待；

-停止。

根据本发明的另一个方面，提供了一种SRAM型大规模FPGA抗单粒子装置的工作方法，包括如下步骤：

步骤1，反熔丝FPGA模块启动配置加载流程，读取反熔丝PROM模块中的配置程序，并发送至SRAM型FPGA模块的配置寄存器；

步骤2，反熔丝FPGA模块启动回读流程，回读SRAM型FPGA模块的配置寄存器中的配置数据，并计算校验，同时，将第一次成功回读计算的校验值作为后续回读对比的标准值；

步骤3，反熔丝FPGA模块连续回读配置寄存器中的配置数据，并计算校验值与标准值进行比较，判断单粒子事件发生情况；

步骤4，当单粒子事件发生时，反熔丝FPGA模块刷新SRAM型FPGA模块的配置寄存器，并重复执行步骤1至步骤4。

优选地，所述步骤3中，反熔丝FPGA模块通过本地时钟管理模块，定时回读配置寄存器中数据。

优选地，所述定时时间间隔为1s。

优选地，所述步骤3中，单粒子事件发生判断条件为：连续三次回读计算校验值与标准值不一致，则判断发生了单粒子事件。

优选地，所述步骤4中，还包括如下步骤：

对刷新条件进行优化，增加判别锁定指示条件：

-当锁定指示为错误发生在配置寄存器的非重要区域，即属于任务正常情况，则关闭触发配置条件，不对配置寄存器进行刷新；

-当锁定指示为错误发生在配置寄存器的重要区域，即属于任务异常情况，则触发配置条件，对配置寄存器进行刷新。

优选地，所述SRAM型FPGA模块的配置寄存器中的重要区域数据采用TMR(Triple Modular Redundancy，三重模件冗余)技术进行设计。

本发明提供的一种SRAM型大规模FPGA抗单粒子装置及方法，在传统TMR或周期性重配置等相对单一的传统技术基础上，提出了增加反熔丝FPGA定时回读配置程序进行校验比对的方法，专门用于提高航天飞行器中使用的SRAM型大规模FPGA抗单粒子能力，进而提高设备的可靠性。经过某卫星型号中继终端在轨飞行试验多次验证，本发明明显改善了单粒子事件对SRAM型Xilinx FPGA的影响，有效保证了在轨飞行任务的顺利完成。

与现有技术相比，本发明具有如下优点和积极效果：

1)本发明提出了采用反熔丝PROM模块和反熔丝FPGA模块监控刷新配置程序的方案，另外对于SRAM型FPGA模块内部不能通过反熔丝FPGA回读校验的某些重要状态信息仍采用TMR技术，进一步提高设备的可靠性；

2)本发明采用TMR和增加高可靠反熔丝FPGA监控相结合的技术，一方面可以减少软件刷新重配的次数，另一方面可以有效地解决单粒子事件累积效应；

3)本发明在某型号卫星中继终端上飞行验证，在轨工作正常，有效地解决了太阳同步轨道卫星单粒子事件，保证了与中继卫星通信的可靠性；

4)本发明对其它空间环境较为恶劣的航天器星载设备研制也具有重要意义；

5)本发明的应用可以推广至其它卫星型号、载人飞船等，能够缩短研制时间、降低设计与试验成本、提高航天飞行器研制效率。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明装置组成框图；

图2为本发明优选实施案例组成框图；

图3为本发明反熔丝FPGA模块监控流程图；

图4为本发明的SRAM型FPGA模块内部数据TMR实现图。

具体实施方式

下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

请同时参阅图1至图4。

本实施例提供了一种SRAM型大规模FPGA抗单粒子装置，包括依次连接的反熔丝PROM模块、反熔丝FPGA模块以及SRAM型FPGA模块，所述反熔丝PROM模块与反熔丝FPGA模块交互信号连接，并向反熔丝FPGA模块发送配置数据，所述反熔丝FPGA模块接收配置数据后发送至SRAM型FPGA模块，并回读和计算SRAM型FPGA模块的配置信息。

进一步地，所述SRAM型FPGA模块设有配置寄存器，所述反熔丝FPGA模块设有与配置寄存器相连接的Select Map(并行)接口，所述Select Map接口用于回读配置寄存器中SRAM型FPGA模块的配置信息。

进一步地，所述反熔丝FPGA模块包括如下模块：

-控制模块，用于控制反熔丝FPGA模块的配置加载流程和回读流程，并进行单粒子事件判断。

进一步地，所述反熔丝FPGA模块还包括如下模块：

-本地时钟管理模块，用于产生配置加载和配置回读的时钟。

进一步地，所述反熔丝FPGA模块包括如下六种工作状态：

-配置；

-第一次回读；

-空闲；

-回读；

-等待；

-停止。

本实施例提供的SRAM型大规模FPGA抗单粒子装置，其工作方法，包括如下步骤：

步骤1，反熔丝FPGA模块启动配置加载流程，读取反熔丝PROM模块中的配置程序，并发送至SRAM型FPGA模块的配置寄存器；

步骤2，反熔丝FPGA模块启动回读流程，回读SRAM型FPGA模块的配置寄存器中的配置数据，并计算校验，同时，将第一次成功回读计算的校验值作为后续回读对比的标准值；

步骤3，反熔丝FPGA模块连续回读配置寄存器中的配置数据，并计算校验值与标准值进行比较，判断单粒子事件发生情况；

步骤4，当单粒子事件发生时，反熔丝FPGA模块刷新SRAM型FPGA模块的配置寄存器，并重复执行步骤1至步骤4。

进一步地，所述步骤3中，反熔丝FPGA模块通过本地时钟管理模块，定时回读配置寄存器中数据。

进一步地，所述定时时间间隔为1s。

进一步地，所述步骤3中，单粒子事件发生判断条件为：连续三次回读计算校验值与标准值不一致，则判断发生了单粒子事件。

进一步地，所述步骤4中，还包括如下步骤：

对刷新条件进行优化，增加判别锁定指示条件：

-当锁定指示为错误发生在配置寄存器的非重要区域，即属于任务正常情况，则关闭触发配置条件，不对配置寄存器进行刷新；

-当锁定指示为错误发生在配置寄存器的重要区域，即属于任务异常情况，则触发配置条件，对配置寄存器进行刷新。

进一步地，所述SRAM型FPGA模块的配置寄存器中的重要区域数据采用TMR(Triple Modular Redundancy，三重模件冗余)技术进行设计。

在本实施例中：增加反熔丝FPGA模块读取反熔丝PROM中的配置程序；定时回读SRAM型FPGA模块的配置存储区数据，并计算校验和，判断发生单粒子事件时刷新修复；对SRAM型FPGA模块内部的重要区域数据进行TMR设计。

下面结合附图对本实施例在卫星中继终端上的具体案例进行详细描述。

如图2所示，在本案例中，反熔丝FPGA模块采用Actel反熔丝FPGA(监控FPGA)，SRAM型FPGA模块采用Xi linx FPFA(功能FPGA)，反熔丝PROM模块用于存储Xi linxFPFA配置程序。

工作时，反熔丝FPGA模块通过Select Map接口回读Xi linx FPGA的配置寄存器，并将第一次成功回读计算的校验值作为以后回读对比的标准值。工作期间，每隔1s触发定时器进行一次回读，并与标准值比较，若连续三次回读计算校验值与标准值不一致，则判断发生了单粒子事件，触发刷新修复。监控FPGA设计了六种工作状态：配置，第一次回读，空闲，回读，等待，停止，其实现流程如图3所示。

Xi linx FPGA的有些状态信息不能通过反熔丝FPGA回读校验，如BRAM，SRLl6和在CLB中存在的分布式SRAM，因此在增加回读校验功能的同时，还需要对Xi linxFPGA重要区域(程序关键模块)进行三模冗余设计进一步提高设备抗单粒子效应。如附图4所示。

增加反熔丝FPGA模块，按帧格式要求定时回读配置区数据，并计算每一帧回读数据的校验和，如发现配置程序代码异常，则触发相应电路刷新SRAM型FPGA模块内部配置区数据。

SRAM型FPGA模块内部关键模块采用TMR技术，外围增加监控反熔丝FPGA定时回读配置程序。

本地时钟管理，产生配置加载和配置回读的时钟，回读SRAM型FPGA的配置存储区将回读数据计算累加校验和，若连续三次回读计算校验值与第一次回读校验值不一致，则判断发生了单粒子事件，进行刷新修复。

完成控制模块功能，控制加载流程和回读流程，并进行单粒子事件判断，判断发生错误后再刷新SRAM型FPGA的配置存储区。需要考虑的是，会出现某些情况，虽然发生了单粒子事件，但被打翻的是不重要的区域，不影响正常任务的继续进行，此时，若判断发生错误并刷新SRAM型FPGA的存储区反而会影响正常任务。因此，为防止任务正常时不必要的刷新，需要对刷新条件进行优化，即增加判别锁定指示条件，如果锁定指示为正常锁定，则关闭触发配置条件，不对程序进行刷新。通过优化，能达到在不影响正常任务的前提下，及时发现并有效解决单粒子事件对星载SRAM型FPGA模块的影响。

本案例已经过在轨飞行试验验证，有效地解决了单粒子事件，保证了通信任务的可靠进行。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (10)

1.一种SRAM型大规模FPGA抗单粒子装置，其特征在于，包括依次连接的反熔丝PROM模块、反熔丝FPGA模块以及SRAM型FPGA模块，所述反熔丝PROM模块与反熔丝FPGA模块交互信号连接，并向反熔丝FPGA模块发送配置数据，所述反熔丝FPGA模块接收配置数据后发送至SRAM型FPGA模块，并回读和计算SRAM型FPGA模块的配置信息。

2.根据权利要求1所述的SRAM型大规模FPGA抗单粒子装置，其特征在于，所述SRAM型FPGA模块设有配置寄存器，所述反熔丝FPGA模块设有与配置寄存器相连接的Select Map接口，所述Select Map接口用于回读配置寄存器中SRAM型FPGA模块的配置信息。

3.根据权利要求1所述的SRAM型大规模FPGA抗单粒子装置，其特征在于，所述反熔丝FPGA模块包括如下模块：

-控制模块，用于控制反熔丝FPGA模块的配置加载流程和回读流程，并进行单粒子事件判断。

4.根据权利要求3所述的SRAM型大规模FPGA抗单粒子装置，其特征在于，所述反熔丝FPGA模块还包括如下模块：

-本地时钟管理模块，用于产生配置加载和配置回读的时钟。

5.根据权利要求1、3或4所述的SRAM型大规模FPGA抗单粒子装置，其特征在于，所述反熔丝FPGA模块包括如下六种工作状态：

-配置；

-第一次回读；

-空闲；

-回读；

-等待；

-停止。

6.一种SRAM型大规模FPGA抗单粒子装置的工作方法，其特征在于，包括如下步骤：

步骤1，反熔丝FPGA模块启动配置加载流程，读取反熔丝PROM模块中的配置程序，并发送至SRAM型FPGA模块的配置寄存器；

步骤2，反熔丝FPGA模块启动回读流程，回读SRAM型FPGA模块的配置寄存器中的配置数据，并计算校验，同时，将第一次成功回读计算的校验值作为后续回读对比的标准值；

步骤3，反熔丝FPGA模块连续回读配置寄存器中的配置数据，并计算校验值与标准值进行比较，判断单粒子事件发生情况；

步骤4，当单粒子事件发生时，反熔丝FPGA模块刷新SRAM型FPGA模块的配置寄存器，并重复执行步骤1至步骤4。

7.根据权利要求6所述的SRAM型大规模FPGA抗单粒子装置的工作方法，其特征在于，所述步骤3中，反熔丝FPGA模块通过本地时钟管理模块，定时回读配置寄存器中数据。

8.根据权利要求6所述的SRAM型大规模FPGA抗单粒子装置的工作方法，其特征在于，所述步骤3中，单粒子事件发生判断条件为：连续三次回读计算校验值与标准值不一致，则判断发生了单粒子事件。

9.根据权利要求6所述的SRAM型大规模FPGA抗单粒子装置的工作方法，其特征在于，所述步骤4中，还包括如下步骤：

对刷新条件进行优化，增加判别锁定指示条件：

-当锁定指示为错误发生在配置寄存器的非重要区域，即属于任务正常情况，则关闭触发配置条件，不对配置寄存器进行刷新；

-当锁定指示为错误发生在配置寄存器的重要区域，即属于任务异常情况，则触发配置条件，对配置寄存器进行刷新。

10.根据权利要求9所述的SRAM型大规模FPGA抗单粒子装置的工作方法，其特征在于，所述SRAM型FPGA模块的配置寄存器中的重要区域数据采用TMR技术进行设计。