CN108631772B - 一种三模冗余电路结构 - Google Patents

一种三模冗余电路结构 Download PDF

Info

Publication number
CN108631772B
CN108631772B CN201810446851.7A CN201810446851A CN108631772B CN 108631772 B CN108631772 B CN 108631772B CN 201810446851 A CN201810446851 A CN 201810446851A CN 108631772 B CN108631772 B CN 108631772B
Authority
CN
China
Prior art keywords
functional module
gate
output
signal
respectively connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810446851.7A
Other languages
English (en)
Other versions
CN108631772A (zh
Inventor
余超
张宇飞
董业民
单毅
常永伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
University of Chinese Academy of Sciences
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
University of Chinese Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, University of Chinese Academy of Sciences filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201810446851.7A priority Critical patent/CN108631772B/zh
Publication of CN108631772A publication Critical patent/CN108631772A/zh
Application granted granted Critical
Publication of CN108631772B publication Critical patent/CN108631772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种三模冗余电路结构，其包括：第一功能模块、第二功能模块、第三功能模块和表决电路，还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。本发明不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。

Description

一种三模冗余电路结构
技术领域
本发明涉及一种集成电路，尤其涉及一种三模冗余电路结构。
背景技术
随着超大规模集成电路与航天科技的不断发展，人类对太空领域的研究越来越多，对于航天器的要求也越来越高，其中，航天器中电子器件的可靠性是航天器的一个重要指标，同时也逐渐成为了制约航天发展的主要瓶颈。单粒子效应(single event effect，SEE)是导致航天器中电子器件失效的主要原因之一。SEE主要是宇宙中的高能粒子如重核粒子、α粒子入射器件时，其轨迹上沉积的电荷被敏感节点收集所引起的时序逻辑单元以及存储器的信号翻转和CMOS器件的闩锁效应。
例如，基于SRAM的现场可编程门阵列(Field Programmable Gate Array，FPGA)对于带电粒子的辐射特别敏感，尤其是近年来高密度集成芯片的出现，电路容量增大、操作电压降低使得它们在辐射环境下的可靠性降低，其中，软故障是主要的故障，它是由粒子和PN结相互作用引起的一种暂态故障，软故障对在基于SRAM的FPGA或ASIC(ApplicationSpecific Integrated Circuit)具有特别严重的影响。
由此可见，虽然由于CMOS电路具有速度快，功耗低等优点，CMOS集成电路的发展成为当今的主流，然而实验证明：未经辐射加固的CMOS电路，其抗辐射能力较低，远远不能满足航天及国防领域对电路抗辐射能力的要求，特别是随着半导体器件的集成度不断提高，特征尺寸及工作电压不断降低，对电路的抗辐照加固设计提出了更高的要求。
传统的抗辐照设计多集中在工艺库和版图的加固上，但是要完全的抑制单粒子故障的产生是不现实的。为此，现有技术中提出了一种三模冗余(Triple ModularRedundancy，TMR)技术，该TMR技术具体是指：三个模块同时执行相同的操作，以多数相同的输出作为表决系统的正确输出，通常称为三取二；三个模块中只要不同时出现两个相同的错误，就能掩蔽掉故障模块的错误，保证系统正确的输出；由于三个模块是互相独立的，两个模块同时出现错误是极小概率事件，故可以大大提高系统的可靠性。由于TMR技术简单性以及高可靠性，因此成为了一个被广泛使用的针对于FPGA或ASIC的单粒子翻转(Single-Event Upset，SEU)的容错技术。
如图1所示，现有的TMR结构包括：三个待加固的功能模块A、B、C(在此，以标准的D触发器(D-flip flop，DFF)为例)，以及表决电路1，其中，通过表决电路1对三个D触发器A、B、C的输出信号进行3选2表决，由此减小了DFF数据传输出现软错误的概率，对于一位信号翻转可以通过该3选2的表决电路1过滤。如图2所示，上述表决电路1为由三个与门2和两个或门3组成的逻辑电路，其输出信号Q的值等于输入信号QA、QB和QC中的多数(例如，QA＝1，QB＝1，QC＝0，那么Q＝1)。由此可见，TMR结构利用空间的冗余提高了输出信号的可靠性。
然而，上述现有的TMR结构存在以下不足：如果功能模块本身就可以在某阈值单粒子辐射下正常工作而不会发生翻转，那么就不需要使用TMR设计，而若在该情况下使用传统的TMR结构就会造成过度设计，浪费了电路的功耗和面积。因此，为了验证三模冗余设计是否有必要，往往就需要进行三模冗余和非三模冗余两个版本的电路设计，对比它们的输出结果，这就造成了电路测试成本的浪费。
发明内容
为了解决上述现有技术存在的问题，本发明旨在提供一种三模冗余电路结构，以在实现现有TMR结构功能的基础上，节约检验三模冗余是否属于过度设计的成本。
本发明所述的一种三模冗余电路结构，其包括：结构相同的第一功能模块、第二功能模块和第三功能模块，以及同时与所述第一功能模块、第二功能模块和第三功能模块的输出端连接的表决电路，所述结构还包括：
第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；
第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及
或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。
在上述的三模冗余电路结构中，所述表决电路包括：
第一与门，其两个输入端分别与所述第一功能模块和第二功能模块的输出端连接；
第二与门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接；
第三与门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接；
第一或门，其个输入端分别与所述第一与门和第二与门的输出端连接；以及
第二或门，其两个输入端分别与所述第一或门和所述第三与门的输出端连接，其输出端提供表决信号。
在上述的三模冗余电路结构中，所述第一功能模块、第二功能模块和第三功能模块均为D触发器。
由于采用了上述的技术解决方案，本发明通过在现有的TMR结构的基础上，新增第一、第二异或门以及或非门，从而不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。
附图说明
图1是现有的TMR结构的示意图；
图2是现有的TMR结构中表决电路的结构示意图；
图3是本发明一种三模冗余电路结构的示意图。
具体实施方式
下面结合附图，给出本发明的较佳实施例，并予以详细描述。
如图3所示，本发明，即一种三模冗余电路结构，包括：第一功能模块A、第二功能模块B、第三功能模块C、表决电路1、第一异或门X、第二异或门Y和或非门Z，其中：
第一功能模块A、第二功能模块B和第三功能模块C的结构相同，可以是电路模块或者是芯片等；在本实施例中，第一功能模块A、第二功能模块B和第三功能模块C均为标准的D触发器，这三个D触发器的D端同时接收输入信号D、它们的CLK端同时接收时钟信号CLK，它们的Q端分别提供输出信号QA、QB和QC，当时钟信号CLK的上升沿到来时，Q端的输出值等于D端的输入值，即输出信号QA、QB和QC的值与输入信号D的值相同；
表决电路1的三个输入端分别与第一功能模块A、第二功能模块B和第三功能模块C的输出端连接，即，表决电路1同时接收输出信号QA、QB和QC；在本实施例中，表决电路1为3选2表决电路，其结构如图2所示，包括：三个与门2和两个或门3，其中，第一个与门2的两个输入端分别与第一功能模块A和第二功能模块B的输出端连接，第二个与门2的两个输入端分别与第一功能模块A和第三功能模块C的输出端连接，第三个与门2的两个输入端分别与第二功能模块B和第三功能模块C的输出端连接，第一个或门3的两个输入端分别与第一个和第二个与门2的输出端连接，第二个或门3的两个输入端分别与第一个或门3和第三个与门2的输出端连接，该第二个或门3的输出端即为表决电路1的输出端，提供表决信号Q；
第一异或门X的两个输入端分别与第一功能模块A和第三功能模块C的输出端连接，其输出端提供第一输出信号S0；
第二异或门Y的两个输入端分别与第二功能模块B和第三功能模块C的输出端连接，其输出端提供第二输出信号S1；
或非门Z的两个输入端分别与第一异或门X和第二异或门Y的输出端连接，其输出端提供复位信号Reset。
本发明的工作原理如下：
第一异或门X和第二异或门Y的输入信号和输出信号对应关系可如表1所示：
表1
Figure BDA0001657429180000051
从表1中可以看出，当异或门的两个输入信号的值相同时，输出信号的值为0，否则，输出信号的值为1。
或非门Z的输入和输出对应关系可如表2所示：
表2
Figure BDA0001657429180000052
从表2中可以看出，只要或非门的两个输入信号的值中包含1，输出信号的值就为0，否则，输出信号的值为1。
在做芯片抗单粒子强度的实验时，如果至少两个功能模块不发生信号翻转，则表决信号Q与输入信号D的值相同，此时需要进一步观察第一输出信号S0和第二输出信号S1的值：
当第一输出信号S0和第二输出信号S1的值均为0时，说明第一功能模块A、第二功能模块B和第三功能模块C的输出信号QA、QB和QC的值均等于输入信号D的值，即可确定三个功能模块A、B、C均未发生信号翻转；
当第一输出信号S0的值为1，第二输出信号S1的值为0时，假设输入信号D为0时，说明当时钟信号CLK上升沿到来后，输出信号QA的值变为1，而输出信号QB和QC的值均为0(若输入信号D为1，则输出信号QA的值变为0，而输出信号QB和QC的值均为1)，即可确定第一功能模块A发生信号翻转，而第二、第三功能模块B、C均未发生信号翻转；
当第一输出信号S0的值为0，第二输出信号S1的值为1时，通过上述类似的分析可得，第二功能模块B发生信号翻转，而第一、第三功能模块A、C均未发生信号翻转；
当第一输出信号S0的值为1，第二输出信号S1的值也为1时，通过上述类似的分析可得，第三功能模块C发生翻转，而第一、第二功能模块A、B均未发生信号翻转。
由此可见，当第一功能模块A、第二功能模块B和第三功能模块C中有任意一个功能模块发生信号翻转时，第一输出信号S0和第二输出信号S1中至少有一个值为1，那么或非门Z的输出就为0，即复位信号Reset的值为0，由此即可在三个功能模块中任一功能模块发生信号翻转后由复位信号Reset对系统进行复位处理，同时由外部记录为一次信号翻转。
表3示出了本发明中上述第一输出信号S0、第二输出信号S1以及功能模块状态的对应关系：
表3
Figure BDA0001657429180000061
从表3可以看出，在本发明中，可由逻辑分析仪检测第一输出信号S0、第二输出信号S1的值，以确定在辐射实验过程中是否有功能模块发生信号翻转，若有，则可进一步定位发生信号翻转的功能模块，否则，则表示在该单粒子辐照强度下不需要TMR设计。由此可见，本发明不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (3)

1.一种用于准确定位发生信号翻转的功能模块的三模冗余电路结构，其包括：结构相同的第一功能模块、第二功能模块和第三功能模块，以及同时与所述第一功能模块、第二功能模块和第三功能模块的输出端连接的表决电路，其特征在于，所述结构还包括：
第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；
第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；
或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号；以及
逻辑分析仪，其检测第一输出信号、第二输出信号的值，以确定是否有功能模块发生信号翻转；
当第一输出信号和第二输出信号的值均为0时，三个功能模块均未发生信号翻转；
当第一输出信号的值为1，第二输出信号的值为0时，第一功能模块发生信号翻转，而第二、第三功能模块均未发生信号翻转；
当第一输出信号的值为0，第二输出信号的值为1时，第二功能模块发生信号翻转，而第一、第三功能模块均未发生信号翻转；
当第一输出信号的值为1，第二输出信号的值也为1时，第三功能模块发生翻转，而第一、第二功能模块均未发生信号翻转。
2.根据权利要求1所述的三模冗余电路结构，其特征在于，所述表决电路包括：
第一与门，其两个输入端分别与所述第一功能模块和第二功能模块的输出端连接；
第二与门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接；
第三与门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接；
第一或门，其个输入端分别与所述第一与门和第二与门的输出端连接；以及
第二或门，其两个输入端分别与所述第一或门和所述第三与门的输出端连接，其输出端提供表决信号。
3.根据权利要求1或2所述的三模冗余电路结构，其特征在于，所述第一功能模块、第二功能模块和第三功能模块均为D触发器。
CN201810446851.7A 2018-05-11 2018-05-11 一种三模冗余电路结构 Active CN108631772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810446851.7A CN108631772B (zh) 2018-05-11 2018-05-11 一种三模冗余电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810446851.7A CN108631772B (zh) 2018-05-11 2018-05-11 一种三模冗余电路结构

Publications (2)

Publication Number Publication Date
CN108631772A CN108631772A (zh) 2018-10-09
CN108631772B true CN108631772B (zh) 2020-09-04

Family

ID=63692805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810446851.7A Active CN108631772B (zh) 2018-05-11 2018-05-11 一种三模冗余电路结构

Country Status (1)

Country Link
CN (1) CN108631772B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111525919B (zh) * 2020-05-27 2023-09-26 上海微阱电子科技有限公司 带反馈校正的冗余结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624654B1 (en) * 2002-05-16 2003-09-23 Xilinx, Inc. Methods for implementing circuits in programmable logic devices to minimize the effects of single event upsets
CN102541698A (zh) * 2011-12-22 2012-07-04 南京航空航天大学 一种基于fpga的自重构d/tmr系统及其容错设计方法
CN102820879A (zh) * 2012-08-17 2012-12-12 中国电子科技集团公司第五十八研究所 抗辐照的三模冗余电路结构
CN103680639B (zh) * 2013-11-29 2016-08-24 西安空间无线电技术研究所 一种随机存储器的周期性自检错恢复方法
CN104242956B (zh) * 2014-09-01 2017-07-07 复旦大学 基于随机计算的高性能低复杂度ldpc译码器

Also Published As

Publication number Publication date
CN108631772A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
US8054099B2 (en) Method and apparatus for reducing radiation and cross-talk induced data errors
Mitra et al. Robust system design to overcome CMOS reliability challenges
CN104901676A (zh) 一种抗单粒子多节点翻转的锁存器
CN103971732A (zh) 监控fpga的单粒子翻转效应并纠正重加载的方法及系统
CN103326711B (zh) 基于三模冗余和dice的抗辐射加固锁存器
Li et al. Design and characterization of SEU hardened circuits for SRAM-based FPGA
CN104270141A (zh) 抗单粒子翻转和单粒子瞬态脉冲的锁存器
Liang et al. Design of a radiation hardened latch for low-power circuits
Lin et al. Soft-error hardening designs of nanoscale CMOS latches
She et al. Reducing critical configuration bits via partial TMR for SEU mitigation in FPGAs
Devarapalli et al. SEU-hardened dual data rate flip-flop using C-elements
CN110572146B (zh) 一种容忍任意三节点翻转并过滤瞬态脉冲的锁存器
She et al. Notice of Violation of IEEE Publication Principles: Selective Triple Modular Redundancy for Single Event Upset (SEU) Mitigation
CN108631772B (zh) 一种三模冗余电路结构
US20120159269A1 (en) Measurement Device and Measurement Method
Nagpal et al. A delay-efficient radiation-hard digital design approach using CWSP elements
Tambara et al. Measuring failure probability of coarse and fine grain TMR schemes in SRAM-based FPGAs under neutron-induced effects
CN110518904B (zh) 一种n-1级故障过滤表决器
Lima et al. Reducing pin and area overhead in fault-tolerant FPGA-based designs
Zhang et al. Real-time redundant scrubbing (RRS) system for radiation protection on SRAM-based FPGA
Mukherjee et al. Fault tolerant architecture design using quad‐gate‐transistor redundancy
CN111181545B (zh) 一种流水结构的软错误自检电路
Ahmad et al. Fault-tolerant reconfigurable 32-bit alu for space applications
Koser et al. A long duration transient resilient pipeline scheme
Jiang et al. A Radiation-hardened Bus Controller Chip for ARINC 659

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant