KR100190084B1

KR100190084B1 - 반도체 장치의 특정 모드 신호 발생 회로

Info

Publication number: KR100190084B1
Application number: KR1019960034524A
Authority: KR
Inventors: 강상석; 김점규; 박찬석; 배명호
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-08-20
Filing date: 1996-08-20
Publication date: 1999-06-01
Also published as: KR19980015268A

Abstract

본 발명은 반도체 장치의 특정 모드 신호 발생 장치에 관해 제시한다. 본 발명은 반도체 장치에 있어서, 특정 모드 신호가 입력되는 더미 패드와, 외부 장치와 연결되는 제1입출력핀 및 제2입출력핀과, 상기 더미 패드와 제1입출력핀 사이에 연결된 제1스위칭 수단 및 제2스위칭 수단과, 상기 제2스위칭 수단에 연결된 저항 수단과, 상기 제2스위칭 수단과 저항 수단의 연결부에 연결되어 제2스위칭 수단의 출력 신호를 그대로 통과시키는 드라이버와, 상기 더미 패드와 제2입출력핀 사이에 연결된 제3스위칭 수단 및 제4스위칭 수단과, 상기 제4스위칭 수단에 연결된 다른 저항 수단 및 상기 제4스위칭 수단과 다른 저항 수단의 연결부에 연결되어 상기 제4스위칭 수단의 출력 신호를 그대로 통과시키는 다른 드라이버를 구비함으로써 하나의 더미 패드와 다수개의 입출력핀들을 이용하여 특정 모드 수행용 클럭 신호를 다수개 발생시킬 수 있어서 반도체 장치의 집적도가 증가된다.

Description

반도체 장치의 특정 모드 신호 발생 회로

본 발명은 특정 모드 신호 발생 회로에 관한 것으로서, 특히 반도체 장치에 이용되는 특정 모드 신호 발생 회로에 관한 것이다.

반도체 메모리 장치의 메모리 셀들 중 리던던시 셀(Redundancy Cell)을 테스트 또는 웨이퍼 레벨에서 번인 스트레스(Burn-In Stress) 테스트를 실시하기 위해서는 정상적인 테스트 모드에서는 사용하지 않는 특정 모드를 사용한다. 특정 모드에서는 특정 모드 신호를 발생하여 반도체 장치의 특정한 기능을 테스트하기 때문에 반도체 장치 상의 많은 패드를 필요로 하지 않는다. 때문에 특정 모드 테스트시에는 더미(Dummy) 패드를 이용하여 특정 모드 기능을 수행한다.

도 1은 종래의 반도체 장치의 특정 모드 신호 발생 회로도이다. 도 1에 도시된 회로의 구조는 반도체 장치(11)에서 외부 신호들이 입력되는 제1 더미 패드(13)와 제2 더미 패드(15), 상기 제1 더미 패드(13)에 드레인이 연결되고 게이트는 전원 전압인 Vdd에 연결되며 소오스는 접지된 제1 NMOS트랜지스터(17)와, 상기 제1 NMOS트랜지스터(17)의 드레인에 접속된 두 개의 직렬 연결된 인버터들(19,21)과, 상기 제2 더미 패드(15)에 드레인이 연결되고 게이트는 Vdd에 연결되며 소오스는 접지된 제2 NMOS트랜지스터(23)와, 상기 제2 NMOS트랜지스터(23)의 드레인에 접속된 두 개의 직렬 연결된 인버터들(25,27)로 구성되어있다.

상기 제1 NMOS트랜지스터(17)와 제2 NMOS트랜지스터(23)는 게이트가 Vdd에 연결되어 있으므로 항상 도통 상태이다. 그러나 도통 저항은 매우 크다.

도 1에 도시된 회로의 동작을 설명하기로 한다. 특정 모드시에는 제1 더미 패드(13)와 제2 더미 패드(에 각각 다른 주파수의 클럭이(15) 인가된다. 제1 더미 패드(13)에 논리 하이 레벨(Logic High Level)의 클럭이 인가되면 제1 NMOS트랜지스터(17)에 전압이 발생한다. 제1 NMOS트랜지스터(17)에 인가된 전압에 의해 제1 NMOS트랜지스터(17)의 드레인에 연결된 인버터들을 통해서 논리 하이 레벨의 전압이 출력된다. 제2 더미 패드(15)에 논리 하이 레벨의 클럭이 인가되면 상기 제1 더미 패드(13)에 연결된 회로와 동일한 동작을 수행하여 논리 하이 레벨의 신호가 출력된다.

정상적인 테스트 모드일 때는 제1 더미 패드(13)와 제2 더미 패드(15)에 신호가 인가되지 않는다. 그러면 제1 NMOS트랜지스터(17)와 제2 NMOS트랜지스터(23)는 도통 상태이므로 각 더미 패드(13,15)에 각각 연결된 두 개의 인버터들(19,21,25,27) 중 맨 후단의 인버터들(21,27)의 출력은 모두 논리 로우 레벨(Logic Low Level)이 된다.

상술한 종래 기술에 따르면, 특정 모드를 수행하기 위한 클럭 신호의 수가 증가하면 더미 패드 수도 클럭 수와 동일하게 증가하게 되어 반도체 장치의 집적도를 저하시키게 된다.

본 발명이 이루고자 하는 기술적 과제는 하나의 더미 패드와 다수개의 입출력핀들을 이용하여 특정 모드 수행용 클럭 신호를 다수개 발생시킬 수 있는 반도체 장치의 특정 모드 신호 발생 회로를 제공하는데 있다.

도 1은 종래의 반도체 장치의 특정 모드 신호 발생 회로도.

도 2는 본 발명의 제1실시예에 따른 반도체 장치의 특정 모드 신호 발생 회로도.

도 3은 본 발명의 제2실시예에 따른 반도체 장치의 특정 모드 신호 발생 회로도.

상기 과제를 이루기 위하여 본 발명은, 반도체 장치에 있어서, 특정 모드 신호가 입력되는 더미 패드와, 외부 장치와 연결되는 제1입출력핀 및 제2입출력핀과, 상기 더미 패드와 제1입출력핀 사이에 연결된 제1스위칭 수단 및 제2스위칭 수단과, 상기 제2스위칭 수단에 연결된 저항 수단과, 상기 제2스위칭 수단과 저항 수단의 연결부에 연결되어 제2스위칭 수단의 출력 신호를 그대로 통과시키는 드라이버와, 상기 더미 패드와 제2입출력핀 사이에 연결된 제3스위칭 수단 및 제4스위칭 수단과, 상기 제4스위칭 수단에 연결된 다른 저항 수단 및 상기 제4스위칭 수단과 다른 저항 수단의 연결부에 연결되어 상기 제4스위칭 수단의 출력 신호를 그대로 통과시키는 다른 드라이버를 구비하는 반도체 장치의 특정 모드 신호 발생 회로를 제공한다.

바람직하기는, 상기 더미 패드와 제1입출력핀에 연결된 회로와 동일한 회로를 상기 더미 패드와 다수개의 다른 입출력핀에도 더 연결하여 사용할 수 있다. 또, 상기 제1스위칭 수단과 제3스위칭 수단은 게이트들은 상기 더미 패드에 연결되고 각 드레인은 제1입출력핀과 제2입출력핀에 각각 연결되며 소오스는 접지된 NMOS트랜지스터이며, 상기 제2스위칭 수단과 제4스위칭 수단은 게이트들이 상기 더미 패드에 연결되며 각 드레인은 제1입출력핀과 제2입출력핀에 각각 연결되며 각 소오스는 저항 수단과 다른 저항 수단에 각각 연결되는 NMOS트랜지스터이며, 상기 저항 수단과 다른 저항 수단은 게이트들은 전원 전압에 연결되고 각 드레인은 제2스위칭 수단과 제2스위칭 수단에 각각 연결되며 소오스들은 접지된 NMOS트랜지스터이며, 상기 드라이버와 다른 드라이버는 각각 두 개의 직렬 연결된 인버트들로 구성한다.

또한, 상기 제1스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하고, 상기 제2스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 제1입출력핀의 신호를 그대로 출력하며, 상기 제3스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하고, 상기 제4스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 제2입출력핀의 신호를 그대로 출력한다.

상기 과제를 이루기 위하여 본 발명은 또한, 반도체 장치에 있어서, 특정 모드 신호를 입력하는 다른 더미 패드와, 외부 장치와 연결되는 제3입출력핀 및 제4입출력핀과, 상기 다른 더미 패드와 제3입출력핀 사이에 연결된 제5스위칭 수단과, 상기 다른 더미 패드와 제3입출력핀 사이에 연결된 논리 게이트와, 상기 다른 더미 패드와 제4입출력핀 사이에 연결된 제6스위칭 수단 및 상기 다른 더미 패드와 제4입출력핀 사이에 연결된 다른 논리 게이트를 구비하는 반도체 장치의 특정 모드 신호 발생 회로를 제공한다.

바람직하기는, 상기 다른 더미 패드와 제3입출력핀에 연결된 회로와 동일한 회로를 상기 다른 더미 패드와 다수개의 다른 입출력핀에도 더 연결하여 사용할 수 있다. 또, 상기 제5스위칭 수단과 제6스위칭 수단은 게이트들은 상기 더미 패드에 연결되고 각 드레인은 제3입출력핀과 제4입출력핀에 각각 연결되며 소오스는 접지된 NMOS트랜지스터이며, 상기 논리 게이트는 하나의 입력단은 상기 다른 더미 패드에 연결되고 다른 입력단은 제3입출력핀에 연결된 낸드 게이트와, 상기 낸드 게이트의 출력단에 입력단이 연결된 인버터로 구성하며, 상기 다른 논리 게이트는 하나의 입력단은 상기 다른 더미 패드에 연결되고 다른 입력단은 제4입출력핀에 연결된 다른 낸드 게이트와, 상기 다른 낸드 게이트의 출력단에 입력단이 연결된 다른 인버터로 구성한다.

또한, 상기 제5스위칭 수단은 상기 다른 더미 패드에 입력되는 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하고, 상기 논리 게이트는 다른 더미 패드에 입력된 신호가 논리 하이 레벨일 때는 제3입출력핀의 신호를 그대로 통과시키고 다른 더미 패드에 입력되는 신호가 논리 로우 레벨일 때는 논리 로우 레벨의 신호를 출력하며, 상기 제6스위칭 수단은 상기 다른 더미 패드에 입력되는 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하고, 상기 다른 논리 게이트는 상기 다른 더미 패드에 입력된 신호가 논리 하이 레벨일 때는 제4입출력핀의 신호를 그대로 통과시키고 다른 더미 패드에 입력된 신호가 논리 로우 레벨일 때는 논리 로우 레벨의 신호를 출력한다.

상기 본 발명에 의하여 하나의 더미 패드와 다수개의 입출력핀들을 이용하여 특정 모드 수행용 클럭 신호를 다수개 발생시킬 수 있다.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.

도 2는 본 발명의 제1실시예에 따른 반도체 장치의 특정 모드 신호 발생 회로도이다. 도 2에 도시된 회로의 구조는 반도체 장치(31)에 있어서, 더미 패드(33)와, 제1입출력핀(35)과, 제2입출력핀(37)과, 상기 더미 패드(33)에 게이트가 연결되고 드레인은 제1입출력핀(35)에 연결되며 소오스는 접지된 제1NMOS트랜지스터(41)와, 상기 더미 패드(33)에 게이트가 연결되고 드레인은 제1입출력핀(35)에 연결된 제2NMOS트랜지스터(43)와, 상기 제2NMOS트랜지스터(43)의 소오스에 드레인이 연결되고 게이트는 Vdd에 연결되며 소오스는 접지된 제3NMOS트랜지스터(45)와, 상기 제3NMOS트랜지스터(45)의 드레인에 입력단이 연결된 드라이버(47)와, 상기 더미 패드(33)에 게이트가 연결되고 드레인은 제2입출력핀(37)에 연결되며 소오스는 접지된 제4NMOS트랜지스터(61)와, 상기 더미 패드(33)에 게이트가 연결되고 드레인은 제2입출력핀(37)에 연결된 제5NMOS트랜지스터(63)와, 상기 제5NMOS트랜지스터(63)의 소오스에 드레인이 연결되고 게이트는 Vdd에 연결되며 소오스는 접지된 제6NMOS트랜지스터(65)와, 상기 제6NMOS트랜지스터(65)의 드레인에 입력단이 연결된 다른 드라이버(67)로 구성되어있다.

상기 제1NMOS트랜지스터(41)와 제4NMOS트랜지스터(61)의 드레인들에 일반적인 회로들(51,71)이 각각 연결되어 있다.

상기 더미 패드(33)와 제1입출력핀(35) 사이에 연결된 소자들(41,43,45,47,)은 상기 더미 패드(33)와 다수개의 다른 입출력핀들 사이에도 더 연결하여 사용할 수 있다.

상기 드라이버(47)와 다른 드라이버(67)는 각각 두 개의 직렬 연결된 인버트들(53,55,73,75)로 구성한다.

도 1에 도시된 회로의 동작을 설명하기로 한다. 특정 모드일 경우 상기 더미 패드(33)에 논리 하이 레벨의 신호가 입력된다. 그러면 제1NMOS트랜지스터(41)와 제2NMOS트랜지스터(43), 제4NMOS트랜지스터(61) 및 제5NMOS트랜지스터(63)가 도통한다. 제1NMOS트랜지스터(41)와 제4NMOS트랜지스터(61)가 도통함에 따라 일반적인 회로들(51,71)의 입력단들은 접지되어 동작하지 않는다. 제2NMOS트랜지스터(43)와, 제5NMOS트랜지스터(63)가 도통함에 따라 제1입출력핀(35)과 제2입출력핀(37)의 신호는 그대로 제3NMOS트랜지스터(45)와, 제6NMOS트랜지스터(65)에 전달된다. 제1입출력핀(35)과 제2입출력핀(37)의 신호가 논리 로우 레벨이면 드라이버(47)와 다른 드라이버(67)의 출력은 논리 로우 레벨이 되어 특정 모드 신호는 발생되지 않는다. 그러나 제1입출력핀(35)과 제2입출력핀(37)의 신호가 논리 하이 레벨이면 이 신호들은 제3NMOS트랜지스터(45)와 제6NMOS트랜지스터(65)에 각각 인가된다. 이 때 제3NMOS트랜지스터(45)와 제6NMOS트랜지스터(65)의 도통 저항들이 제2NMOS트랜지스터(43)와 제5NMOS트랜지스터(63)의 도통 저항들보다 훨씬 크기 때문에 제1입출력핀(35)과 제2입출력핀(37)의 신호의 전압은 대부분 제3NMOS트랜지스터(45)와 제6NMOS트랜지스터(65)에 각각 인가되어 드라이버(47)와 다른 드라이버(67)의 출력 신호는 논리 하이 레벨이 된다.

정상적인 테스트 모드일 때는 더미 패드(33)에 전압을 인가하지 않으므로 제1NMOS트랜지스터(41), 제2NMOS트랜지스터(43), 제4NMOS트랜지스터(61) 및 제5NMOS트랜지스터(63)가 불통되어 제1입출력핀(35)과 제2입출력핀(37)은 정상적인 동작을 수행한다.

도 3은 본 발명의 제2실시예에 따른 반도체 장치의 특정 모드 신호 발생 회로도이다. 도 3중 도 2와 동일한 번호는 동일한 소자를 나타낸다. 도 3에 도시된 회로의 구조는 반도체 장치(31)에 있어서, 더미 패드(33)와, 제1입출력핀(35)과, 제2입출력핀(37)과, 상기 더미 패드(33)에 게이트가 연결되고 드레인은 제1입출력핀(35)에 연결되며 소오스는 접지된 제1NMOS트랜지스터(41)와, 상기 더미 패드(33)에 하나의 입력단이 연결되고 상기 제1입출력핀(35)에 다른 입력단이 연결된 논리 게이트(81)와, 상기 더미 패드(33)에 게이트가 연결되고 드레인은 제2입출력핀(37)에 연결되며 소오스는 접지된 제2NMOS트랜지스터(61), 및 상기 더미 패드(33)에 하나의 입력단이 연결되고 상기 제2입출력핀(37)에 다른 입력단이 연결된 다른 논리 게이트(91)로 구성한다.

상기 제1NMOS트랜지스터(41)와 제2NMOS트랜지스터(61)의 드레인들에 일반적인 회로들(51,71)이 각각 연결되어 있다.

상기 더미 패드(33)와 제1입출력핀(35) 사이에 연결된 소자들(41,81)은 상기 더미 패드(33)와 다른 다수개의 입출력핀들에도 더 연결하여 사용할 수 있다.

상기 논리 게이트(81)는 상기 더미 패드(33)에 하나의 입력단이 연결되고 다른 입력단은 제1입출력핀(35)에 연결된 낸드 게이트(83)와, 상기 낸드 게이트(83)의 출력단에 입력단이 연결된 인버터(85)로 구성하며, 상기 다른 논리 게이트(91)는 상기 더미 패드(33)에 하나의 입력단이 연결되고 다른 입력단은 제2입출력핀(37)에 연결된 다른 낸드 게이트(91)와, 상기 다른 낸드 게이트(93)의 출력단에 입력단이 연결된 다른 인버터(95)로 구성한다.

도 3에 도시된 회로의 동작을 설명하기로 한다. 특정 모드일 경우 상기 더미 패드(33)에 논리 하이 레벨의 신호가 입력된다. 그러면 제1NMOS트랜지스터(41)와 제2NMOS트랜지스터(61)가 도통한다. 제1NMOS트랜지스터(41)와 제2NMOS트랜지스터(61)가 도통함에 따라 일반적인 회로의 입력단들은 접지되어 동작하지 않는다. 또한 제1입출력핀(35)과 제2입출력핀(37)의 신호가 논리 로우 레벨이면 인버터(85)와 다른 인버터(95)의 출력은 논리 로우 레벨이 되어 특정 모드 클럭은 발생되지 않는다. 그러나 제1입출력핀(35)과 제2입출력핀(37)의 신호가 논리 하이 레벨이면 이 신호들은 낸드 게이트(83)와 다른 낸드 게이트(93)를 통과하면서 각각 논리 로우 레벨이 되고 또 인버터(85)와 다른 인버터(95)를 통과하면서 각각 논리 하이 레벨이 된다.

정상적인 테스트 모드일 때는 더미 패드(33)에 전압을 인가하지 않으므로 제1NMOS트랜지스터(41), 제2NMOS트랜지스터(61)가 불통되어 제1입출력핀(35)과 제2입출력핀(37)은 정상적인 동작을 수행한다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

상술한 바와 같이 본 발명에 따르면, 하나의 더미 패드와 다수개의 입출력핀들을 이용하여 특정 모드 수행용 클럭 신호를 다수개 발생시킬 수 있기 때문에 반도체 장치의 집적도가 증가된다.

Claims

반도체 장치에 있어서, 특정 모드 신호가 입력되는 더미 패드;

외부 장치와 연결되는 제1입출력핀 및 제2입출력핀;

상기 더미 패드와 제1입출력핀 사이에 연결된 제1스위칭 수단 및 제2스위칭 수단;

상기 제2스위칭 수단에 연결된 저항 수단;

상기 제2스위칭 수단과 저항 수단의 연결부에 연결되어 제2스위칭 수단의 출력 신호를 그대로 통과시키는 드라이버;

상기 더미 패드와 제2입출력핀 사이에 연결된 제3스위칭 수단 및 제4스위칭 수단;

상기 제4스위칭 수단에 연결된 다른 저항 수단; 및

상기 제4스위칭 수단과 다른 저항 수단의 연결부에 연결되어 상기 제4스위칭 수단의 출력 신호를 그대로 통과시키는 다른 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 더미 패드와 제1입출력핀에 연결된 회로와 동일한 회로를 상기 더미 패드와 다수개의 다른 입출력핀에도 더 연결할 수 있는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 제1스위칭 수단과 제3스위칭 수단은 게이트들은 상기 더미 패드에 연결되고 각 드레인은 제1입출력핀과 제2입출력핀에 각각 연결되며 소오스는 접지된 NMOS트랜지스터인 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 제2스위칭 수단과 제4스위칭 수단은 게이트들이 상기 더미 패드에 연결되며 각 드레인은 제1입출력핀과 제2입출력핀에 각각 연결되며 각 소오스는 저항 수단과 다른 저항 수단에 각각 연결되는 NMOS트랜지스터인 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 저항 수단과 다른 저항 수단은 게이트들은 전원 전압에 연결되고 각 드레인은 제2스위칭 수단과 제2스위칭 수단에 각각 연결되며 소오스들은 접지된 NMOS트랜지스터인 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 드라이버와 다른 드라이버는 각각 두 개의 직렬 연결된 인버터들로 구성하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 제1스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 제2스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 제1입출력핀의 신호를 그대로 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 제3스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제1항에 있어서, 상기 제4스위칭 수단은 상기 더미 패드에 입력된 신호가 논리 하이 레벨일 때만 도통되어 제2입출력핀의 신호를 그대로 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
반도체 장치에 있어서, 특정 모드 신호를 입력하는 다른 더미 패드;

외부 장치와 연결되는 제3입출력핀 및 제4입출력핀;

상기 다른 더미 패드와 제3입출력핀 사이에 연결된 제5스위칭 수단;

상기 다른 더미 패드와 제3입출력핀 사이에 연결된 논리 게이트;

상기 다른 더미 패드와 제4입출력핀 사이에 연결된 제6스위칭 수단; 및

상기 다른 더미 패드와 제4입출력핀 사이에 연결된 다른 논리 게이트를 구비하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 다른 더미 패드와 제3입출력핀에 연결된 회로와 동일한 회로를 상기 다른 더미 패드와 다수개의 다른 입출력핀에도 더 연결하여 사용할 수 있는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 제5스위칭 수단과 제6스위칭 수단은 게이트들은 상기 더미 패드에 연결되고 각 드레인은 제3입출력핀과 제4입출력핀에 각각 연결되며 소오스는 접지된 NMOS트랜지스터인 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 논리 게이트는 하나의 입력단은 상기 다른 더미 패드에 연결되고 다른 입력단은 제3입출력핀에 연결된 낸드 게이트와, 상기 낸드 게이트의 출력단에 입력단이 연결된 인버터로 구성하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 다른 논리 게이트는 하나의 입력단은 상기 다른 더미 패드에 연결되고 다른 입력단은 제4입출력핀에 연결된 다른 낸드 게이트와, 상기 다른 낸드 게이트의 출력단에 입력단이 연결된 다른 인버터로 구성하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 제5스위칭 수단은 상기 다른 더미 패드에 입력되는 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 논리 게이트는 다른 더미 패드에 입력된 신호가 논리 하이 레벨일 때는 제3입출력핀의 신호를 그대로 통과시키고 다른 더미 패드에 입력되는 신호가 논리 로우 레벨일 때는 논리 로우 레벨의 신호를 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 제6스위칭 수단은 상기 다른 더미 패드에 입력되는 신호가 논리 하이 레벨일 때만 도통되어 접지 전압을 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.
제11항에 있어서, 상기 다른 논리 게이트는 상기 다른 더미 패드에 입력된 신호가 논리 하이 레벨일 때는 제4입출력핀의 신호를 그대로 통과시키고 다른 더미 패드에 입력된 신호가 논리 로우 레벨일 때는 논리 로우 레벨의 신호를 출력하는 것을 특징으로 하는 반도체 장치의 특정 모드 신호 발생 회로.