CN102693979A - 全芯片esd保护电路 - Google Patents

全芯片esd保护电路 Download PDF

Info

Publication number
CN102693979A
CN102693979A CN2012101914294A CN201210191429A CN102693979A CN 102693979 A CN102693979 A CN 102693979A CN 2012101914294 A CN2012101914294 A CN 2012101914294A CN 201210191429 A CN201210191429 A CN 201210191429A CN 102693979 A CN102693979 A CN 102693979A
Authority
CN
China
Prior art keywords
esd
circuit
chip
power
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101914294A
Other languages
English (en)
Other versions
CN102693979B (zh
Inventor
李志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210191429.4A priority Critical patent/CN102693979B/zh
Publication of CN102693979A publication Critical patent/CN102693979A/zh
Application granted granted Critical
Publication of CN102693979B publication Critical patent/CN102693979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种全芯片ESD保护电路，包括多个I/O单元、多个电源单元，该全芯片ESD保护电路还包括N个ESD触发单元，I/O单元与电源单元间隔设置并通过ESD触发总线连接，每个I/O单元均包含IO口ESD电路，每个电源单元均包含电源ESD电路，该N个ESD触发单元分别设置于芯片的各角落，并通过该ESD触发总线与各I/O单元、各电源单元连接，本发明通过将ESD触发单元放于芯片的角落，不额外浪费芯片面积，同时解决了现有技术中由于长的泻放路径引入一定的ESD压降从而错误提高了IO链路的ESD电压的问题。

Description

全芯片ESD保护电路
技术领域
本发明涉及一种ESD保护电路，特别是涉及一种全芯片ESD保护电路。
背景技术
集成电路（IC）的芯片，随着制造的演进，元件的尺寸已缩减到深亚微米阶段，以增进集成电路的性能及运算速度以及降低每颗芯片的制造成本。但随着元件尺寸的缩减，却出现一些可靠性的问题，如静电放电（ElectrostaticDischarge，ESD），因此，常需ESD保护电路。对于全芯片ESD保护来说，IO口ESD保护电路及电源的ESD电路必不可少。
传统的IO（输入输出）口ESD保护电路通常分正压保护电路和负压保护电路，如图1所示，正压保护电路负端接IO输出脚，正端接电源电压VCC，负压保护电路正端接IO口输出脚，负端接地，IO口的ESD（静电放电）主要通过电源的ESD电路泻放。
图2为一种传统的电源ESD电路的电路示意图，该电源ESD电路包括一个ESD触发电路201和一个功率嵌制电路202。ESD触发电路201由RC和一个NMOS管N1、一个PMOS管P1组成，其中NMOS管N1与PMOS管P1漏极相连，栅极互连，NMOS管N1源极接地，PMOS管P1源极接电源VCC，电阻R与电容C串联连接，电阻R另一段端接电源VCC，电容C另一端接地，RC公共端接两MOS管（N1与P1）的栅极，两MOS管（N1与P1）漏极接至功率嵌制电路202的栅极，功率嵌制管漏极接电源VCC，源极接地。当高电压到达时，ESD触发电路201启动，两MOS管（N1与P1）漏极输出低电压使功率牵制管导通，将外部ESD电压短路或限制在设定值内。
图3为包括图1及图2之ESD电路的全芯片ESD保护结构示意图。然而，上述全芯片ESD保护却存在如下问题：1、每个电源ESD电路都需要一个ESD触发电路，很浪费芯片面积；2、IO链路需要通过较长的路径再从电源ESD电路的功率嵌制电路泻放，长的泻放路径引入一定的ESD压降从而错误提高了IO链路的ESD电压；3、在芯片引脚比较多的时候不容易获得高等级的ESD量级；4、在多电源情况下不容易获得高等级的ESD量级。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种全芯片ESD保护电路，其通过将ESD触发单元放于芯片的角落，不额外浪费芯片面积；同时，直接于IO口ESD保护电路中直接设置功率嵌制电路，解决了现有技术中由于长的泻放路径引入一定的ESD压降从而错误提高了IO链路的ESD电压的问题。
为达上述及其它目的，本发明提供一种全芯片ESD保护电路，包括多个I/O单元、多个电源单元，此外，该全芯片ESD保护电路还包括N个ESD触发单元，I/O单元与电源单元间隔设置并通过ESD触发总线连接，每个I/O单元均包含IO口ESD电路，每个电源单元均包含电源ESD电路，该N个ESD触发单元分别设置于芯片的各角落，并通过该ESD触发总线与各I/O单元、各电源单元连接。
进一步地，该IO口ESD电路包括正电压泄放电路、负电压泄放电路及功率嵌制电路，该正电压泄放电路正端接电源电压，负端接IO脚输出端，该负电压泻放电路正端接IO脚输出端，负端接电源电压地；该功率嵌制电路正端接该电源电压，负端接地，控制栅极接芯片的ESD触发总线。
进一步地，该电源ESD电路包括一ESD功率嵌制电路；其正端接该电源电压，负端接地，控制栅极接芯片的ESD触发总线。
进一步地，该ESD触发电路包括一电阻、一电容、一NMOS管及一PMOS管，其中该NMOS管与该PMOS管漏极相连，栅极互连，该NMOS管源极接地，该PMOS管源极接电源电压，该电阻与该电容串联连接，该电阻另一端接该电源电压，该电容另一端接地，该电阻与该电容的公共端接该NMOS管与该PMOS管的栅极，该NMOS管与该PMOS管的漏极输出接该ESD触发总线。
与现有技术相比，本发明一种全芯片ESD保护电路通过将ESD触发单元放于芯片的角落，具有不额外浪费芯片面积的优点；由于本发明直接于IO口ESD保护电路中直接设置功率嵌制电路，解决了现有技术中由于长的泻放路径引入一定的ESD压降从而错误提高了IO链路的ESD电压的问题；同时本发明还解决了现有技术重存在的在芯片引脚比较多及多电源情况下不易获得高等级的ESD量级的问题。
附图说明
图1为一种传统的IO口ESD保护电路的电路示意图；
图2为一种传统的电源ESD电路的电路示意图；
图3为包括图1及图2之ESD电路的全芯片ESD保护结构示意图；
图4为本发明一种全芯片ESD保护电路之较佳实施例的结构示意图；
图5为本发明较佳实施例中IO口ESD电路的电路示意图；
图6为本发明较佳实施例中电源ESD电路的电路示意图；
图7为本发明较佳实施例中ESD触发单元的电路示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图4为本发明一种全芯片ESD保护电路之较佳实施例的结构示意图。如图4所示，本发明全芯片ESD保护电路，包括多个I/O单元（I/O cell）、多个电源单元（Power cell）以及N个ESD触发单元，其中I/O单元与电源单元间隔设置，通过ESD触发总线连接，每个I/O单元包含IO口ESD电路，每个电源单元包含电源ESD电路，ESD触发单元设置于芯片的角落。
图5为本发明较佳实施例中IO口ESD电路的电路示意图。如图5所示，IO口ESD电路包括正电压泄放电路501、负电压泄放电路502及功率嵌制电路503，其中，正电压泄放电路501正端接电源电压VCC，负端接IO脚，负电压泻放电路502正端接IO脚输出端，负端接电源电压地（GND）;功率嵌制电路503，其正端接电源VCC，负端接地，控制栅极接芯片的ESD触发总线。
图6为本发明较佳实施例中电源ESD电路的电路示意图。如图6所示，电源ESD电路包括一ESD功率嵌制电路601，其正端接电源VCC，负端接地，控制栅极接芯片ESD触发总线。
图7为本发明较佳实施例中ESD触发单元的电路示意图，如图7所示，与现有技术类似，ESD触发单元由RC和一个NMOS管N1、一个PMOS管P1组成，其中NMOS管N1与PMOS管P1漏极相连，栅极互连，NMOS管N1源极接地，PMOS管P1源极接电源VCC，电阻R与电容C串联连接，电阻R另一段端接电源VCC，电容C另一端接地，RC公共端接两MOS管（N1与P1）的栅极，不同的是，在本发明较佳实施例中，两MOS管（N1与P1）漏极输出接ESD触发总线。
可见，本发明一种全芯片ESD保护电路通过将ESD触发单元放于芯片的角落，具有不额外浪费芯片面积的优点；由于本发明直接于IO口ESD保护电路中直接设置功率嵌制电路，解决了现有技术中由于长的泻放路径引入一定的ESD压降从而错误提高了IO链路的ESD电压的问题；同时本发明还解决了现有技术重存在的在芯片引脚比较多及多电源情况下不易获得高等级的ESD量级的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (4)

1.一种全芯片ESD保护电路，包括多个I/O单元、多个电源单元，其特征在于：该全芯片ESD保护电路还包括N个ESD触发单元，I/O单元与电源单元间隔设置并通过ESD触发总线连接，每个I/O单元均包含IO口ESD电路，每个电源单元均包含电源ESD电路，该N个ESD触发单元分别设置于芯片的各角落，并通过该ESD触发总线与各I/O单元、各电源单元连接。
2.如权利要求1所述的全芯片ESD保护电路，其特征在于：该IO口ESD电路包括正电压泄放电路、负电压泄放电路及功率嵌制电路，该正电压泄放电路正端接电源电压，负端接IO脚输出端，该负电压泻放电路正端接IO脚输出端，负端接电源电压地；该功率嵌制电路正端接该电源电压，负端接地，控制栅极接芯片的ESD触发总线。
3.如权利要求2所述的全芯片ESD保护电路，其特征在于：该电源ESD电路包括一ESD功率嵌制电路；其正端接该电源电压，负端接地，控制栅极接芯片的ESD触发总线。
4.如权利要求3所述的全芯片ESD保护电路，其特征在于：该ESD触发电路包括一电阻、一电容、一NMOS管及一PMOS管，其中该NMOS管与该PMOS管漏极相连，栅极互连，该NMOS管源极接地，该PMOS管源极接电源电压，该电阻与该电容串联连接，该电阻另一端接该电源电压，该电容另一端接地，该电阻与该电容的公共端接该NMOS管与该PMOS管的栅极，该NMOS管与该PMOS管的漏极输出接该ESD触发总线。
CN201210191429.4A 2012-06-11 2012-06-11 全芯片esd保护电路 Active CN102693979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210191429.4A CN102693979B (zh) 2012-06-11 2012-06-11 全芯片esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210191429.4A CN102693979B (zh) 2012-06-11 2012-06-11 全芯片esd保护电路

Publications (2)

Publication Number Publication Date
CN102693979A true CN102693979A (zh) 2012-09-26
CN102693979B CN102693979B (zh) 2017-02-08

Family

ID=46859334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210191429.4A Active CN102693979B (zh) 2012-06-11 2012-06-11 全芯片esd保护电路

Country Status (1)

Country Link
CN (1) CN102693979B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646946A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种模拟io静电放电电路
CN103647265A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种集成电路全芯片静电放电保护方法和电路
CN104425481A (zh) * 2013-08-26 2015-03-18 澜起科技（上海）有限公司 全芯片esd保护电路及保护方法
CN106292967A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业(武汉)有限公司 电子设备及其主板
CN107733026A (zh) * 2017-10-30 2018-02-23 广东欧珀移动通信有限公司 一种负压保护电路、usb充电电路及终端设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
CN1426601A (zh) * 2000-04-10 2003-06-25 摩托罗拉公司 静电放电(esd)保护电路
US6667870B1 (en) * 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US20080036037A1 (en) * 1998-11-12 2008-02-14 Broadcom Corporation System and method for ESD protection
US20080247104A1 (en) * 2007-04-05 2008-10-09 Kwak Kook Whee Electrostatic discharge protection circuit having a reduced size and lower operating voltage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036037A1 (en) * 1998-11-12 2008-02-14 Broadcom Corporation System and method for ESD protection
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
CN1426601A (zh) * 2000-04-10 2003-06-25 摩托罗拉公司 静电放电(esd)保护电路
US6667870B1 (en) * 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US20080247104A1 (en) * 2007-04-05 2008-10-09 Kwak Kook Whee Electrostatic discharge protection circuit having a reduced size and lower operating voltage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425481A (zh) * 2013-08-26 2015-03-18 澜起科技（上海）有限公司 全芯片esd保护电路及保护方法
CN103646946A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种模拟io静电放电电路
CN103647265A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种集成电路全芯片静电放电保护方法和电路
CN103646946B (zh) * 2013-12-03 2017-01-04 北京中电华大电子设计有限责任公司 一种模拟io静电放电电路
CN106292967A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业(武汉)有限公司 电子设备及其主板
CN106292967B (zh) * 2015-05-28 2019-07-05 鸿富锦精密工业(武汉)有限公司 电子设备及其主板
CN107733026A (zh) * 2017-10-30 2018-02-23 广东欧珀移动通信有限公司 一种负压保护电路、usb充电电路及终端设备

Also Published As

Publication number Publication date
CN102693979B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN103247621B (zh) 静电放电保护电路
CN102693979A (zh) 全芯片esd保护电路
CN105471409B (zh) 具有共享反相器的低面积触发器
CN104579263A (zh) 一种高响应速度、低温度系数的复位电路
CN101626154A (zh) 集成电路esd全芯片防护电路
CN103036552A (zh) 静电侦测电路
CN104269399A (zh) 一种防静电保护电路
CN102662426A (zh) 一种具有自我esd保护功能的输出驱动电路
WO2020098404A1 (zh) 带电压隔离的低功耗pmos管衬底切换电路和集成芯片
CN207765950U (zh) 带静电防护功能的电路、高压集成电路以及空调器
CN106230419A (zh) Soi射频开关结构及集成电路
CN103515944A (zh) 采用双通道技术的用于电源和地之间ESD保护的Power Clamp
CN203554401U (zh) 高响应速度、低温度系数的复位电路
CN108512207A (zh) 静电保护电路
CN102945823B (zh) 一种减小堆叠芯片上互连输入输出管脚面积的方法
CN102136722A (zh) 用于rfid标签的esd保护电路
CN107786195A (zh) 一种利用低压器件实现耐高压的高速io电路
CN103268133A (zh) 一种多工作电压输入输出管脚单元电路
CN102437558A (zh) Esd保护电路
CN109684762B (zh) 芯片及其引脚的设置电路
CN203911896U (zh) 一种可编程芯片的输出电平兼容电路
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN206370683U (zh) 一种用于实用开关量输入数字信号的光耦隔离防雷电路
CN102543995B (zh) 负电源集成电路的静电放电保护电路
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140509

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140509

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant