CN109062391A - 一种上电时序控制电路及电子设备 - Google Patents

Abstract

本申请实施例公开了一种上电时序控制电路及电子设备，用于确保电源时序的正确性。本申请实施例的上电时序控制电路应用于计算机系统启动时的电源顺序控制，该上电时序控制电路包括电源检测器电路、启动信号EN产生电路和负载点转换器电路，该电源检测器电路的复位端和该EN产生电路与该负载点转换器电路的输入端相连，该电源检测器电路的电源端与该负载点转换器电路的输出端相连。

Description

一种上电时序控制电路及电子设备

技术领域

本申请涉及计算机领域，尤其涉及一种上电时序控制电路及电子设备。

背景技术

随着电子技术的发展，主板上的电子芯片越来越复杂，主板对电源电压的需求也越来越复杂。在上电启动的过程中，对于具有多个电源输入的负载，要求各个输入电源都具有严格的上电时序，若上电时序错误，将影响到负载的安全性。

一个典型的负载点转换器(point of load converter，POL converter)需要多个输入信号才能使其启动，包括转换器输入端电压VIN、转换器芯片电压VDD以及启用信号EN，这些信号的顺序同时影响着负载点转换器能否进行正常的工作。服务器上的源头电源需经过一层层的电源转换才能产生各个电压信号以供相应的负载使用，如CPLD(complexprogrammable logic device，复杂可程序逻辑装置)、PCH(platform controller hub，平台路径控制器)、BMC(baseboard management controller，主机板管理控制器)、CPU(central processing unit，中央处理器)等。有些负载点转换器的启用信号EN可以与转换器输入端电压VIN和转换器芯片电压VDD同时开启，而有些负载点转换器需要将启用信号EN的开始时间延时在转换器输入电压VIN和转换器芯片电压VDD之后。

有鉴于此，需要加强负载点转换器启动时的启动电源信号的时序准确性，以确保在人为错误操作或噪声干扰下，仍然能以正确的电源时序开启负载点转换器。

发明内容

本申请实施例提供了一种上电时序控制电路及电子设备，使得负载点转换器按照正确的时序接收启动电源信号。

第一方面，本申请实施例提供了一种上电时序控制电路，该上电时序控制电路包括电源检测器电路、启动信号EN产生电路和负载点转换器电路，该电源检测器电路的复位端RESET和EN产生电路与该负载点转换器电路的输入端相连，该负载点转换器电路的电源端VCC与该负载点转换器电路的输出端相连。

根据第一方面，本申请实施例第一方面的第一种实施方式中，当该电源检测器电路的电源端VCC接收低电平信号时，该电源检测器电路的复位端RESET输出的信号作用于该EN产生电路产生的EN信号，使得负载点转换器电路接收到的EN信号为低电平信号。

根据第一方面，本申请实施例第一方面的第二种实施方式中，当该电源检测器电路的电源端VCC接收到持续的高电平信号时，该电源检测器电路的复位端RESET输出的信号作用于该EN产生电路的EN信号，使得负载点转换器电路接收到的EN信号的电平保持不变。

根据第一方面的第一种实施方式，本申请实施例第一方面的第三种实施方式中，该低电平信号为电平低于预设阈值的信号，该预设阈值的大小与该电源检测器电路中基准电压比较电路有关。

根据第一方面的第二种实施方式，本申请实施例第一方面的第四种实施方式中，该高电平信号为电平高于该预设阈值的信号。

根据第一方面的第二种实施方式，本申请实施例第一方面的第五种实施方式中，该电源检测器电路的复位端RESET输出的信号作用于该EN产生电路产生的EN信号包括：

该电源检测器电路的复位端RESET在一段延迟时间后维持高电平信号，该高电平信号作用于该EN产生电路产生的EN信号，使得负载点转换器电路接收到的EN信号的电平为高电平。

根据第一方面的第五种实施方式，本申请实施例第一方面的第六种实施方式中，该一段延迟时间的时间长短与该电源检测器电路外接的电容的大小相关，外接的电容越大，该延迟时间越长。

根据第一方面的第五种至第六种实施方式，本申请实施例第一方面的第七种实施方式中，该电源检测器电路的复位端RESET输出的信号在这一段延迟时间内作用于EN信号，使得负载点转换器电路接收到的EN信号为低电平信号。

根据第一方面，本申请实施例第一方面的第八种实施方式中，该EN信号产生电路产生EN信号的方式包括：

由前一级负载点转换器的电源稳定信号PG信号产生、由自身输入端电压VIN产生或由复杂可程序逻辑装置CPLD产生。

第二方面，本申请实施例提供了一种电子设备，该电子设备包含了第一方面中的电路。

从以上技术方案可以看出，本申请实施例具有以下优点：

本申请实施例通过电源检测器电路监测VDD信号，当VDD信号处于高电平时，电源检测器电路在延迟一段时间后输出高电平信号作用于EN信号，使得负载点转换器电路在接收到VDD信号且延迟一段时间后接收到EN信号，确保电源时序的准确性。

附图说明

图1为负载点转换器的一种启动信号时序图；

图2为负载点转换器的另一种启动信号时序图；

图3为本申请实施例提供的上电时序控制电路的一个实施例示意图；

图4为本申请实施例提供的上电时序控制电路的另一个实施例示意图；

图5为本申请实施例提供的电源检测器电路的一个实施例示意图；

图6为本申请实施例提供的电源检测器电路的复位端输出信号时序图。

具体实施方式

本申请实施例提供了一种上电时序控制电路，用于确保负载点转换器启动时的启动电源信号的时序准确性，本申请实施例还提供了相应的电子设备。以下分别进行详细说明。

负载点转换器的启动电源时序如图1和图2所示，在图1中，启用信号EN在转换器输入端电压VIN与转换器芯片电压VDD之后输入，VOUT为负载点转换器输出电压，在图2中，启用信号EN在转换器输入端电压VIN、转换器芯片电压VDD与转换器电压调节器电压VREG之后输入，转换器电压调节器电压VREG由控制器内部电路转换生成。当复杂可程序逻辑装置CPLD启动时，EN信号可以由CPLD供给，当CPLD未启动时，根据上一级是否存在负载点转换器决定是由上一级负载点转换器的电压稳定信号PG供给，或由该负载点转换器的输入端电压VIN分压后供给。在该负载点转换器的上一级无另一负载点转换器的情况下，由输入端电压VIN分压的方式可能导致电源转换器接收到错误的启用信号时序。

本申请实施例提供的一种上电时序控制电路如图3所示，包括电源检测器电路、启动信号EN产生电路和负载点转换器电路。其中，电源检测器电路的复位端RESET与负载点转换器电路的输入端相连，EN产生电路与负载点转换器电路的输入端相连，电源检测器电路的电源端VCC与负载点转换器电路的输出端相连。电源检测器电路会根据负载点转换器电路输出端的信号电平控制其电源检测器电路复位端输出的信号，具体地，以图1中要求的启动电源时序为例，当电源检测器电路的电源端VCC接收到负载点转换器电路输出的VDD信号时，会在延迟一段时间后，在电源检测器电路的复位端输出高电平信号，该高电平信号作用于EN信号后，会使得负载点转换器输入端电压VIN分压后产生的EN信号被电源检测器电路正常接收，即EN信号仍维持高电平，这段延迟时间的大小可以通过改变电源检测器电路外接电容的大小的方式进行更改，EN信号在延迟时间t_R后被负载点转换器接收，使得对于负载点转换器而言，转换器芯片电压VDD作用于EN信号之前，在延迟时间t_R内，电源检测器电路的复位端RESET同在其电源端监测到低电平时输出情况一样，复位端RESET输出的信号为低电平信号，作用于VIN分压后的EN信号时，使得EN信号的电平被拉低，由于负载点转换器电路视EN信号为高电平有效，因此在延迟时间t_R内以及VIN信号未作用于负载点转换器时，负载点转换器不会接收到有效的EN信号。

如图4所示为本申请实施例提供的另一种上电时序控制电路的另一个实施例示意图，与上述图3的中的上电时序控制电路区别在于，负载点转换器电路输出端的电压为转换器电压调节电压VREG。该电路的工作原理与图3中的电路的工作原理相同，当电源检测器电路的电源端VCC接收到负载点转换器电路的VREG信号时，在延迟一段时间后，在电源检测器电路的复位端输出高电平信号作用于EN信号，使得负载点转换器输入端电压VIN分压后产生的EN信号被电源检测器电路正常接收。

为了详细描述本申请实施例提供的上电时序控制电路，本申请实施例还提供了电源检测器电路的一个实施例示意图，如图5所示。运算放大器A的同向输入端与基准电压比较电路VREF相连，绝缘栅场效应管Q的漏极作为电源检测器电路的复位端RESET，延时电路DELAY与电源检测器电路的SRT端口相连，SRT端口通常通过外接电容后接地。电源检测器电路的复位端输出信号时序如图6所示，在t1时刻当电源检测器电路的电源端接收到的电压大于VRTH时，即超过预设阈值电压，该电压的大小由基准电压比较电路VREF确定，在延迟一段时间t_R后，复位端RESRT输出高电平信号，该段时间t_R的大小与外接电容的大小正相关。当VCC信号持续为高电平时，RESET端持续保持高电平，直至VCC信号持续下降超过预设阈值电压的迟滞电压范围后，RESRT端输出低电平。值得注意的是，电源检测器电路的设计方法并不唯一，只要满足能够根据接收到的VDD或VREG信号延时输出高低电平作用于EN信号，使得负载点转换器接收到的EN信号的电平产生相应的变化的功能即可，具体此处不作限定。

本申请实施例还提供了一种电子设备，包括如上所述的上电时序控制电路，该电子设备可应用于服务器及个人电脑的主板，具备确保负载点转换器接收到正确的启动信号顺序的特点。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种上电时序控制电路，应用于计算机系统启动时的电源顺序控制，其特征在于，所述上电时序控制电路包括电源检测器电路、启动信号EN产生电路和负载点转换器电路，所述电源检测器电路的复位端和所述EN产生电路与所述负载点转换器电路的输入端相连，所述电源检测器电路的电源端与所述负载点转换器电路的输出端相连。

2.根据权利要求1所述的上电时序控制电路，其特征在于，当所述电源检测器电路的电源端接收低电平信号时，所述电源检测器电路的复位端输出的信号作用于所述EN产生电路产生的EN信号，使得所述EN信号的电平降低。

3.根据权利要求1所述的上电时序控制电路，其特征在于，当所述电源检测器电路的电源端接收到持续的高电平信号时，所述电源检测器电路的复位端输出的信号作用于所述EN产生电路的EN信号，使得所述EN信号的电平保持不变。

4.根据权利要求2中所述的上电时序控制电路，其特征在于，所述低电平信号为电平低于预设阈值的信号。

5.根据权利要求3中所述的上电时序控制电路，其特征在于，所述高电平信号为电平高于所述预设阈值的信号。

6.根据权利要求3所述的上电时序控制电路，其特征在于，所述电源检测器电路的复位端输出的信号作用于所述EN产生电路产生的EN信号包括：

所述电源检测器电路的复位端在一段延迟时间后维持高电平信号，所述高电平信号作用于所述EN产生电路产生的EN信号。

7.根据权利要求6所述的上电时序控制电路，其特征在于，所述一段延迟时间的时间长短与所述电源检测器电路外接的电容的大小相关，所述电容越大，所述延迟时间越长。

8.根据权利要求6或7所述的上电时序控制电路，其特征在于，所述电源检测器电路的复位端输出的信号在一段延迟时间内维持低电平。

9.根据权利要求1所述的上电时序控制电路，其特征在于，所述EN信号产生电路产生EN信号的方式包括：

由前一级负载点转换器的电源稳定信号PG信号产生、由自身输入端电压VIN产生或由复杂可程序逻辑装置CPLD产生。

10.一种电子设备，其特征在于，包括权利要求1至9中任一所述的上电时序控制电路。