CN211086970U - 一种多电源上下电控制电路 - Google Patents

Abstract

一种多电源上下电控制电路，采用分立元件搭建分布式电源架构，包括前级电源、电压检测电路、N个电源模块和N个延迟电路，前级电源的输出端分别与电压检测电路及各电源模块的输入端相连，电压检测电路的输出端分别与各延迟电路的输入端相连，第1延迟电路的输出端连接第1电源模块的使能控制引脚EN，第i延迟电路的输出端对应连接一个PMOS管M_j的栅极，j＝i‑1，PMOS管M_j的源极连接第j电源模块的监控引脚PG和第j+1电源模块的使能控制引脚EN。本实用新型多电源上电时序通过电源模块级联逻辑控制，电路设计简单，控制方式灵活。

Description

一种多电源上下电控制电路

技术领域

本实用新型属于电路技术领域，涉及电源上下电电路，为一种多电源上下电控制电路。

背景技术

如今，在采用模拟电路、微处理器、DSP、FPGA、ASIC的电子系统往往具有多个不同的电源轨。为实现可靠、可以重复的操作，必须对各电源电压的开关时序、上升和下降速率、上下电顺序以及幅度进行控制。一般来说，电源系统设计包含电源时序控制、电源跟踪、电源电压/电流监控和控制。市场上有各种各样的电源管理芯片集成了电源时序控制、跟踪、上下电等功能。

具有时序控制和跟踪功能的电源器件具有控制和监控多个不同的电源轨的功能，具体包括设置开启关断时间、电压上升下降速率、欠压和过压故障检测等。这些电源器件，简单的如由电阻、电容、比较器、MOS管等构成的纯模拟器件，复杂的如高集成度状态机和通过I2C总线进行数字控制的可编程器件。

传统的电源时序控制电路，一般采用分立元件搭建或者直接选用可编程集成电源管理芯片两种方式。采用分立元件如电阻和电容搭建的多电源上下电控制电路，设计重点往往关注于上电时序的控制，对于下电时序往往并不会控制，而考虑到负载的差异性，就可能会出现下电时序随机乱序的情况，这直接影响到电子产品关机的可靠性。如果多电源供电系统的下电时序没有得到有效管理，有可能会导致系统数据丢失甚至损坏电路元器件造成系统故障。采用可编程集成电源管理芯片控制多电源上下电时序，设计简单，布板面积小，但是物料成本高，在对物料成本有要求的电子系统中，则使用受到限制。

中国专利申请CN201210489090.6，《一种并联LDO延时启动电路》的方案中，并联LDO延时上电电路采用电阻和电容在LDO电路外围配置不同的RC结构，从而达到LDO使能端EN不同延时。例如RC乘积小，既时间常数小，上电过程中其使能端EN就会先达到高电平阈值，对应的LDO电路会先上电；同样，下电过程中其使能端EN也会先达到低电平阈值，对应的LDO电路会先下电。例如，在存储控制的应用中，一般要求逻辑控制电压先上电，读写电压后上电，这样可以保证逻辑控制电压稳定后，读写进行操作，避免误操作。下电过程中，一般要求读写电压先下电，逻辑控制电压后下电，CN201210489090.6只能控制电源的上电时序，无法控制电源的下电时序，因此使用范围窄。

中国专利CN201610213365.1，《LDO上下电次序控制电路》的方案中，上下电时序控制必须共用延迟电路模块，其中下电时序控制主要由电压检测和选择电路控制，该方案虽然控制了LDO电路的上下电次序，扩大了供电装置的应用范围，但是其实现多电源上电时序控制的方式较为传统，即采用电阻和电容在不同LDO电路外围配置不同的RC结构，而在高温高湿等极端应用场合，电阻、电容器件参数具有分散性，不同的RC结构对环境的响应不同，极易引起时序变化，不能稳定可靠精确地控制LDO电路的上电次序，而选择电路控制时一般对于多电源上电时序要求较高，不稳定的时序会影响控制效果。

发明内容

本实用新型要解决的问题是：现有电源时序控制电路大多仅控制上电时序，没有考虑下电时序的控制，部分上下电时序都考虑的电路，电路结构设计复杂，电路体积大。

本实用新型的技术方案为：一种多电源上下电控制电路，采用分立元件搭建分布式电源架构，包括前级电源、电压检测电路、N个电源模块和N个延迟电路，前级电源的输出端分别与电压检测电路及各电源模块的输入端相连，电压检测电路的输出端分别与各延迟电路的输入端相连，第1延迟电路的输出端连接第1电源模块的使能控制引脚EN，第i延迟电路的输出端对应连接一个PMOS管M_j的栅极，j＝i-1，PMOS管M_j的源极连接第j电源模块的监控引脚PG和第j+1电源模块的使能控制引脚EN，每个电源模块的监控引脚PG和输出端口Vout之间串联一上拉电阻，第j电源模块的监控引脚PG连接第j+1电源模块的使能控制引脚EN，其中i＝2,3,…,N，j＝1,2,…,(N-1)。

作为优选方式，电压检测电路为单个比较器，用于实时检测前级电源的输出电压，上下电过程中，当前级电源输出电压小于电压阈值Vth，电压检测电路输出低电平信号，当前级电源输出电压大于电压阈值Vth，电压检测电路输出高电平信号。

作为优选方式，延迟电路为RC电阻电容延迟电路。

作为优选方式，N个延迟电路的电路参数满足：根据上下电时序设置延迟电路的延迟时间，其中，第一延迟电路的延迟时间大于等于第二延迟电路至第N延迟电路中的最大延迟时间，即TIME_延1≥max{TIME_延2,…,TIME_延N}；第i-1延迟电路的延迟时间大于等于第i延迟电路的延迟时间。

本实用新型具有以下有益效果：

1、本实用新型可以对电子系统多电源的上下电次序进行控制，扩大了供电装置的应用范围；

2、本实用新型对多电源上电时序通过电源模块级联逻辑控制，电路设计简单，控制方式灵活；

3、本实用新型对多电源下电时序通过延迟电路和PMOS管的组合联合控制，电路设计简单，控制方式灵活，物料成本较低，同时延迟电路和PMOS管组合电路源极输出，与电源监控引脚PG漏极输出，共同形成与门逻辑输出信号作为下一级电源模块使能控制引脚EN的输入信号，这样既可以有效的全面监控各电源模块输入和输出电压，又可以在任一级电源模块输入或输出电压异常时及时切断后级电源模块，诊断覆盖率高，安全可靠；

4、本实用新型的多电源上下电控制电路属于硬件的范畴，在电源时序控制领域具有通用性。同时，相比于传统采用分布式架构设计的多电源上下电控制电路，设计原理简单，器件数量少，布板面积小，物料成本低；相比于现在复杂采用集成式架构设计的多电源上下电控制电路，设计简单，物料成本低。

附图说明

图1为本实用新型的电路结构示意图。

图2为本实用新型的一个实施例。

图3为图2所示实施例电路的上下电时序图。

具体实施方式

本实用新型提出了一种多电源上下电控制电路，如图1所示，采用分立元件搭建分布式电源架构，包括前级电源、电压检测电路、N个电源模块和N个延迟电路，前级电源的输出端分别与电压检测电路及各电源模块的输入端相连，电压检测电路的输出端分别与各延迟电路的输入端相连，第一延迟电路的输出端连接第一电源模块的使能控制引脚EN，第i延迟电路的输出端对应连接一个PMOS管M_j的栅极，j＝i-1，PMOS管M_j的源极连接第j电源模块的监控引脚PG和第j+1电源模块的使能控制引脚EN，每个电源模块的监控引脚PG和输出端口Vout之间串联一上拉电阻，第j电源模块的监控引脚PG连接第j+1电源模块的使能控制引脚EN，i＝2,3,…,N，j＝1,2,…,(N-1)。

本实用新型的电源模块具有使能控制引脚EN和电源监控引脚PG，电源模块用于产生各子电源；电压检测电路对各电源模块输入电压进行检测，电压检测电路使用单个比较器设计既可；延迟电路和PMOS管的组合用于对各电源模块输出电压下电时序进行控制，延迟电路只要能够直接或间接改变延迟电路的延迟时间即可，比如延迟电路可以为RC电阻电容延迟电路。

本实用新型的具体工作流程如下。

前级电源，作为分布式电源架构的前端，主要用于给后端各电源模块提供输入电源。

电压检测电路，使用单个比较器设计，主要用于实时检测前级电源的输出电压。上下电过程中，当前级电源输出电压小于电压阈值Vth，电压检测电路输出低电平信号，电源模块不供电；当前级电源输出电压大于电压阈值Vth，电压检测电路输出高电平信号，使能电源模块供电。

延迟电路、电源模块、PMOS管和电阻，主要用于多电源上下电控制。上电过程中，当前级电源输出电压大于电压阈值Vth，电压检测电路输出高电平信号给延迟电路。高电平经第i延迟电路分别输出给PMOS管M_j的栅极，j＝i-1，i＝2,3,…,N，j＝1,2,…,(N-1)。PMOS管栅源极电压V_gs大于开启电压V_gs(th)，PMOS管全部关断，同时高电平经第1延迟电路输出给第1电源模块的使能控制引脚EN，电源模块1～N按照电源模块次序依次上电，在此过程中PMOS管栅源极电压V_gs′始终大于开启电压V_gs(th)，PMOS管一直处于关断状态。为了进一步确保上电时序准确、可靠，保证延迟电路1的延迟时间大于等于延迟电路2至延迟电路N中的最大延迟时间，TIME_延1≥max{TIME_延2,…,TIME_延N}，即在PMOS管M₁至M_(N-1)确保关断情况下，第1电源模块开始使能上电。下电过程中，当前级电源输出电压小于电压阈值Vth，电压检测电路输出低电平信号给延迟电路。根据多电源下电要求设置第2延迟电路至第N延迟电路的不同延迟时间，低电平经不同延迟时间后输出给PMOS管栅极，此时的PMOS管栅源极电压V_gs″小于开启电压V_gs(th)，PMOS管处于打开状态，强制将第2电源模块至第N电源模块的使能控制引脚EN拉到低电平，第2电源模块至第N电源模块按照设计要求下电。为了进一步确保下电时序准确、可靠，保证第i-1延迟电路的延迟时间大于等于第i延迟电路的延迟时间，PMOS管M_(N-1)至M₂依次打开或者同时打开，即第N电源模块至第2电源模块依次下电或者同时下电。由于TIME_延1≥max{TIME_延2,…,TIME_延N}，所以第1电源模块不会在后面的电源模块之前下电。PMOS管源极、电源模块监控引脚PG以及上拉电阻共同构成了一个与门逻辑功能电路，当电压检测电路检测到前级电源输出电压异常或者电源模块自带监控检测到电源模块输出电压异常时，与门逻辑输出低电平信号使后级电源可以及时断电。

下面通过一个实施例说明本实用新型的实施。

以Zynq-7000 SoC为例，上电过程中，一般要求逻辑控制核电压先上电，紧接着辅助电压上电，读写电压最后上电；下电过程中，一般要求读写电压先下电，紧接着辅助电压下电，逻辑控制核电压最后下电。

如图2所示，设置延迟电路1延迟时间T1>延迟电路2延迟时间T2>延迟电路3延迟时间T3，延迟电路只要能够直接或间接地改变延迟电路的延迟时间即可，例如可以通过调整RC延迟电路中电阻和电容乘积的时间常数来调整延迟时间。

上电过程中，当前级电源输出电压Vout0大于电压阈值Vth，电压检测电路输出高电平信号给延迟电路。高电平经延迟电路3至延迟电路1依次输出给PMOS管M2栅极、PMOS管M1栅极和电源模块1使能控制引脚EN，M2栅极接收到高电平，M2栅源极电压V_gs大于开启电压V_gs(th)，因此M2先关断；在M2栅极接收到高电平后M1栅极接收到高电平，M1栅源极电压V_gs大于开启电压V_gs(th)，因此M1其次关断；在M1栅极接收到高电平后电源模块1使能控制引脚EN接收到高电平，电源模块1开始使能上电，在电源模块1输出有效电压后电源模块2使能上电，在电源模块2输出有效电压后电源模块3使能上电。既逻辑控制核电压Vout_int先上电，紧接着辅助电压Vout_aux上电，读写电压Vout_io最后上电。

下电过程中，当前级电源输出电压Vout0小于电压阈值Vth，电压检测电路输出低电平信号给延迟电路。低电平经延迟电路3至延迟电路1依次输出给PMOS管M2栅极、PMOS管M1栅极和电源模块1使能控制引脚EN，M2栅极接收到低电平，M2栅源极电压V_gs′小于开启电压V_gs(th)，因此M2先打开，强制将电源模块3使能控制引脚EN拉到低电平，电源模块3按照设计要求下电；在M2栅极接收到低电平后M1栅极接收到低电平，M1栅源极电压V_gs″小于开启电压V_gs(th)，因此M1其次打开，强制将电源模块2使能控制引脚EN拉到低电平，电源模块2按照设计要求下电；在M1栅极接收到低电平后电源模块1使能控制引脚EN接收到低电平，电源模块1下电。即读写电压Vout_io先下电，紧接着辅助电压Vout_aux下电，逻辑控制核电压Vout_int最后下电，具体上下电时序如图3所示。

本实用新型多电源上电时序通过电源模块级联逻辑控制，电路设计简单稳定可靠，控制时序精确，控制方式灵活。

Claims (4)

1.一种多电源上下电控制电路，其特征是采用分立元件搭建分布式电源架构，包括前级电源、电压检测电路、N个电源模块和N个延迟电路，前级电源的输出端分别与电压检测电路及各电源模块的输入端相连，电压检测电路的输出端分别与各延迟电路的输入端相连，第1延迟电路的输出端连接第1电源模块的使能控制引脚EN，第i延迟电路的输出端对应连接一个PMOS管M_j的栅极，j＝i-1，PMOS管M_j的源极连接第j电源模块的监控引脚PG和第j+1电源模块的使能控制引脚EN，每个电源模块的监控引脚PG和输出端口Vout之间串联一上拉电阻，第j电源模块的监控引脚PG连接第j+1电源模块的使能控制引脚EN，其中i＝2,3,…,N，j＝1,2,…,(N-1)。

2.根据权利要求1所述的一种多电源上下电控制电路，其特征是电压检测电路为单个比较器，用于实时检测前级电源的输出电压，上下电过程中，当前级电源输出电压小于电压阈值Vth，电压检测电路输出低电平信号，当前级电源输出电压大于电压阈值Vth，电压检测电路输出高电平信号。

3.根据权利要求1所述的一种多电源上下电控制电路，其特征是延迟电路为RC电阻电容延迟电路。

4.根据权利要求1所述的一种多电源上下电控制电路，其特征是N个延迟电路的电路参数满足：根据上下电时序设置延迟电路的延迟时间，其中，第一延迟电路的延迟时间大于等于第二延迟电路至第N延迟电路中的最大延迟时间，即TIME_延1≥max{TIME_延2,…,TIME_延N}；第i-1延迟电路的延迟时间大于等于第i延迟电路的延迟时间。

Images