CN113708602A - 一种pg信号处理电路及电源装置 - Google Patents

Abstract

本申请公开了一种PG信号处理电路及电源装置，包括第一开关模块和第二开关模块，其中：第一开关模块的第一输入端与DCDC电源芯片的输出端连接，第一开关模块的第二输入端与DCDC电源芯片的PG端连接，用于接入初始PG信号，第一开关模块的输出端与第二开关模块的输入端连接，第二开关模块的输出端与目标模块连接，用于向目标模块输出实际PG信号；第一开关模块和第二开关模块的开关状态相反，实际PG信号和初始PG信号的电平状态相同。本申请无需考虑DCDC电源芯片的输出电压大小，通过本电路对PG信号进行处理，即可使DCDC电源芯片的PG信号驱动下级电源使能或者是直接输入到CPLD做监控判断使用。

Description

一种PG信号处理电路及电源装置

技术领域

本申请涉及电源领域，特别涉及一种PG信号处理电路及电源装置。

背景技术

现在CPU（Central Processing Unit，中央处理器）、GPU（Graphics ProcessingUnit，图形处理器）、FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）都是需要多种直流电源供电，不同的直流电源有不同的上电时序要求。目前常见的DCDC电源信号大概分为三类：LDO（Low Dropout Regulator，低压差线性稳压器）、POL（Point Of Load，负载点电源）、IC+PowerStage（多项电源），除了绝大多数LDO电源芯片无PG信号（PowerGood信号）输出外，其他两类电源芯片均有PG信号输出，而且该PG信号通常都是OD输出，需要上拉电源，PG信号经常作为驱动下级电源使能的信号或者是输入到CPLD（ComplexProgrammable Logic Device，复杂可编程逻辑器件）做监控判断的信号，因此PG信号的单调性非常重要。

一般的，DCDC电源芯片通常有四个引脚，分别为输入Vi引脚、输出Vo引脚、使能EN引脚、PG引脚，它们四个有时序要求，通常如图1所示。PG信号作为OD输出，需要上拉电源，如果Vo输出大于1.2V时，一般将PG信号上拉到该DCDC的输出Vo即可，这样PG信号直接输入到CPLD的IO做监控判断使用或作为驱动下级电源使能的信号使用。如果DCDC电源芯片的输出Vo小于1.2V，为保证对后级电源的正常驱动或使CPLD能进行正常的判断，常用方案是将PG信号上拉到其他大于1.2V的电源，而该电源若上电早于DCDC的输入Vi，则会出现如图2所示的情况，导致PG信号不单调，即在Vo输出前，PG信号变高又变低，使用该PG信号驱动下级电路或者输入到CPLD做监控判断使用会引起电源不稳定。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种PG信号处理电路及电源装置，无需考虑DCDC电源芯片的输出电压大小，通过本电路对PG信号进行处理，即可使DCDC电源芯片的PG信号驱动下级电源使能或者是直接输入到CPLD做监控判断使用。

为解决上述技术问题，本申请提供了一种PG信号处理电路，包括：第一开关模块和第二开关模块，其中：

所述第一开关模块的第一输入端与DCDC电源芯片的输出端连接，所述第一开关模块的第二输入端与所述DCDC电源芯片的PG端连接，用于接入初始PG信号，所述第一开关模块的输出端与所述第二开关模块的输入端连接，所述第二开关模块的输出端与目标模块连接，用于向所述目标模块输出实际PG信号；

所述第一开关模块和所述第二开关模块的开关状态相反，所述实际PG信号和所述初始PG信号的电平状态相同。

可选的，所述第一开关模块包括第一开关管、第一电阻及第二电阻，所述第二开关包括所述第二电阻、第三电阻及第三开关管，其中：

所述第一电阻的第一端与所述DCDC电源芯片的输出端连接，所述第一电阻的第二端与所述DCDC电源芯片的PG端及所述第一开关管的控制端连接，所述第一开关管的第一端与所述第二电阻的第一端及所述第二开关管的控制端连接，上拉电源分别与所述第二电阻的第二端及所述第三电阻的第一端连接，所述第一开关管的第二端及所述第二开关管的第二端均接地，所述第二开关管的第一端与所述第三电阻的第二端连接后的公共端作为所述第二开关模块的输出端。

可选的，所述第一开关管为三极管，所述第二开关管为MOS管。

可选的，所述第一开关管为NPN三极管，所述第二开关管为NMOS管。

可选的，所述目标模块为控制模块或下一级DCDC电源芯片。

可选的，所述控制模块为CPLD。

为解决上述技术问题，本申请还提供了一种电源装置，包括如上文任一项所述的PG信号处理电路。

本申请提供了一种PG信号处理电路，包括：第一开关模块和第二开关模块，其中：第一开关模块的第一输入端与DCDC电源芯片的输出端连接，第一开关模块的第二输入端与DCDC电源芯片的PG端连接，用于接入初始PG信号，第一开关模块的输出端与第二开关模块的输入端连接，第二开关模块的输出端与目标模块连接，用于向目标模块输出实际PG信号；第一开关模块和第二开关模块的开关状态相反，实际PG信号和初始PG信号的电平状态相同。

在实际应用中，采用本申请的方案，对DCDC电源芯片的PG信号进行处理，无需对PG信号的上拉电源做时序控制，既保证电路设计简单，又能保证PG信号单调性更好，且无需考虑DCDC电源芯片的输出电压大小，DCDC电源芯片的PG信号均可以驱动下级电源使能或者是直接输入到CPLD做监控判断使用。

本申请还提供了一种电源装置，具有和上述PG信号处理电路相同的有益效果。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所提供的一种DCDC电源芯片的时序图；

图2为本申请所提供的一种DCDC电源芯片电压示意图；

图3为本申请所提供的一种PG信号处理电路的电路结构图。

具体实施方式

本申请的核心是提供一种PG信号处理电路及电源装置，无需考虑DCDC电源芯片的输出电压大小，通过本电路对PG信号进行处理，即可使DCDC电源芯片的PG信号驱动下级电源使能或者是直接输入到CPLD做监控判断使用。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参照图3，图3为本申请所提供的一种PG信号处理电路的结构示意图，该PG信号处理电路包括：第一开关模块和第二开关模块，其中：

第一开关模块的第一输入端与DCDC电源芯片U1的输出端连接，第一开关模块的第二输入端与DCDC电源芯片U1的PG端连接，用于接入初始PG信号，第一开关模块的输出端与第二开关模块的输入端连接，第二开关模块的输出端与目标模块连接，用于向目标模块输出实际PG信号；

第一开关模块和第二开关模块的开关状态相反，实际PG信号和初始PG信号的电平状态相同。

作为一种可选的实施例，目标模块为控制模块或下一级DCDC电源芯片U1。

作为一种可选的实施例，控制模块为CPLD。

具体的，DCDC电源芯片U1的输出端Vout和PG端连接，将DCDC电源芯片U1的PG信号输出上拉到该DCDC电源芯片U1的输出Vo，第一开关模块分别与DCDC电源芯片U1的输出端Vout和PG端连接，第二开关模块的输出端输出实际PG信号，第一开关模块和第二开关模块还连接上拉电源V，由于第一开关模块和第二开关模块的开关状态相反，若第一开关模块在PG信号的作用下导通，则第二开关模块关闭，实际PG信号（即图3中的PG）在上拉电源的作用下和初始PG信号（即图3中的PG_Q）的电平状态相同，若第一开关模块在初始PG信号的作用下关闭，则第二开关模块导通，此时第二开关模块输出的实际PG信号和初始PG信号的电平状态相同。

作为一种可选的实施例，第一开关模块包括第一电阻Q1、第一电阻R1及第二电阻R2，第二开关包括第二电阻R2、第三电阻R3及第三开关管，其中：

第一电阻R1的第一端与DCDC电源芯片U1的输出端连接，第一电阻R1的第二端与DCDC电源芯片U1的PG端及第一电阻Q1的控制端连接，第一电阻Q1的第一端与第二电阻R2的第一端及第二电阻Q2的控制端连接，上拉电源分别与第二电阻R2的第二端及第三电阻R3的第一端连接，第一电阻Q1的第二端及第二电阻Q2的第二端均接地，第二电阻Q2的第一端与第三电阻R3的第二端连接后的公共端作为第二开关模块的输出端。

具体的，对于DCDC电源芯片U1的PG信号输出上拉到该DCDC电源芯片U1的输出Vo，当初始PG信号为高电平，则第一开关模块导通，同时第二开关模块关闭，则输出的实际PG信号也为高电平；当初始PG信号为低电平，则第一开关模块关闭，同时第二开关模块导通，则实际PG信号也为低电平。这样无论DCDC电源输出的Vo是否大于1.2V，DCDC电源输出的PG信号都可以作为驱动下级电源使能或者是直接输入到CPLD做监控判断使用。

作为一种可选的实施例，第一电阻Q1为三极管，第二电阻Q2为MOS管。其中，第一电阻Q1为NPN三极管，第二电阻Q2为NMOS管。

可以理解的是，三极管导通电压较低，因此，第一开关模块可以选用三极管，以提高效率。

本实施例中，通过第一开关模块和第二开关模块对DCDC电源芯片U1的PG信号进行处理，无需对PG信号的上拉电源做时序控制，既保证电路设计简单，又能保证PG信号单调性更好，且无需考虑DCDC电源芯片U1的输出电压大小，DCDC电源芯片U1的PG信号均可以驱动下级电源使能或者是直接输入到CPLD做监控判断使用。

另一方面，本申请还提供了一种电源装置，包括如上文任一项的PG信号处理电路。

对于本申请所提供的一种电源装置介绍请参照上述实施例，本申请在此不再赘述。

本申请所提供的一种电源装置具有和上述PG信号处理电路相同的有益效果。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种PG信号处理电路，其特征在于，包括：第一开关模块和第二开关模块，其中：

所述第一开关模块的第一输入端与DCDC电源芯片的输出端连接，所述第一开关模块的第二输入端与所述DCDC电源芯片的PG端连接，用于接入初始PG信号，所述第一开关模块的输出端与所述第二开关模块的输入端连接，所述第二开关模块的输出端与目标模块连接，用于向所述目标模块输出实际PG信号；

所述第一开关模块和所述第二开关模块的开关状态相反，所述实际PG信号和所述初始PG信号的电平状态相同。

2.根据权利要求1所述的PG信号处理电路，其特征在于，所述第一开关模块包括第一开关管、第一电阻及第二电阻，所述第二开关包括所述第二电阻、第三电阻及第三开关管，其中：

所述第一电阻的第一端与所述DCDC电源芯片的输出端连接，所述第一电阻的第二端与所述DCDC电源芯片的PG端及所述第一开关管的控制端连接，所述第一开关管的第一端与所述第二电阻的第一端及所述第二开关管的控制端连接，上拉电源分别与所述第二电阻的第二端及所述第三电阻的第一端连接，所述第一开关管的第二端及所述第二开关管的第二端均接地，所述第二开关管的第一端与所述第三电阻的第二端连接后的公共端作为所述第二开关模块的输出端。

3.根据权利要求1所述的PG信号处理电路，其特征在于，所述第一开关管为三极管，所述第二开关管为MOS管。

4.根据权利要求1所述的PG信号处理电路，其特征在于，所述第一开关管为NPN三极管，所述第二开关管为NMOS管。

5.根据权利要求1所述的PG信号处理电路，其特征在于，所述目标模块为控制模块或下一级DCDC电源芯片。

6.根据权利要求5所述的PG信号处理电路，其特征在于，所述控制模块为CPLD。

7.一种电源装置，其特征在于，包括如权利要求1-6任一项所述的PG信号处理电路。

Images