DE112017002457T5 - Konfigurierbarer und leistungsoptimierter integrierter Gäte-Treiber für USB-Stromlieferung und SoCs vom Typ C - Google Patents

Konfigurierbarer und leistungsoptimierter integrierter Gäte-Treiber für USB-Stromlieferung und SoCs vom Typ C Download PDF

Info

Publication number
DE112017002457T5
DE112017002457T5 DE112017002457.9T DE112017002457T DE112017002457T5 DE 112017002457 T5 DE112017002457 T5 DE 112017002457T5 DE 112017002457 T DE112017002457 T DE 112017002457T DE 112017002457 T5 DE112017002457 T5 DE 112017002457T5
Authority
DE
Germany
Prior art keywords
power fet
channel power
power
usb
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017002457.9T
Other languages
English (en)
Other versions
DE112017002457T8 (de
Inventor
Anup K. Nayak
Ramakrishna Venigalla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of DE112017002457T5 publication Critical patent/DE112017002457T5/de
Application granted granted Critical
Publication of DE112017002457T8 publication Critical patent/DE112017002457T8/de
Active legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Electronic Switches (AREA)

Abstract

Techniken für Leistungs-Feldeffekttransistor (Leistungs-FET)-Gate-Treiber sind hierin beschrieben. Bei einer beispielhaften Ausführungsform umfasst ein Gerät ein Universal Serial Bus (USB)-Subsystem, das in einer einzigen integrierten Schaltung (IC) angeordnet ist. Das USB-Subsystem umfasst eine Gate-Treiberschaltung, die konfiguriert ist, um sowohl einen N-Kanal-Leistungs-FET als auch einen P-Kanal-Leistungs-FET zu steuern.

Description

  • PRIORITÄT
  • Diese Anmeldung ist eine internationale Anmeldung der U.S.-Anmeldung Nr. 15/200 538 , eingereicht am 01. Juli 2016, die den Vorrang und Nutzen der vorläufigen Anmeldung Nr. 62/336 183, eingereicht am 13. Mai 2016, die hierin durch Verweis alle vollständig aufgenommen sind, beansprucht.
  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft integrierte Schaltungen (Integrated Circuits - ICs) und Systeme-on-Chip (SoCs), die konfiguriert sind, um Leistungstransfer zu/von elektronischen Geräten zu steuern.
  • ALLGEMEINER STAND DER TECHNIK
  • Diverse elektronische Geräte (wie zum Beispiel Smartphones, Tablet-Computer, Notebook-Computer, Laptopcomputer, Hubs, Ladegeräte, Adapter usw.) sind konfiguriert, um Leistung durch Universal-Serial-Bus(USB)-Steckverbinder zu übertragen. Zum Beispiel kann bei einigen Anwendungen ein elektronisches Gerät als ein Leistungsverbraucher konfiguriert sein, um Leistung durch einen USB-Steckverbinder (zum Beispiel zum Batterieaufladen) zu empfangen, während bei anderen Anwendungen ein elektronisches Gerät als ein Leistungslieferant konfiguriert sein kann, um Leistung zu einem anderen Gerät, das mit ihm durch einen USB-Steckverbinder verbunden ist, bereitzustellen. Elektronische Geräte sind typischerweise konfiguriert, um Strom durch Leistungswege zu übertragen, die Leistung-Feldeffekttransistoren (Leistungs-FETs) als Schaltvorrichtungen aufweisen. Im Allgemeinen wird ein Leistungs-FET ein N-Kanal-Typ (ein N-Kanal-Leistungs-FET) genannt, wenn seine Source und sein Drain „n+“-Bereiche sind und sein Kanal (oder Körper) ein „p“-Bereich ist. Ein Leistungs-FET wird ein P-Kanal-Typ (ein P-Kanal-Leistungs-FET) genannt, wenn seine Source und sein Drain „p+“-Bereiche sind und sein Kanal (oder Körper) ein „n“-Bereich ist. Da Leistungs-FETs von einem N-Kanal-Typ oder einem P-Kanal-Typ sein können, die unterschiedliche Merkmale haben, sind Hersteller elektronischer Geräte daher mit diversen Herausforderungen konfrontiert, wenn sie elektronische Geräte konzipieren, die Leistungswege mit N-Kanal-Leistungs-FETs und Leistungswege mit P-Kanal-Leistungs-FETs unterstützen sollen.
  • Figurenliste
    • 1A veranschaulicht ein Beispiel einer On-Die-Steuervorrichtung von einem USB-Subsystem mit integrierter Schaltung (IC) in Übereinstimmung mit einigen Ausführungsformen.
    • 1B veranschaulicht beispielhafte Geräte, die die IC-Steuervorrichtung mit dem USB-Subsystem der 1A gemäß beispielhaften Ausführungsformen aufweisen können.
    • 2A veranschaulicht eine beispielhafte integrierte Gate-Treiberschaltung für Leistungs-FETs mit gemeinsamen Gate-Steuerungen in Übereinstimmung mit einigen Ausführungsformen.
    • 2B veranschaulicht eine beispielhafte integrierte Gate-Treiberschaltung für Leistungs-FETs mit unabhängigen Gate-Steuerungen in Übereinstimmung mit einigen Ausführungsformen.
    • 3 veranschaulicht ein Diagramm mit Spannungswellenformen eines Steuersignals an dem Gate eines N-Kanal-Leistungs-FET in Übereinstimmung mit einer beispielhaften Ausführungsform.
    • 4 veranschaulicht ein Diagramm mit Spannungswellenformen des Steuersignals an dem Gate eines P-Kanal-Leistungs-FET in Übereinstimmung mit der Ausführungsform in 3.
    • 5 veranschaulicht eine beispielhafte IC-Steuervorrichtung mit konfigurierbarer (konfigurierbaren)/programmierbarer (programmierbaren) integrierter/integrierten) Gate-Treiberschaltung(en) in Übereinstimmung mit einigen Ausführungsformen.
    • 6 veranschaulicht ein beispielhaftes Verfahren zum Betreiben von Leistungs-FET(s) in Übereinstimmung mit einigen Ausführungsformen.
    • 7 veranschaulicht ein beispielhaftes System in Übereinstimmung mit einigen Ausführungsformen.
    • 8 veranschaulicht ein Diagramm mit Spannungswellenformen eines Gate-Treiber-Ausgangssignals zum Steuern von N-Kanal-Leistungs-FET(s) gemäß einer beispielhaften Ausführungsform.
    • 9 veranschaulicht ein Diagramm mit Spannungswellenformen des Gate-Treiber-Ausgangssignals zur Steuerung von P-Kanal-Leistungs-FET(s) gemäß der Ausführungsform in 8.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung legt zahlreiche spezifische Einzelheiten, wie Beispiele spezifischer Systeme, Bauelemente, Verfahren usw., dar, um ein gutes Verständnis der diversen Ausführungsformen der Techniken, die hierin für Leistungs-FET-Gate-Treiberschaltungen beschrieben sind, bereitzustellen. Es ist jedoch für den Fachmann klar, dass mindestens einige Ausführungsformen ohne diese spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen sind gut bekannte Bauelemente, Elemente oder Verfahren nicht ausführlich beschrieben oder werden in einem einfachen Blockschaltbildformat präsentiert, um unnötiges Verschleiern der hierin beschriebenen Techniken zu vermeiden. Die spezifischen Einzelheiten, die unten dargelegt sind, sind daher nur beispielhaft. Besondere Umsetzungen können von diesen beispielhaften Einzelheiten abweichen und immer noch als innerhalb des Geists und des Schutzbereichs der vorliegenden Erfindung betrachtet werden.
  • In der Beschreibung bedeutet Verweis auf „eine (beliebige) Ausführungsform“, „eine (bestimmte) Ausführungsform“, „eine beispielhafte Ausführungsform“, „einige Ausführungsformen“ und „diverse Ausführungsformen“, dass ein besonderes Merkmal, eine besondere Struktur, ein besonderer Schritt, ein besonderer Vorgang oder eine besondere Charakteristik, die in Zusammenhang mit der Ausführungsform bzw. den Ausführungsformen beschrieben ist, in mindestens einer Ausführungsform der Erfindung enthalten ist. Weiter verweisen erscheinende Phrasen wie „eine (beliebige) Ausführungsform“, „eine (bestimmte) Ausführungsform“, „eine beispielhafte Ausführungsform“, „einige Ausführungsformen“ und „diverse Ausführungsformen“ an diversen Stellen in der Beschreibung nicht notwendigerweise alle auf dieselbe Ausführungsform bzw. Ausführungsformen.
  • Die Beschreibung weist Verweise auf die begleitenden Zeichnungen auf, die fester Bestandteil der ausführlichen Beschreibung sind. Die Zeichnungen zeigen Veranschaulichungen in Übereinstimmung mit beispielhaften Ausführungsformen. Diese Ausführungsformen, die hierin auch „Beispiele“ genannt werden können, sind mit genügend Einzelheiten beschrieben, um es dem Fachmann zu ermöglichen, die Ausführungsformen des beanspruchten Gegenstands, der hierin beschrieben ist, in die Praxis umzusetzen. Die Ausführungsformen können kombiniert werden, andere Ausführungsformen können eingesetzt werden, oder Struktur-, Logik- und elektrische Änderungen können erfolgen, ohne von dem Schutzbereich und Geist des beanspruchten Gegenstands abzuweichen. Man muss verstehen, dass die hierin beschriebenen Ausführungsformen nicht bezwecken, den Schutzbereich des Gegenstands einzuschränken, sondern es vielmehr einem Fachmann ermöglichen sollen, den Gegenstand in die Praxis umzusetzen, herzustellen und/oder den Gegenstand zu verwenden.
  • Hierin sind diverse Ausführungsformen von Techniken für Leistungs-FET-Gate-Treiberschaltungen in elektronischen Geräten beschrieben. Beispiele solcher elektronischen Geräte umfassen uneingeschränkt Personal Computer (zum Beispiel Laptop-Computer, Notebook-Computer usw.), mobile Rechengeräte (zum Beispiel Tablets, Tablet-Computer, Lesegeräte usw.), mobile Kommunikationsgeräte (zum Beispiel Smartphones, Mobiltelefone, Personal Digital Assistants, Meldegeräte, Taschen-PCs usw.), Konnektivitäts- und Ladegeräte (zum Beispiel Hubs, Docking-Stationen, Adapter, Ladegeräte usw.), Audio-/Video-/Datenaufzeichnungs- und/oder Wiedergabegeräte (zum Beispiel Kameras, Diktiergeräte, handgehaltene Scanner, Bildschirme usw.) sowie andere ähnliche elektronische Geräte, die USB-Steckverbinder (Schnittstellen) zur Kommunikation und/oder zum Batterieaufladen verwenden können.
  • Wie hier verwendet, wird ein elektronisches Gerät oder ein System als „USBfähig“ bezeichnet, falls das elektronische Gerät oder System mit mindestens einer Herausgabe einer Universal-Serial-Bus(USB)-Spezifikation übereinstimmt. Beispiele solcher USB-Spezifikationen umfassen uneingeschränkt die USB-Spezifikation Revision 2.0, die USB-3.0-Spezifikation, die USB-3.1-Spezifikation und/oder diverse Ergänzungen (zum Beispiel On-The-Go oder OTG), Versionen und Errata davon auf. Die USB-Spezifikationen definieren im Allgemeinen die Charakteristiken (zum Beispiel Attribute, Protokolldefinition, Transaktionstypen, Busmanagement, Programmierschnittstellen usw.) eines differenziellen seriellen Busses, die erforderlich sind, um Standard-Kommunikationssysteme und Peripheriegeräte zu entwerfen und zu bauen. Ein USB-fähiges Peripheriegerät verbindet zum Beispiel ein USB-fähiges Host-Gerät durch einen USB-Port des Hosts-Geräts, um ein USB-fähiges System zu bilden. Ein USB 2.0-Port weist eine Stromleitung zu 5 V (VBUS genannt), ein Differenzialpaar von Datenleitungen (D+ oder DP und D- oder DN genannt) sowie eine Masseleitung zur Stromrückführung (GND genannt) auf. Ein USB-3.0-Port stellt auch den VBUS, D+, D- und GND-Leitungen für Rückwärtskompatibilität mit USB 2.0 bereit. Zusätzlich stellt zum Unterstützen eines schnelleren Differenzial-Busses (der USB SuperSpeed Bus) ein USB-3.0-Port auch ein Differenzialpaar von Senderdatenleitungen (SSTX+ und SSTX- genannt), ein Differenzialpaar von Empfängerdatenleitungen (SSRX+ und SSRX- genannt), eine Stromleitung für Strom (DPWR genannt) sowie einen Masseleiter für Stromrückführung (DGND genannt) bereit. Ein USB-3.1-Port stellt dieselben Leitungen wie ein USB-3.0-Port für Rückwärtskompatibilität mit USB-2.0- und USB-3.0-Kommunikationen bereit, erweitert aber die Leistung des SuperSpeed-Busses durch eine Reihe von Merkmalen, die Enhanced SuperSpeed genannt werden.
  • Eine neue aufstrebende Technologie für USB-Steckverbinder, USB Typ-C genannt, wurde kürzlich in diversen Herausgaben der USB-Typ-C-Spezifikation (wie zum Beispiel Herausgabe 1.0 vom 11. August 2014, Herausgabe 1.1 vom 3. April 2015 usw.) definiert. Die diversen Herausgaben der USB-Typ-C-Spezifikation definieren ein USB-Typ-C-Gehäuse, Stecker und Kabel, die USB-Kommunikationen sowie Leistungslieferung über neuere USB-Leistungslieferprotokolle unterstützen können, die in diversen Überarbeitungen der USB-Power-Delivery-(USB-PD)-Spezifikation definiert sind (wie zum Beispiel Revision 1.0, herausgegeben am 5. Juli 2012, Revision 2.0, herausgegeben am 11. August 2014 usw.).
  • Einige elektronische Geräte können mit einer spezifischen Herausgabe und/oder einer Version der USB-Typ-C-Spezifikation (wie zum Beispiel der USB-Typ-C-Spezifikation, Herausgabe 1.0, der USB-Typ-C-Spezifikation, Herausgabe 1.1 oder einer späteren Herausgabe) übereinstimmen. Wie hier verwendet, verweist ein „USB-Typ-C-Subsystem“ auf Hardwareschaltungen, die von Firmware und/oder Software in einer integrierten Schaltung (IC)-Steuervorrichtung steuerbar sein können, die konfiguriert und betreibbar ist, um die Funktionen auszuführen und die Forderungen, die in mindestens einer Herausgabe der USB-Typ-C-Spezifikation festgelegt sind, erfüllen kann. Beispiele solcher Typ-C-Funktionen und Forderungen können uneingeschränkt Daten- und andere Kommunikationen gemäß USB 2.0 und USB 3.0/3.1, elektromechanische Definitionen und Leistungsforderungen für Typ-C-Gehäuse, elektromechanische Definitionen und Leistungsforderungen für Typ-C-Steckverbinder, Forderungen für Typ-C-zu-Legacy-Kabelmontagen und Adapter, Forderungen für Typ-C-basierte Geräteerfassung- und Schnittstellenkonfiguration, Forderungen für optimierte Leistungslieferung für Typ-C-Steckverbinder usw. umfassen. Gemäß der USB-Typ-C-Spezifikation bzw. Spezifikationen stellt ein Typ-C-Port unter anderem VBUS-, D+-, D--, GND-, SSTX+-, SSTX--, SSRX+- und SSRX--Leitungen bereit. Zusätzlich stellt ein Typ-C-Port auch eine Seitenbandverwendungs-(Sideband Use - SNU genannt)-Leitung zum Melden von Seitenbandfunktionalität und eine Configuration-Channel-(CC genannt)-Leitung zum Entdecken, Konfigurieren und Verwalten von Verbindungen über ein Typ-C-Kabel bereit. Ein Typ-C-Port kann mit einem Typ-C-Steckverbinder und mit einem Typ-C-Gehäuse assoziiert werden. Zur Erleichterung des Gebrauchs werden der Typ-C-Steckverbinder und das Typ-C-Gehäuse ein umkehrbares Paar genannt, das ungeachtet der Ausrichtung zwischen Steckverbinder und Gehäuse funktioniert. Daher stellt ein Standard-Typ-C-Steckverbinder, der als ein Standard-Typ-C-Steckverbinder oder Gehäuse angeordnet ist, Kontakte unter anderem für vier VBUS-Leitungen, vier Masserückkehr(GND)-Leitungen, zwei D+-Leitungen (DP1 und DP2), zwei D--Leitungen (DN1 und DN2), zwei SSTX+-Leitungen (SSTXP1 und SSTXP2), zwei SSTX--Leitungen (SSTXN1 und SSTXN2), zwei SSRX+-Leitungen (SSRXP1 und SSRXP2), zwei SSRX--Leitungen (SSRXN1 und SSRXN2), zwei CC-Leitungen (CC1 und CC2) sowie zwei SBU-Leitungen (SBU1 und SBU2) bereit.
  • Einige elektronische Geräte können mit einer spezifischen Überarbeitung und/oder Version der USB-PD-Spezifikation kompatibel sein (zum Beispiel mit der USB Power Delivery Specification, Revision 1.0, der USB Power Delivery Specification, Revision 2.0 oder späteren Überarbeitungen und/oder Versionen davon). Die USB-PD-Spezifikation definiert ein Standardprotokoll, das konzipiert ist, um die maximale Funktionalität von USB-fähigen Geräten zu ermöglichen, indem anpassungsfähigere Leistungslieferung zu/von ihnen gemeinsam mit Datenkommunikationen über ein einziges Typ-C-Kabel durch USB-Typ-C-Ports bereitgestellt wird. Die USB-PD-Spezifikation beschreibt zum Beispiel die Architektur, Protokolle, Leistungsversorgungsverhalten, Parameter und Verkabelung, die zum Verwalten von Leistungslieferung über USB-Typ-C-Kabel bis zu 100 Watt Leistung erforderlich sind. Gemäß der USB-PD-Spezifikation können USB-fähige Geräte für mehr Strom und/oder höhere oder niedrigere Spannungen über ein USB-Typ-C-Kabel verhandeln, die in älteren USB-Spezifikationen definiert sind (wie zum Beispiel in der USB 2.0 Specification, USB 3.1 Specification, der USB Battery Charging Specification Rev. 1.0/1.1/1.2 usw.). Wie hier verwendet, verweist „USB-PD-Subsystem“ auf Hardwareschaltungen, die von Firmware und/oder Software in einer Steuervorrichtung mit integrierter Schaltung (IC) steuerbar sein können, die konfiguriert und betreibbar ist, um die Funktionen auszuführen und die Forderungen, die in mindestens einer Herausgabe der USB-PD-Spezifikation festgelegt sind, zu erfüllen.
  • Ein elektronisches Gerät verwendet typischerweise eine Leistungstransferschaltung (Leistungsweg), um Leistung zu/von dem Gerät zu übertragen. Unter anderen elektronischen Bauelementen weist ein Leistungsweg einen oder mehrere Leistungs-FETs auf, die inline auf dem Leistungsweg gekoppelt sind, um als Schalter (zum Beispiel EIN/AUS-Schalter) zu arbeiten. Leistungs-FETs unterscheiden sich in einigen wichtigen Merkmalen von FETs und anderen Typen von Transistorschaltgeräten, die für andere Anwendungen ohne Leistungsübertragung verwendet werden. Als ein diskretes Halbleiterschaltgerät muss ein Leistungs-FET eine große Strommenge zwischen seiner Source und seinem Drain tragen, während er EIN ist, oder sehr niedrigen Widerstand von seiner Source zu seinem Drain haben, während er EIN ist, und hohen Spannungen von seiner Source zu seinem Drain standhalten, während er AUS ist. Ein Leistungs-FET kann zum Beispiel als fähig charakterisiert sein, Ströme in dem Bereich von mehreren Hundert Milliampere (zum Beispiel 300 bis 400 mA) bis mehreren Ampere (zum Beispiel 3 bis 5 A oder höher) zu tragen und Spannungen in dem Bereich von 12 Volt bis 40 V (oder höher) über seine Source zu seinem Drain zu führen. Der Widerstand zwischen der Source und dem Drain eines Leistungs-FET-Geräts muss sehr klein sein, um den Leistungsverlust über das Gerät zu verhindern (oder zumindest sehr gering zu halten). Der Widerstand zwischen der Source und dem Drain eines Leistungs-FETs wird durch die Spannung, die an das Gate des Leistungs-FET, während er EIN ist, von einer Gate-Treiberschaltung (Gate-Treiber) angelegt wird (zumindest zum Teil) gesteuert, was verwendet wird, um den Leistungs-FET in einem gegebenen Leistungsweg eines elektronischen Geräts zu steuern. Zum Einschalten und EIN-Halten eines N-Kanal-Leistungs-FET legt eine Gate-Treiberschaltung eine positive Spannung an das Gate des Leistungs-FET an, die höher ist als die Spannung, die an die Source des Leistungs-FET angelegt wird. Dieser positive Spannungsunterschied zwischen der Gate-Spannung und der Source-Spannung eines Leistungs-FETs wird „Übersteuerspannung“ genannt, wobei der Widerstand zwischen der Source und dem Drain des Leistungs-FET umso niedriger wird je höher die Übersteuerspannung wird. Zum Einschalten und EIN-Halten eines P-Kanal-Leistungs-FET muss eine Gate-Treiberschaltung an das Gate des Leistungs-FET eine Spannung anlegen, die niedriger ist als die Spannung an der Quelle des Leistungs-FET, wobei der Widerstand zwischen der Source und dem Drain des Leistungs-FET umso niedriger wird, je niedriger die Gate-Spannung wird.
  • Herkömmlich werden N-Kanal-Leistungs-FETs von Halbleiterherstellern vorgezogen, weil sie kleiner sind und daher weniger Halbleitersubstratfläche zum Bereitstellen derselben Leistungsübertragungsmerkmale erfordern. P-Kanal-Leistungs-FETs haben jedoch den Vorteil, dass sie an einer 0-V-Gatespannung EINgeschaltet werden können, was für einige Stromverbraucheranwendungen (wie zum Beispiel das Laden einer leeren Batterie in einem Mobilgerät) günstig ist. Aufgrund der unterschiedlichen Merkmale von N-Kanal-Leistungs-FETs und P-Kanal-Leistungs-FETs wird ein Typ einer diskreten IC-Steuervorrichtung typischerweise zum Steuern von N-Kanal-Leistungs-FETs (wie sie zum Beispiel in Anwendungen zum Bereitstellen von Leistung verwendet werden) verwendet, und ein unterschiedlicher Typ einer diskreten Steuervorrichtung wird zum Steuern von P-Kanal-Leistungs-FETs (wie sie zum Beispiel in Leistungsverbraucheranwendungen verwendet werden) verwendet. Eine diskrete separate IC-Steuervorrichtung funktioniert typischerweise durch Empfangen eines Steuersignals von außerhalb des Steuervorrichtungschips und durch Umwandeln dieses Steuersignals in die Spannung, die auf dem Gate des N-Kanal- oder P-Kanal-Leistungs-FETs getrieben wird. Ein Hersteller elektronischer Geräte muss daher frühzeitig in dem Konzeptionszyklus eines elektronischen Geräts entscheiden, welchen Typ von IC-Steuervorrichtung (zum Beispiel Steuervorrichtung für N-Kanal-Leistungs-FETs oder Steuervorrichtung für P-Kanal-Leistungs-FETs) er für den bzw. die Leistungswege verwenden soll, wodurch es an Anpassungsfähigkeit zum Verwenden derselben IC-Steuervorrichtung mangelt, wenn N-Kanal-Leistungs-FETs und P-Kanal-Leistungs-FETs für spezifische Anwendungen zu steuern sind. Dieser Mangel an Anpassungsfähigkeit führt zu diversen Nachteilen, wie unter anderem längere Konzeptionszeiten, einer gesteigerten Materialliste (Bill of Materials - BOM) und ein Erfordernis, mehrere IC-Steuervorrichtungschips mit unterschiedlichen Gate-Treiberschaltungen zu charakterisieren.
  • Um diesen und anderen Nachteilen herkömmlicher IC-Steuervorrichtungen mit Gate-Treibern für Leistungs-FETs zu begegnen, stellen bei einigen Ausführungsformen die Techniken, die hierin beschrieben sind, eine IC-Steuervorrichtung mit einer programmierbaren/konfigurierbaren integrierten Gate-Treiberschaltung bereit, die drei Ausgangszustände zum Treiben der Gates sowohl von N-Kanal-Leistungs-FETs als auch P-Kanal-Leistungs-FETs unterstützt. In einem ersten Zustand (positiver Schwellenwertzustand) kann die Gate-Treiberschaltung betrieblich programmiert und/oder konfiguriert werden, um ein Ausgangssignal mit einer Spannung bereitzustellen, die gleich oder größer ist als eine positive Schwellenspannung, um N-Kanal-Leistungs-FET(s) EINzuschalten und EIN zu halten. In einem zweiten Zustand (Nullspannungs- oder 0-V-Zustand) kann die Gate-Treiberschaltung betrieblich programmiert und/oder konfiguriert werden, um ein Ausgangssignal mit einer Spannung bereitzustellen, die im Wesentlichen null (das heißt 0 V) ist, um N-Kanal-Leistungs-FET(s) AUSzuschalten und P-Kanal-Leistungs-FET(s) EINzuschalten und EIN zu halten. Bei einem dritten Zustand (Hochimpedanz- oder HiZ-Zustand), kann die Gate-Treiberschaltung betrieblich programmiert und/oder konfiguriert werden, um ein Ausgangssignal bereitzustellen, das eine hohe Impedanz hat, um P-Kanal-Leistungs-FET(s) AUSzuschalten. Diese Fähigkeit, beliebige dieser drei Zustände während des Betriebs derselben Gate-Treiberschaltung zu programmieren/konfigurieren, erlaubt es gemeinsam mit den hierin beschriebenen Verfahren, automatisch den Typ von Leistungs-FETs, der verwendet wird, zu erfassen und beliebige erforderliche Gate-Treiber-Ausgangsspannungen zu programmieren, die IC-Steuervorrichtungen, die hierin beschrieben sind, eine leistungsoptimierte, Einzel-Chip-Lösung für Hersteller bereitstellen, die Design-Anpassungsfähigkeit benötigen, um N-Kanal- und/oder P-Kanal-Leistungs-FETs für diverse Anwendungen auszuwählen.
  • Bei einer beispielhaften Ausführungsform umfasst ein Gerät ein USB-Subsystem, das in einer einzigen IC angeordnet ist. Das USB-Subsystem umfasst eine Gate-Treiberschaltung, die konfiguriert ist, um sowohl einen N-Kanal-Leistungs-FET als auch einen P-Kanal-Leistungs-FET zu steuern. Bei einem beispielhaften Aspekt ist das USB-Subsystem ein USB-PD-Subsystem, während das USB-Subsystem bei einem anderen Aspekt ein USB-Typ-C-Subsystem ist. Bei einem beispielhaften Aspekt ist die Gate-Treiberschaltung konfiguriert, um den N-Kanal-Leistungs-FET und den P-Kanal-Leistungs-FET basierend auf Steuersignalen von Firmware, die in dem USB-Subsystem konfiguriert ist, zu steuern. Bei einem anderen beispielhaften Aspekt sind ein oder mehrere Ausgänge der einzigen IC mit einem oder mehreren Kontakten eines Chip-Package gekoppelt, wobei die Gate-Treiberschaltung konfiguriert ist, um den N-Kanal-Leistungs-FET und den P-Kanal-Leistungs-FET auf demselben einen oder denselben mehreren Kontakten des Chip-Package zu steuern. Bei einem beispielhaften Aspekt ist das USB-Subsystem konfiguriert, um zu bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der Gate-Treiberschaltung gekoppelt ist. Bei einem anderen beispielhaften Aspekt ist die Gate-Treiberschaltung konfiguriert, um ein Ausgangssignal an einer positiven Schwellenspannung, einer Nullschwellenspannung und einer Spannung mit hoher Impedanz bereitzustellen. Bei einem beispielhaften Aspekt weist die Gate-Treiberschaltung einen Ausgang auf, der konfiguriert ist, um zwei Leistungs-FETs zu steuern, die auf einem externen Leistungsweg gekoppelt sind. Bei einem anderen beispielhaften Aspekt weist die Gate-Treiberschaltung zwei separate Ausgänge auf, die konfiguriert sind, um unabhängig zwei separate Leistungs-FETs zu steuern, die auf einem externen Leistungsweg gekoppelt sind.
  • Bei einer beispielhaften Ausführungsform umfasst ein Verfahren für ein USB-fähiges Gerät mit einer IC-Steuervorrichtung: Bestimmen durch die IC-Steuervorrichtung, ob ein N-Kanal-Leistungs-FET oder ein P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist; Steuern des N-Kanal-Leistungs-FET durch eine Gate-Treiberschaltung der IC-Steuervorrichtung, wenn bestimmt wird, dass der N-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist; und Steuern des P-Kanal-Leistungs-FET durch die Gate-Treiberschaltung der IC-Steuervorrichtung, wenn bestimmt wird, dass der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist. Bei einem beispielhaften Aspekt umfasst das Bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist, das Empfangen eines Signals auf einem Eingang der IC-Steuervorrichtung. Bei einem anderen beispielhaften Aspekt umfasst das Bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist, das Hochladen einer Firmwareeinstellung in die IC-Steuervorrichtung. Bei einem anderen beispielhaften Aspekt umfasst das Bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist, das Ausführen einer Spannungserfassung auf einem oder mehreren Ausgängen der Gate-Treiberschaltung. Bei einem beispielhaften Aspekt umfasst das Steuern des N-Kanal-Leistungs-FET: das Ausgeben durch die Gate-Treiberschaltung einer positiven Schwellenspannung, um den N-Kanal-Leistungs-FET EINzuschalten; und das Ausgeben durch die Gate-Treiberschaltung einer Nullspannung, um den N-Kanal-Leistungs-FET AUSzuschalten. Bei einem anderen beispielhaften Aspekt umfasst das Steuern des P-Kanal-Leistungs-FETs: das Ausgeben durch die Gate-Treiberschaltung einer Nullspannung, um den P-Kanal-Leistungs-FET EINzuschalten; und das Ausgeben durch die Gate-Treiberschaltung einer Spannung mit hoher Impedanz, um den P-Kanal-Leistungs-FET AUSzuschalten. Bei einem beispielhaften Aspekt dieser Ausführungsform umfasst das Verfahren weiter das Bestimmen eines Spannungspegels für ein Ausgangssignal der Gate-Treiberschaltung basierend darauf, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist.
  • Bei einer beispielhaften Ausführungsform umfasst ein USB-fähiges System einen Leistungsweg und eine IC-Steuervorrichtung, die gekoppelt ist, um den Leistungsweg zu steuern. Die IC-Steuervorrichtung ist konfiguriert und/oder programmierbar, um: zu bestimmen, ob ein N-Kanal-Leistungs-FET oder ein P-Kanal-Leistungs-FET in den Leistungsweg gekoppelt ist; den N-Kanal-Leistungs-FET zu steuern, wenn bestimmt wird, dass der N-Kanal-Leistungs-FET in den Leistungsweg gekoppelt ist; und den P-Kanal-Leistungs-FET zu steuern, wenn bestimmt wird, dass der P-Kanal-Leistungs-FET mit dem Leistungsweg gekoppelt ist. Bei einem anderen beispielhaften Aspekt dieser Ausführungsform ist der Leistungsweg ein Leistungsverbraucherweg, während der Leistungsweg bei einem anderen beispielhaften Aspekt ein Leistungsbereitstellerweg ist. Bei einigen Aspekten dieser Ausführungsform umfasst die IC-Steuervorrichtung ein USB-Subsystem. Das USB-Subsystem kann ein USB-PD-Subsystem, ein USB-Typ-C-Subsystem oder beides sein.
  • 1A veranschaulicht ein beispielhaftes Gerät 100, das in Übereinstimmung mit den Techniken für Leistungs-FET-Gate-Treiberschaltungen, die hierin beschrieben sind, konfiguriert ist. Bei der Ausführungsform, die in 1A veranschaulicht ist, ist das Gerät 100 ein Steuervorrichtungschip mit integrierter Schaltung (IC) auf einem IC-Die gefertigt ist. Die IC-Steuervorrichtung 100 kann zum Beispiel ein Einzel-Chip-IC-Gerät aus der Familie der CCGx-USB-Steuervorrichtungen sein, die von Cypress Semiconductor Corporation, San Jose, Kalifornien, entwickelt wird. Bei einem anderen Beispiel kann die IC-Steuervorrichtung 100 eine Einzel-Chip-Typ-IC sein, die als ein System-on-Chip (SoC) hergestellt wird.
  • Unter anderen Bauelementen weist die IC-Steuervorrichtung 100 ein CPU-Subsystem 102, eine Peripherieverschaltungsarchitektur 114, Systemressourcen 116, diverse Eingangs-/Ausgangs-(E/A)-Blöcke (zum Beispiel 118A bis 118C) und ein USB-Subsystem 200 auf. Zusätzlich stellt die IC-Steuervorrichtung 100 Schaltungen und Firmware bereit, die konfiguriert und betreibbar sind, um eine Anzahl von Leistungszuständen 122 zu unterstützen.
  • Das CPU-Subsystem 102 weist eine oder mehrere CPUs (Zentraleinheiten) 104, Flashspeicher 106, SRAM (Static Random Access Memory, statischer Direktzugriffsspeicher) 108 und ROM (Read Only Memory, Nurlesespeicher) 110 auf, die mit der Systemverschaltungsarchitektur 112 gekoppelt sind. Die CPU 104 ist ein geeigneter Prozessor, der in einer System-on-Chip-Vorrichtung arbeiten kann. Bei einigen Ausführungsformen kann die CPU für Betrieb mit niedrigem Stromverbrauch mit umfangreichem Clock-Gating optimiert sein und kann diverse interne Steuerschaltungen aufweisen, die es der CPU erlauben, in diversen Leistungszuständen zu arbeiten. Die CPU kann zum Beispiel eine Wake-up-Interrupt-Steuervorrichtung aufweisen, die konfiguriert ist, um die CPU aus einem Ruhezustand zu wecken, wodurch erlaubt wird, dass Leistung abgeschaltet wird, wenn der IC-Chip in dem Ruhezustand ist. Der Flashspeicher 106 kann ein beliebiger Typ von Programmspeicher sein (zum Beispiel NAND-Flash, NOR-Flash usw.), der zum Speichern von Daten und/oder Programmen konfigurierbar ist. Der SRAM 108 kann ein beliebiger Typ flüchtigen oder nichtflüchtigen Speichers sein, der zum Speichern von Daten und Firmware-/Software-Anweisungen geeignet ist, auf die die CPU 104 zugreift. Der ROM 110 kann ein beliebiger Typ eines geeigneten Speichers sein, der konfigurierbar ist, um Boot-up-Routinen, Konfigurationsparameter und andere System-on-Chip-Firmwareparameter und Einstellungen zu speichern. Die Systemverschaltungsarchitektur 112 ist ein Systembus (zum Beispiel ein Single-Level oder Multi-Level Advanced High-Performance Bus oder AHB), der als eine Schnittstelle konfiguriert ist, die die diversen Bauelemente des CPU-Subsystems 102 miteinander sowie eine Daten- und Steuerschnittstelle zwischen den diversen Bauelementen des CPU-Subsystems und der Peripherie-Systemverschaltungsarchitektur 114 koppelt.
  • Die Peripherie-Systemverschaltungsarchitektur 114 ist ein Peripheriebus (zum Beispiel ein Single Level oder Multi Level AHB), der die Primärdaten und eine Steuerschnittstelle zwischen dem CPU-Subsystem 102 und seinen Peripheriegeräten und anderen Ressourcen, wie den Systemressourcen 116, E/A-Blöcken (zum Beispiel 118A bis 118C) und dem USB-Subsystem 200 bereitstellt. Die Peripherie-Verschaltungsarchitektur kann diverse Steuervorrichtungsschaltungen (zum Beispiel Direktspeicherzugriffs- oder DMA-Steuervorrichtungen) aufweisen, die programmiert sein können, um Daten zwischen Peripherieblöcken zu übertragen, ohne das CPU-Subsystem zu belasten. Bei diversen Ausführungsformen kann jedes der Bauelemente des CPU-Subsystems und der Peripherie-Verschaltungsarchitektur bei jeder Auswahl oder jedem Typ von CPU, Systembus und/oder Peripheriebus unterschiedlich sein.
  • Die Systemressourcen 116 weisen diverse elektronische Schaltungen auf, die den Betrieb der IC-Steuervorrichtung 100 in ihren diversen Zuständen und Modi unterstützen. Die Systemressourcen 116 können zum Beispiel ein Leistungssubsystem aufweisen, das die Leistungsressourcen liefert, die für jeden Steuervorrichtungszustand/- modus erforderlich sind, wie zum Beispiel Spannungs- und/oder Stromreferenzen, Wake-up-Interrupt-Controller (WIC), Power-on-Reset (POR) usw. Bei einigen Ausführungsformen kann das Leistungssubsystem der Systemressourcen 116 auch Schaltungen aufweisen, die es der IC-Steuervorrichtung 100 erlauben, Leistung zu beziehen oder aus/zu externen Quellen mit unterschiedlichen Spannungs- und/oder Strompegeln zu liefern. Die Systemressourcen 116 können auch ein Taktgeber-Subsystem aufweisen, das diverse Takte bereitstellt, die von der IC-Steuervorrichtung 100 verwendet werden, sowie Schaltungen, die diverse Steuerfunktionen, wie externes Reset, umsetzen.
  • Eine IC-Steuervorrichtung, wie die IC-Steuervorrichtung 100, kann diverse Typen von E/A-Blöcken und Subsystemen in diversen Ausführungsformen und Umsetzungen aufweisen. Bei der in 1A veranschaulichten Ausführungsform weist die IC-Steuervorrichtung 100 GPIO-(General Purpose Input Output - Allzweck-Eingangs/Ausgangs)-Blöcke 118A, TCPWM-(Timer/Counter/Pulse-Width-Modulations-Timer/Zähler/lmpulsbreitenmodulations)-Blöcke 118B, SCBs (Serial Communication Blocks - serielle Kommunikationsblöcke) 118C und das USB-Subsystem 200 auf. Die GPIOs 118A weisen Schaltungen auf, die konfiguriert sind, um diverse Funktionen umzusetzen, wie zum Beispiel Pull-Ups, Pull-Downs, Eingabeschwellenwertauswahl, Aktivieren/Deaktivieren von Eingangs- und Ausgangspufferspeicher, Multiplex-Signale, die mit diversen E/A-Kontakten verbunden sind usw. Die TCPWMs 118B weisen Schaltungen auf, die konfiguriert sind, um Timer, Zähler, Impulsbreitenmodulatoren, Decoder und diverse andere Analog/Gemischt-Signalelemente, die konfiguriert sind, um an Eingangs-/Ausgangssignalen zu arbeiten, umzusetzen. Die SCBs 118C weisen Schaltungen auf, die konfiguriert sind, um diverse serielle Kommunikationsschnittstellen umzusetzen, wie zum Beispiel I2C, SPI (Serial Peripheral Interface), UART (Universal Asynchronous Receiver/Transmitter) usw.
  • Das USB-Subsystem 200 ist in Übereinstimmung mit den hierin beschriebenen Techniken konfiguriert und kann auch Unterstützung für USB-Kommunikationen über USB-Ports (wie zum Beispiel USB 2.0, USB 3.0/3.1 usw.) sowie andere USB-Funktionalität, wie Leistungslieferung und Batterieaufladen) bereitstellen. Bei diversen Ausführungsformen kann das USB-Subsystem 200 zum Beispiel ein USB-PD-Subsystem, ein USB-Typ-C-Subsystem oder beide sein (zum Beispiel ein USB-Typ-C-Subsystem, das USB-PD-Funktionalität unterstützt). Das USB-Subsystem 200 weist einen Typ-C-Transceiver und Physical Layer Logic (PHY) auf, die als integrierte Basisband-PHY-Schaltung konfiguriert sind, um diverse digitale Codier-/Dekodierfunktionen auszuführen (zum Beispiel Codieren/Decodieren nach Biphase-Mark-Code-BMC, zyklische Redundanzchecks - CRC usw.) sowie analoge Signalverarbeitungsfunktionen, die an Übertragungen der physikalischen Schicht beteiligt sind. Die IC-Steuervorrichtung 100 (und/oder ihr USB-Subsystem 200) kann auch konfiguriert sein, um auf Kommunikationen zu antworten, die in einer USB-PD-Spezifikation definiert sind, wie zum Beispiel SOP, SOP' und SOP"-Messaging.
  • Bei der in 1A veranschaulichten Ausführungsform weist das USB-Subsystem 200 eine oder mehrere Gate-Treiberschaltungen 202 auf, die in Übereinstimmung mit den hierin beschriebenen Techniken konfiguriert sind. Jede Gate-Treiberschaltung 202 ist konfigurierbar und programmierbar, um sowohl N-Kanal-Leistungs-FET(s) als auch P-Kanal-Leistungs-FET(s) zu steuern, die in (einem) Leistungsweg(en) gekoppelt sind, die außerhalb der IC-Steuervorrichtung 100 sind. Jede Gate-Treiberschaltung 202 ist zum Beispiel konfiguriert, um ein Ausgangssignal in einem positiven Schwellenzustand, in einem Nullspannungszustand und in einem Zustand mit hoher Impedanz zu erzeugen, um die Gates sowohl der N-Kanal-Leistungs-FETs als auch der P-Kanal-Leistungs-FETs in Übereinstimmung mit den hierin beschriebenen Techniken zu steuern.
  • 1B veranschaulicht beispielhafte betriebliche Kontexte, in welchen die beschriebenen Techniken für Leistungs-FET-Gate-Treiberschaltungen umgesetzt werden können. In jedem dieser betrieblichen Kontexte kann eine IC-Steuervorrichtung (wie die IC-Steuervorrichtung 100 der 1A) in einem elektronischen Gerät (zum Beispiel in einem USB-fähigen Gerät) angeordnet und konfiguriert sein, um Operationen in Übereinstimmung mit den hierin beschriebenen Techniken auszuführen. Unter Bezugnahme auf 1B kann bei einer beispielhaften Ausführungsform eine IC-Steuervorrichtung 100A in einem Rechengerät (zum Beispiel einem Laptopcomputer 130) angeordnet und konfiguriert sein. Bei noch einer anderen beispielhaften Ausführungsform kann eine IC-Steuervorrichtung 100B in einem elektronischen Gerät (zum Beispiel Monitor 140) angeordnet und konfiguriert sein. Bei noch einer anderen beispielhaften Ausführungsform kann eine IC-Steuervorrichtung 100C in einem Networking-/Konnektivitätsgerät (zum Beispiel Hub 150) angeordnet und konfiguriert sein. Bei noch einer anderen beispielhaften Ausführungsform kann eine IC-Steuervorrichtung 100D in einem Ladegerät (zum Beispiel Wandladegerät 160) angeordnet und konfiguriert sein. Bei noch einer anderen beispielhaften Ausführungsform kann eine IC-Steuervorrichtung 100E in einem Mobilgerät (zum Beispiel Smartphone oder Tablet 170) angeordnet und konfiguriert sein. Bei anderen Ausführungsformen kann eine IC-Steuervorrichtung mit den Leistungs-FET-Gate-Treiberschaltungen, die hierin beschrieben sind, in diversen anderen elektronischen oder elektromechanischen Geräten (zum Beispiel Servomotoren, Antrieben mit variabler Frequenz, Netzteilen, Stromwandlern usw.) angeordnet sein, um diverse Leistungs-FETs, Bipolartransistoren mit isoliertem Gate (Insulated-Gate Bipolar Transistors - IGBTs) und dergleichen zu steuern.
  • 2A veranschaulicht eine IC-Steuervorrichtung 100 mit einer beispielhaften integrierten Gate-Treiberschaltung 202 für Leistungs-FETs in Übereinstimmung mit den hierin beschriebenen Techniken. Die IC-Steuervorrichtung 100 kann die gleiche sein wie die Steuervorrichtung 100, die in 1A beschrieben ist, oder kann eine Steuervorrichtung mit Strukturelementen eines unterschiedlichen Typs von SoC sein.
  • In 2A weist die IC-Steuervorrichtung 100 eine Gate-Treiberschaltung 202 auf, die in Übereinstimmung mit hierin beschriebenen Techniken konfiguriert ist. Die Gate-Treiberschaltung 202 weist eine Pumpe 204 und eine Transistorschaltvorrichtung 206 auf. Die Pumpe 204 ist mit den Eingängen 203 und 207 der IC-Steuervorrichtung 100 gekoppelt, und der Ausgang der Pumpe 204 ist mit dem Ausgang 209 der Gate-Treiberschaltung 202 gekoppelt. Der Eingang 203 ist konfiguriert, um programmierbare Spannungen V1/V2 und/oder V0 von der Firmware und/oder Registern der IC-Steuervorrichtung 100 zu empfangen und die empfangene Spannung bzw. Spannungen an die Pumpe 204 anzulegen. Der Eingang 207 der IC-Steuervorrichtung 100 ist konfiguriert, um ein Aktivierungssignal zu empfangen, das konfiguriert ist, um die Pumpe 204 zu aktivieren/deaktivieren. Der Schalter 206 ist zwischen den Ausgang 209 und die Masse gekoppelt, wobei das Gate des Schalters 206 mit dem Eingang 205 der IC-Steuervorrichtung 100 gekoppelt ist. Der Eingang 205 ist konfiguriert, um ein Aktivierungssignal von der Firmware der IC-Steuervorrichtung 100 zu empfangen und zu aktivieren, wobei, wenn es an das Gate des Schalters 206 angelegt wird, das Aktivierungssignal auf dem Eingang 205 konfiguriert ist, um den Schalter 206 einzuschalten, um die Spannung auf dem Ausgang 209 der Gate-Treiberschaltung 202 herunterzuziehen. Die IC-Steuervorrichtung 100 ist auf dem Chip-Package 101 angeordnet, das mit dem externen Leistungsweg 210 durch den Chip-Kontakt 109 gekoppelt ist.
  • Bei der Ausführungsform, die in 2A veranschaulicht ist, verwendet die Gate-Treiberschaltung 202 einen gemeinsamen Treiberausgang 209, um gleichzeitig zwei Leistungs-FETs (212 und 214) in dem Leistungsweg 210 zu steuern. Die zwei Leistungs-FETs 212 und 214 sind in Serie inline auf dem Leistungsweg 210 gekoppelt. Ein Grund für das Verwenden von zwei Leistungs-FETs zum Steuern des Leistungswegs besteht darin, dass ein Leistungs-FET eine intrinsische Stör-„Körperdiode“ zwischen seiner Source und seinem Drain hat, wobei eine solche intrinsische Stör-„Körperdiode“ immer in eine Richtung des Leistungswegs „Ein“ ist. Das Koppeln von zwei Leistungs-FETs in Serie mit ihren intrinsischen Stör-„Körperdioden“, die in entgegengesetzte Richtungen zeigen, eliminiert im Wesentlichen den Effekt dieser „Körperdioden“ in dem Leistungsweg.
  • 2A veranschaulicht, wie sowohl N-Kanal-Leistungs-FETs als auch P-Kanal-Leistungs-FETs mit einem gemeinsamen Steuerausgang der Gate-Treiberschaltung 202 gekoppelt werden können. Egal ob die Leistungs-FETs in dem Leistungsweg 210 vom N-Kanal- oder ein P-Kanal-Typ sind, werden die Gates beider Leistungs-FETs 212 und 214 jeweils mit dem Ausgang 209 der Gate-Treiberschaltung 202 durch den Kontakt 109 auf dem Chip-Package 101 gekoppelt. Wie in 2A gezeigt, sind die Leistungs-FETs 212 und 214 beide N-Kanal-Leistungs-FETs, wobei, wie durch durchgehende Linien angegeben, das Gate des Leistungs-FET 212 mit der Masse durch das Widerstandselement 212A gekoppelt ist, und das Gate des Leistungs-FET 214 mit der Masse durch das Widerstandselement 214A gekoppelt ist. Bei einer alternativen Anordnung des Leistungswegs können die Leistungs-FETs 212 und 214 beide P-Kanal-Leistungs-FETs sein, wobei, wie durch gestrichelte Linien angegeben, die Source des Leistungs-FET 212 mit dem Gate des Leistungs-FET 212 durch das Widerstandselement 212B gekoppelt sein kann und die Source des Leistungs-FET 214 mit dem Gate des Leistungs-FET 214 durch das Widerstandselement 214B gekoppelt sein kann. Bei einer unterschiedlichen alternativen Anordnung des Leistungswegs können die Leistungs-FETs 212 und 214 beide P-Kanal-Leistungs-FETs sein, wobei, wie durch gestrichelte Linien angegeben, der Drain des Leistungs-FET 212 mit dem Gate des Leistungs-FET 212 durch das Widerstandselement 212C gekoppelt sein kann, und der Drain des Leistungs-FET 214 mit dem Gate des Leistungs-FET 214 durch das Widerstandselement 214C gekoppelt sein kann. Wenn die Leistungs-FETs 212 und 214 in dem Leistungsweg 210 vom P-Kanal-Typ sind, ist die Gate-Treiberschaltung 202 konfiguriert, um eine Spannung mit hoher Impedanz an den Gates der Leistungs-FETs 212 und 214 zu liefern, indem einfach der Ausgang 209 potenzialfrei gemacht wird, was die Widerstandselemente 212B und 214B (oder 212C und 214C) veranlasst, die Gate-Spannungen der Leistungs-FETs 212 und 214 zu der Source- (oder Drain)-Spannung des jeweiligen Leistungs-FETs zu ziehen.
  • Wenn die Leistungs-FETs 212 und 214 in dem Leistungsweg 210 vom N-Kanal-Typ sind, treibt die Gate-Treiberschaltung 202 die Gates der N-Kanal-Leistungs-FETs 212 und 214 an eine Ausgangsspannung von im Wesentlichen 0 V, um diese Leistungs-FETs AUSzuschalten, und an eine positive Spannung (zum Beispiel höher als die Source-Spannung der Leistungs-FETs), um diese Leistungs-FETs EINzuschalten. Spezifisch empfängt die Gate-Treiberschaltung 202 die Spannungen V1/V2 und/oder V0 durch den Eingang 203. Die Spannungen V0, V1 und V2 sind typischerweise (aber nicht notwendigerweise) dieselben und stellen die Spannung dar, die durch den Leistungsweg 210 gehen muss. Bei diversen Umsetzungen kann die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) die Spannungen V0, V1 und V2 erfassen und/oder erzeugen und kann diese Spannungen als Bezugsspannungen zu der Pumpe 204 bereitstellen. Firmware-Logik und/oder andere Hardware in der Pumpe 204 ist konfiguriert, um die Bezugsspannungen zu verwenden, um an dem Ausgang 209 ein Ausgangssignal mit einer Spannung zu erzeugen, die ausreicht, um die N-Kanal-Leistungs-FETs 212 und 214 EINzuschalten. Wenn die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) ein Aktivierungssignal an dem Eingang 207 bereitstellt (wobei an dem Eingang 205 kein Aktivierungssignal bereitgestellt wird), wird die Pumpe 204 eingeschaltet, um ein Ausgangssignal mit ausreichend positiver Spannung durch den Ausgang 209 und den Kontakt 109 zu den Gates der N-Kanal-Leistungs-FETs 212 und 214 zu erzeugen und zu treiben. Als ein Resultat werden die N-Kanal-Leistungs-FETs 212 und 214 EINgeschaltet, um ihren vorgesehenen Strom durchzulassen, wodurch ein Leistungstransfer durch den Leistungsweg 210 ausgeführt wird. Zum AUSschalten der N-Kanal-Leistungs-FETs 212 und 214 entfernt die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) das Aktivierungssignal von dem Eingang 207, um die Pumpe 204 auszuschalten, und legt ein Pull-Down-Aktivierungssignal an den Eingang 205 an. Das Aktivierungssignal auf dem Eingang 205 schaltet den Schalter 206 ein, und die Ausgangsspannung an dem Ausgang 209 wird zur Systemmasse getrieben. Als ein Resultat wird eine Spannung von im Wesentlichen 0 V an die Gates der N-Kanal-Leistungs-FETs 212 und 214 angelegt, was diese Leistungs-FETs AUSschaltet, wodurch der Leistungstransfer durch den Leistungsweg 210 gestoppt wird.
  • Wenn die Leistungs-FETs 212 und 214 in dem Leistungsweg 210 vom P-Kanal-Typ sind, treibt die Gate-Treiberschaltung 202 die Gates der P-Kanal-Leistungs-FETs 212 und 214 an eine Ausgangsspannung von im Wesentlichen 0 V, um diese Leistungs-FETs EINzuschalten, und an eine Spannung mit hoher Impedanz (HiZ), um diese Leistungs-FETs AUSzuschalten. Wenn die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) ein Pull-Down-Aktivierungssignal an den Eingang 205 liefert (ohne Aktivierungssignalliefern an den Eingang 207, wodurch die Pumpe 204 aus bleibt), schaltet das Pull-Down-Aktivierungssignal den Schalter 206 ein, und die Ausgangsspannung an dem Ausgang 209 wird zu der Systemmasse getrieben (zum Beispiel starke 0 V). Als ein Resultat wird eine Spannung von im Wesentlichen 0 V an die Gates der P-Kanal-Leistungs-FETs 212 und 214 angelegt, was diese Leistungs-FETs EINschaltet, wodurch ein Leistungstransfer durch den Leistungsweg 210 ausgeführt wird. Um die P-Kanal-Leistungs-FETs 212 und 214 AUSzuschalten, entfernt die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) das Pull-Down-Aktivierungssignal von dem Eingang 205, und der Schalter 206 wird ausgeschaltet, um die Spannung an dem Ausgang 209 potenzialfrei zu machen. Als ein Resultat wird eine Spannung mit hoher Impedanz an den Ausgang 209 angelegt, und die externen Widerstandselemente 212B und 214B (oder 212C und 214C) ziehen die Spannungen an den Gates der P-Kanal-Leistungs-FETs 212 und 214 zu den Spannungen V1/V2 (oder V0) hoch. Die Spannung mit hoher Impedanz, die an den Ausgang 209 angelegt wird, veranlasst daher die Gate-Spannungen der P-Kanal-Leistungs-FETs 212 und 214, diese Leistungs-FETs AUSzuschalten, wodurch der Leistungstransfer durch den Leistungsweg 210 gestoppt wird.
  • 2B veranschaulicht eine IC-Steuervorrichtung 100 mit einer beispielhaften integrierten Gate-Treiberschaltung 202 für Leistungs-FETs in Übereinstimmung mit den hierin beschriebenen Techniken. Die IC-Steuervorrichtung 100 kann die gleiche sein wie die Steuervorrichtung 100, die in 1A veranschaulicht ist, oder kann eine Steuervorrichtung mit Strukturelementen eines unterschiedlichen Typs von SoC sein. Anders als in 2A ist die Gate-Treiberschaltung 202 in 2B mit zwei unabhängig gesteuerten Treiberausgängen konfiguriert, was es jedem Leistungs-FET in dem Leistungsweg 210 erlaubt, in einem zeitlichen Versatz voneinander EIN-/AUSgeschaltet zu werden, um Einschaltstrom zu verhindern.
  • In 2B weist die IC-Steuervorrichtung 100 eine Gate-Treiberschaltung 202 auf, die in Übereinstimmung mit hierin beschriebenen Techniken konfiguriert ist. Die Gate-Treiberschaltung 202 weist Pumpen 204-1 und 204-2 und Transistorschaltgeräte 206-1 und 206-2 auf. Die Pumpe 204-1 ist mit den Eingängen 203 und 207-1 der IC-Steuervorrichtung 100 gekoppelt, und der Ausgang der Pumpe 204-1 ist mit dem Ausgang 209-1 der Gate-Treiberschaltung 202 gekoppelt. Die Pumpe 204-2 ist mit den Eingängen 203 und 207-2 der IC-Steuervorrichtung 100 gekoppelt, und der Ausgang der Pumpe 204-2 ist mit dem Ausgang 209-2 der Gate-Treiberschaltung 202 gekoppelt. Der Eingang 203 ist konfiguriert, um programmierbare Spannungen V1/V2 und/oder V0 von der Firmware und/oder Registern der IC-Steuervorrichtung 100 zu empfangen und die empfangene Spannung bzw. Spannungen an die Pumpen 204-1 und 204-2 anzulegen. Der Eingang 207-1 der IC-Steuervorrichtung 100 ist konfiguriert, um ein Aktivierungssignal zu empfangen, das konfiguriert ist, um die Pumpe 204-1 zu aktivieren/deaktivieren, und der Eingang 207-2 ist konfiguriert, um ein Aktivierungssignal zu empfangen, das konfiguriert ist, um die Pumpe 204-2 zu aktivieren/deaktivieren. Der Schalter 206-1 ist zwischen den Ausgang 209-1 und die Masse gekoppelt, wobei das Gate des Schalters 206-1 mit dem Eingang 205-1 der IC-Steuervorrichtung 100 gekoppelt ist. Der Eingang 205-1 ist konfiguriert, um ein Aktivierungssignal von der Firmware der IC-Steuervorrichtung 100 zu empfangen, wobei, wenn es an das Gate des Schalters 206-1 angelegt wird, das Aktivierungssignal konfiguriert ist, um den Schalter 206-1 einzuschalten, um die Spannung auf dem Ausgang 209-1 herunterzuziehen. Der Schalter 206-2 ist zwischen den Ausgang 209-2 und die Masse gekoppelt, wobei das Gate des Schalters 206-2 mit dem Eingang 205-2 der IC-Steuervorrichtung 100 gekoppelt ist. Der Eingang 205-2 ist konfiguriert, um ein Aktivierungssignal von der Firmware der IC-Steuervorrichtung 100 zu empfangen, wobei, wenn es an das Gate des Schalters 206-2 angelegt wird, das Aktivierungssignal konfiguriert ist, um den Schalter 206-2 einzuschalten, um die Spannung auf dem Ausgang 209-2 herunterzuziehen. Die IC-Steuervorrichtung 100 ist in dem Chip-Package 101 angeordnet, wobei der Ausgang 209-1 der Gate-Treiberschaltung 202 durch den Chip-Kontakt 109-1 mit dem Leistungs-FET 212 in einem externen Leistungsweg 210 gekoppelt ist, und der Ausgang 209-2 der Gate-Treiberschaltung 202 durch den Chip-Kontakt 109-2 mit dem Leistungs-FET 214 in dem externen Leistungsweg 210 gekoppelt ist.
  • Bei der Ausführungsform, die in 2B veranschaulicht ist, verwendet die Gate-Treiberschaltung 202 zwei unabhängig gesteuerte Treiberausgänge (209-1 und 209-2), um jeden der Leistungs-FETs 212 und 214 in dem Leistungspaar 210 separat zu steuern. Das Verwenden zweier unabhängig gesteuerter Treiberausgänge 202 erlaubt es dem Gate-Treiber 202, die Leistungs-FETs 212 und 214 in einem zeitlichen Versatz voneinander EIN-/AUSzuschalten, wobei der zeitliche Versatz (zum Beispiel mehrere Millisekunden) programmierbar und/oder in der Firmware/den Registern der IC-Steuervorrichtung 100, die verwendet werden, um das Anlegen von Aktivierungssignalen an die Eingänge 205-1, 205-2, 207-1 und 207-2 zu steuern, gespeichert sein kann.
  • 2B veranschaulicht, wie sowohl N-Kanal-Leistungs-FETs als auch P-Kanal-Leistungs-FETs mit jeweils unabhängig gesteuerten Ausgängen der Gate-Treiberschaltung 202 gekoppelt werden können. Egal ob die Leistungs-FETs in dem Leistungsweg 210 vom N-Kanal-Typ oder ein P-Kanal-Typ sind, wird das Gate des Leistungs-FET 212 durch den Kontakt 109-1 an den Ausgang 209-1 der Gate-Treiberschaltung 202 gekoppelt, und das Gate des Leistungs-FET 214 wird durch den Kontakt 109-2 an den Ausgang 209-2 der Gate-Treiberschaltung 202 gekoppelt. Wie in 2B angegeben, sind die Leistungs-FETs 212 und 214 beide N-Kanal-Leistungs-FETs, wobei, wie durch durchgehende Linien angegeben, das Gate des Leistungs-FET 212 mit der Masse durch das Widerstandselement 212A gekoppelt ist, und das Gate des Leistungs-FET 214 mit der Masse durch das Widerstandselement 214A gekoppelt ist. Bei einer alternativen Anordnung des Leistungswegs können die Leistungs-FETs 212 und 214 beide P-Kanal-Leistungs-FETs sein, wobei, wie durch gestrichelte Linien angegeben, die Source des Leistungs-FET 212 mit dem Gate des Leistungs-FET 212 durch das Widerstandselement 212B gekoppelt sein kann, und die Source des Leistungs-FET 214 mit dem Gate des Leistungs-FET 214 durch das Widerstandselement 214B gekoppelt sein kann. Bei einer unterschiedlichen alternativen Anordnung des Leistungswegs können die Leistungs-FETs 212 und 214 beide P-Kanal-Leistungs-FETs sein, wobei, wie durch gestrichelte Linien angegeben, der Drain des Leistungs-FET 212 mit dem Gate des Leistungs-FET 212 durch das Widerstandselement 212C gekoppelt sein kann, und der Drain des Leistungs-FET 214 mit dem Gate des Leistungs-FET 214 durch das Widerstandselement 214C gekoppelt sein kann. Wenn die Leistungs-FETs 212 und 214 in dem Leistungsweg 210 vom P-Kanal-Typ sind, ist die Gate-Treiberschaltung 202 konfiguriert, um eine Spannung mit hoher Impedanz an den Gates der Leistungs-FETs 212 und 214 bereitzustellen, indem einfach die Ausgänge 209-1 und 209-2 jeweils potenzialfrei gemacht werden, was die Widerstandselemente 212B und 214B (oder 212C und 214C) veranlasst, die Gate-Spannungen der Leistungs-FETs 212 und 214 zu der Source- (oder Drain)-Spannung des jeweiligen Leistungs-FETs zu ziehen.
  • Wenn die Leistungs-FETs 212 und 214 in dem Leistungsweg 210 vom N-Kanal-Typ sind, treibt die Gate-Treiberschaltung 202 die Gates der N-Kanal-Leistungs-FETs 212 und 214 an eine Ausgangsspannung von im Wesentlichen 0 V, um diese Leistungs-FETs AUSzuschalten, und an eine positive Spannung (zum Beispiel höher als die Source-Spannung des Leistungs-FET), um diese Leistungs-FETs EINzuschalten. Spezifisch empfängt die Gate-Treiberschaltung 202 die Spannungen V1/V2 und/oder V0 durch den Eingang 203. Die Spannungen V0, V1 und V2 sind typischerweise (aber nicht notwendigerweise) dieselben und stellen die Spannung dar, die durch den Leistungsweg 210 gehen muss. Bei diversen Umsetzungen kann die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) die Spannungen V0, V1 und V2 erfassen und/oder erzeugen, und kann diese Spannungen als Bezugsspannungen zu den Pumpen 204-1 und 204-2 bereitstellen. Firmware-Logik und/oder andere Hardware in den Pumpen 204-1 und 204-2 ist konfiguriert, um die Bezugsspannungen zu verwenden, um jeweils an den Ausgängen 209-1 und 209-2 separate Ausgangssignale mit einer Spannung zu erzeugen, die ausreicht, um die N-Kanal-Leistungs-FETs 212 und 214 EINzuschalten. Wenn die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) ein Aktivierungssignal an dem Eingang 207-1 bereitstellt (wobei kein Aktivierungssignal an dem Eingang 205-1 bereitgestellt wird), wird die Pumpe 204-1 eingeschaltet, um ein Ausgangssignal mit ausreichend positiver Spannung durch den Ausgang 209-1 und den Kontakt 109-1 zu dem Gate des N-Kanal-Leistungs-FET 212 zu erzeugen und zu treiben. Auf ähnliche Art, wenn die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) ein Aktivierungssignal an dem Eingang 207-2 bereitstellt (wobei kein Aktivierungssignal an dem Eingang 205-2 bereitgestellt wird), wird die Pumpe 204-2 eingeschaltet, um ein Ausgangssignal mit ausreichend positiver Spannung durch den Ausgang 209-2 und den Kontakt 109-2 zu dem Gate des N-Kanal-Leistungs-FET 214 zu erzeugen und zu treiben. Als ein Resultat werden die N-Kanal-Leistungs-FETs 212 und 214 unabhängig (separat und möglicherweise in einem leichten zeitlichen Versatz) EINgeschaltet, um ihren vorgesehenen Strom durchzulassen, wodurch ein Leistungstransfer durch den Leistungsweg 210 ausgeführt wird. Zum AUSschalten des N-Kanal-Leistungs-FET 212, entfernt die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) das Aktivierungssignal von dem Eingang 207-1, um die Pumpe 204-1 auszuschalten, und legt ein Pull-Down-Aktivierungssignal an den Eingang 205-1 an. Das Aktivierungssignal auf dem Eingang 205-1 schaltet den Schalter 206-1 ein, und die Ausgangsspannung an dem Ausgang 209-1 wird zur Systemmasse getrieben. Auf ähnliche Art entfernt zum AUSschalten des N-Kanal-Leistungs-FET 214 die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) das Aktivierungssignal von dem Eingang 207-2, um die Pumpe 204-2 auszuschalten, und legt ein Pull-Down-Aktivierungssignal an den Eingang 205-2 an. Das Aktivierungssignal auf dem Eingang 205-2 schaltet den Schalter 206-2 ein, und die Ausgangsspannung an dem Ausgang 209-2 wird zur Systemmasse getrieben. Als ein Resultat wird eine Spannung von im Wesentlichen 0 V unabhängig an die Gates der N-Kanal-Leistungs-FETs 212 und 214 angelegt, was diese Leistungs-FETs (separat und möglicherweise in einem leichten zeitlichen Versatz) AUSschaltet, wodurch der Leistungstransfer durch den Leistungsweg 210 gestoppt wird.
  • Wenn die Leistungs-FETs 212 und 214 in dem Leistungsweg 210 vom P-Kanal-Typ sind, treibt die Gate-Treiberschaltung 202 die Gates der P-Kanal-Leistungs-FETs 212 und 214 an eine Ausgangsspannung von im Wesentlichen 0 V, um diese Leistungs-FETs EINzuschalten, und an eine Spannung mit hoher Impedanz (HiZ), um diese Leistungs-FETs AUSzuschalten. Wenn die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) ein Pull-Down-Aktivierungssignal an den Eingang 205-1 liefert (ohne Aktivierungssignalliefern an den Eingang 207-1, wodurch die Pumpe 204-1 aus bleibt), schaltet das Pull-Down-Aktivierungssignal an Eingang 205-1 den Schalter 206-1 ein, und die Ausgangsspannung an dem Ausgang 209-1 wird zu der Systemmasse getrieben (zum Beispiel starke 0 V). Ähnlich, wenn die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) ein Pull-Down-Aktivierungssignal an den Eingang 205-2 liefert (ohne Aktivierungssignalliefern an den Eingang 207-2, wodurch die Pumpe 204-2 aus bleibt), schaltet das Pull-Down-Aktivierungssignal an Eingang 205-2 den Schalter 206-2 ein, und die Ausgangsspannung an dem Ausgang 209-2 wird zu der Systemmasse getrieben (zum Beispiel starke 0 V). Als ein Resultat wird eine Spannung von im Wesentlichen 0 V unabhängig an die Gates der P-Kanal-Leistungs-FETs 212 und 214 angelegt, was diese Leistungs-FETs (separat und möglicherweise in einem leichten zeitlichen Versatz) EINschaltet, wodurch der Leistungstransfer durch den Leistungsweg 210 ausgeführt wird. Um den P-Kanal-Leistungs-FET 212 AUSzuschalten, entfernt die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) das Pull-Down-Aktivierungssignal von dem Eingang 205-1, und der Schalter 206-1 wird ausgeschaltet, um die Spannung an dem Ausgang 209-1 potenzialfrei zu machen. Ähnlich, um den P-Kanal-Leistungs-FET 214 AUSzuschalten, entfernt die IC-Steuervorrichtung 100 (und/oder ein beliebiges USB-Subsystem dieser) das Pull-Down-Aktivierungssignal von dem Eingang 205-2, und der Schalter 206-2 wird ausgeschaltet, um die Spannung an dem Ausgang 209-2 potenzialfrei zu machen. Als ein Resultat wird eine Spannung mit hoher Impedanz unabhängig an die Ausgänge 209-1 und 209-2 angelegt, und die externen Widerstandselemente 212B und 214B (oder 212C und 214C) ziehen die Spannungen an den Gates der P-Kanal-Leistungs-FETs 212 und 214 zu den Spannungen V1/V2 (oder V0) hoch. Die Spannung mit hoher Impedanz, die an die Ausgänge 209-1 und 209-2 angelegt wird, veranlasst daher die Gate-Spannungen der P-Kanal-Leistungs-FET 212 und 214, diese Leistungs-FETs (separat und möglicherweise in einem leichten zeitlichen Versatz) AUSzuschalten, wodurch der Leistungstransfer durch den Leistungsweg 210 gestoppt wird.
  • Die 3 und 4 veranschaulichen Spannungsdiagramme von Steuersignalen, die von derselben Gate-Treiberschaltung angelegt werden können, um jeweils einen N-Kanal in Übereinstimmung mit den hierin beschriebenen Techniken zu steuern.
  • 3 veranschaulicht die Spannungswellenform eines Steuersignals, das von einer Gate-Treiberschaltung zu dem Gate eines N-Kanal-Leistungs-FET in Übereinstimmung mit den hierin beschriebenen Techniken getrieben wird. Um eine Leistungstransferspannung „vpwr_in“ durch einen N-Kanal-Leistungs-FET durchgehen zu lassen, muss eine Gate-Treiberschaltung eine Ausgangsspannung ausgeben, die höher ist als die Summe der Leistungstransferspannung und der Schwellenspannung des N-Kanal-Leistungs-FET, das heißt Ausgangsspannung > = vpwr_in + Vth ,
    Figure DE112017002457T5_0001
    wobei Vth die Schwellenspannung des N-Kanal-Leistungs-FET ist. Um den N-Kanal-Leistungs-FET AUSzuschalten, kann die Gate-Treiberschaltung eine Ausgangsspannung von im Wesentlichen 0 V bereitstellen. Der Betrieb der Gate-Treiberschaltung für N-Kanal-Leistungs-FETs ist in einem Spannungsdiagramm 300 in 3 dargestellt. Das Spannungsdiagramm 300 veranschaulicht, dass ein N-Kanal-Leistungs-FET in dem AUS-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 302 (wie zum Beispiel 0 V) hat, und dass der N-Kanal-Leistungs-FET in dem EIN-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 304 hat, die höher oder gleich ist wie „vpwr_in“-Spannung plus die Vth-Spannung des Leistungs-FET.
  • Zu bemerken ist, dass, wenn die Vgs (Gate-zu-Source)-Spannung eines N-Kanal-Leistungs-FET über die Vth-Spannung hinausgeht, der Leistungs-FET EINschaltet. Die Menge (zum Beispiel die Übersteuerspannung), um die Vgs Vth überschreitet, bestimmt den eventuellen Widerstand des N-Kanal-Leistungs-FET. Mit anderen Worten sinkt der Widerstand des N-Kanal-Leistungs-FET, wenn höhere Spannung an das Gate des Leistungs-FET angelegt wird. Weiter muss der N-Kanal-Leistungs-FET für den gesamten Spannungsbereich, den der Leistungs-FET durchlassen soll, EIN bleiben. Falls ein N-Kanal-Leistungs-FET zum Beispiel 20 Volt zwischen seinem Drain und seiner Source durchlassen soll und die Vth des Leistungs-FET 1 V beträgt, muss eine Spannung von mindestens 21 V (oder höher, wie 25 V) an das Gate des Leistungs-FET angelegt werden, um ihn EINzuschalten und EIN zu halten. Um diesen N-Kanal-Leistungs-FET AUSzuschalten, muss eine Spannung niedriger als 21 V (wie zum Beispiel 0 V) an das Gate des Leistungs-FET angelegt werden. Gemäß den hierin beschriebenen Techniken ist eine Gate-Treiberschaltung konfiguriert, um (zum Beispiel aus Einstellungen in Firmware oder durch Erfassen der Treiberausgänge) die Spannung „vpwr_in“, die der N-Kanal-Leistungs-FET durchlassen muss, und eine entsprechende Übersteuerspannung zu bestimmen. Dann ist die Gate-Treiberschaltung basierend auf dem bestimmten „vpwr_in“ und den Übersteuerspannungen konfiguriert, um eine konstante Ladepumpe zu verwenden, um eine Ausgangsspannung, die an das Gate des N-Kanal-Leistungs-FET angelegt wird, um ihn EINzuschalten, zu bestimmen und zu erzeugen. Wenn der N-Kanal-Leistungs-FET AUSgeschaltet werden muss, legt die Gate-Treiberschaltung einfach eine Systemmasse (zum Beispiel 0 V) an das Gate des Leistungs-FET an.
  • 4 veranschaulicht die Spannungswellenform eines Steuersignals, das von der Gate-Treiberschaltung der 3 zu dem Gate eines P-Kanal-Leistungs-FET getrieben wird, in Übereinstimmung mit den hierin beschriebenen Techniken. Um eine Leistungstransferspannung „vpwr_in“ durch einen P-Kanal-Leistungs-FET durchzulassen, muss die Gate-Treiberschaltung die Ausgangsspannung, die zu dem Gate des Leistungs-FET getrieben wird, zum Beispiel derart herunter ziehen, dass die Spannungsteilung zwischen einem externen Widerstand (der zum Beispiel zwischen dem Gate des Leistungs-FET und der Source gekoppelt ist) und dem internen Herunterziehen (zum Beispiel einer Systemmasse) effektiv eine Ausgangsspannung erzeugt, die niedriger oder gleich ist wie der Unterschied zwischen der Leistungstransferspannung und der Spannungsschwelle des P-Kanal-Leistungs-FET, das heißt Ausgangsspannung < = vpwr_in − Vth ,
    Figure DE112017002457T5_0002
    wobei Vth die Schwellenspannung des P-Kanal-Leistungs-FET ist. Zum AUSschalten des P-Kanal-Leistungs-FET, muss die Gate-Treiberschaltung eine Ausgangsspannung mit hoher Impedanz bereitstellen, so dass der externe Widerstand das Gate des Leistungs-FET zu der Leistungstransferspannung „vpwr_in“ hochziehen kann, wodurch der P-Kanal-Leistungs-FET AUSgeschaltet wird. Der Betrieb der Gate-Treiberschaltung für P-Kanal-Leistungs-FETs ist in einem Spannungsdiagramm 400 in 4 dargestellt. Das Spannungsdiagramm 400 veranschaulicht, dass ein P-Kanal-Leistungs-FET in dem AUS-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 402 (wie zum Beispiel die Leistungstransferspannung „vpwr_in“) hat, und dass der P-Kanal-Leistungs-FET in dem EIN-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 404 hat, die niedriger oder gleich ist wie die „vpwr_in“-Spannung minus der Vth-Spannung des Leistungs-FET (wie zum Beispiel 0 V).
  • Zu bemerken ist, dass ein P-Kanal-Leistungs-FET jedes Mal dann EINschaltet, wenn das Gate des Leistungs-FET an einer niedrigeren Spannung ist als seine Source. Wenn zum Beispiel ein P-Kanal-Leistungs-FET 12 Volt von seiner Source zu seinem Drain durchlassen muss, muss die Gate-Spannung des Leistungs-FET geringer sein als seine Source-Spannung (zum Beispiel an 11 V), um den Leistungs-FET EINzuschalten. Um diesen P-Kanal-Leistungs-FET AUSzuschalten, muss die Gate-Treiberschaltung an das Gate des Leistungs-FET dieselbe Spannung anlegen wie die Spannung auf der Source des Leistungs-FET, in diesem Fall 12 V. Damit die Gate-Treiberschaltung solche P-Kanal-Leistungs-FETs AUSschaltet, kann bei einigen Ausführungsformen die Gate-Treiberschaltung die Spannung auf der Source des Leistungs-FET bestimmen und dann diese bestimmte Spannung an das Gate des Leistungs-FET anlegen. Bei anderen Ausführungsformen kann die Gate-Treiberschaltung konfiguriert sein, um mit einem externen Widerstand zu arbeiten, der zwischen dem Gate und der Source (oder dem Gate und dem Drain) des P-Kanal-Leistungs-FET gekoppelt ist, wobei die Gate-Treiberschaltung konfiguriert ist, um das Treiben (zum Beispiel zum Floaten) des Gates des Leistungs-FET einzustellen, was bewirkt, dass der externe Widerstand die Gate-Spannung zu der Spannung an der Source des Leistungs-FET hochzieht.
  • 5 veranschaulicht eine beispielhafte IC-Steuervorrichtung 500 mit konfigurierbarer (konfigurierbaren)/programmierbarer (programmierbaren) integrierten Gate-Treiberschaltung(en) in Übereinstimmung mit den hierin beschriebenen Techniken. Bei der Ausführungsform, die in 5 veranschaulicht ist, ist die IC-Steuervorrichtung 500 in dem Chip-Package 501 angeordnet und weist ein USB-Typ-C-Subsystem auf. Unter anderen USB-Typ-C-Bauelementen weist die IC-Steuervorrichtung 500 zwei Gate-Treiber 502A und 502B auf, die jeweils konfiguriert sind, um sowohl einen Leistungsweg mit N-Kanal-Leistungs-FET(s) als auch einen Leistungsweg mit P-Kanal-Leistungs-FET(s) zu steuern. Der Ausgang des Gate-Treibers 502A ist mit dem Kontakt 509A („VBUS P CTRL“) auf dem Package 501 gekoppelt, und der Ausgang des Gate-Treibers 502B ist mit dem Kontakt 509B („VBUS C CTRL“) auf dem Package 501 gekoppelt.
  • In Übereinstimmung mit den hierin beschriebenen Techniken ist jeder der Gate-Treiber 502A und 502B konfiguriert, um sowohl Leistungswege mit N-Kanal-Leistungs-FET(s) als auch Leistungswege mit P-Kanal-Leistungs-FET(s) zu steuern. Bei einer beispielhaften Ausführungsform kann die IC-Steuervorrichtung 500 in einer mobilen Vorrichtung angeordnet sein, die sowohl einen Bereitstellerleistungsweg zum Bereitstellen von Leistung (zum Beispiel zu einem externen Peripheriegerät) durch eine USB-Typ-C-Schnittstelle, als auch einen Verbraucherleistungsweg zum Empfangen von Leistung (zum Beispiel zum Aufladen seiner Batterien) durch die USB-Typ-C-Schnittstelle bereitzustellen. Der Bereitstellerleistungsweg kann zum Beispiel N-Kanal-Leistungs-FETs aufweisen, die auf einer ersten VBUS-Leitung der USB-Typ-C-Schnittstelle angeordnet sind, und der Verbraucherleistungsweg kann P-Kanal-Leistungs-FETs aufweisen, die auf einer zweiten VBUS-Leitung der USB-Typ-C-Schnittstelle angeordnet sind. Bei dieser beispielhaften Ausführungsform ist der Gate-Treiber 502A gekoppelt, um die N-Kanal-Leistungs-FETs auf dem Bereitstellerleistungsweg zu steuern, und der Gate-Treiber 502B ist gekoppelt, um die P-Kanal-Leistungs-FETs auf dem Verbraucherleistungsweg in Übereinstimmung mit den hier beschriebenen Techniken zu steuern. Der Gate-Treiber 502A kann zum Beispiel die N-Kanal-Leistungs-FETs des Bereitstellerleistungswegs durch Anlegen einer zweckdienlichen positiven Spannung auf die Gates der Leistungs-FETs, wie oben beschrieben, EINschalten, und kann diese N-Kanal-Leistungs-FETs durch Anlegen einer Spannung im Wesentlichen gleich 0 V an ihre Gates AUSschalten. Andererseits kann der Gate-Treiber 502B die P-Kanal-Leistungs-FETs des Verbraucherleistungswegs durch Anlegen einer Spannung im Wesentlichen gleich 0 V an die Gates der Leistungs-FETs EINschalten, und kann diese P-Kanal-Leistungs-FETs durch Anlegen einer Spannung mit hoher Impedanz auf den Gates der Leistungs-FETs, die oben beschrieben sind, AUSschalten.
  • 6 veranschaulicht ein beispielhaftes Verfahren zum Betreiben von Leistungs-FETs in Übereinstimmung mit den hierin beschriebenen Techniken. Die Betriebe des Verfahrens in 6 sind als von einer Steuervorrichtung (zum Beispiel einer Einzel-Chip-IC-USB-Steuervorrichtung) und/oder einer Gate-Treiberschaltung (zum Beispiel in einem USB-Typ-C-Subsystem) dieser in Übereinstimmung mit einer beispielhaften Ausführungsform ausgeführt beschrieben. Es wird jedoch darauf verwiesen, dass diverse Umsetzungen und Ausführungsformen diverse und möglicherweise unterschiedliche Bauelemente zum Ausführen der Operationen des Verfahrens in 6 verwenden können. Bei diversen Ausführungsformen kann zum Beispiel ein System-on-Chip (SoC)-Gerät mit Firmware-Anweisungen konfiguriert werden, die, wenn sie von einem oder mehreren Prozessoren oder anderen Hardwarebauelementen (zum Beispiel von Mikrocontrollern, ASICs und dergleichen) ausgeführt werden, betreibbar sind, um die Operationen des Verfahrens in 6 auszuführen. Die folgende Beschreibung des Verfahrens in 6 als von einer Steuervorrichtung und/oder einer Gate-Treiberschaltung dieser ausgeführt muss daher als veranschaulichend und nicht in einschränkendem Sinn betrachtet werden.
  • Das Verfahren beginnt mit der Inbetriebnahmeoperation 600. Bei Operation 602 wird eine Steuervorrichtung (und/oder ein USB-Typ-C-Subsystem dieser) eingeschaltet. Als Teil der Inbetriebnahmeoperation oder danach, kann die Steuervorrichtung diverse Boot- und Initialisierungsoperationen basierend auf Code, Daten und anderen Informationen, die in Firmware, Software und/oder in Hardwareregistern gespeichert sind, ausführen.
  • Bei Operation 604 bestimmt die Steuervorrichtung die Typen beliebiger Leistungs-FETs, die in Leistungswegen, zu deren Steuern die Steuervorrichtung konfiguriert ist, gekoppelt sind. Bei diversen Ausführungsformen kann die Steuervorrichtung die Typen von Leistungs-FETs auf diverse Arten bestimmen. Bei einigen Ausführungsformen kann die Steuervorrichtung zum Beispiel den Logikwert erfassen, der auf einem vorab zugeordneten Allzweck-E/A (GPIO)-Kontakt bereitgestellt ist, wobei ein bestimmter vorbestimmter Wert (zum Beispiel eine logische „0“) konfiguriert sein kann, um einen Leistungsweg mit einem P-Kanal-Leistungs-FET anzugeben, und ein unterschiedlicher vorbestimmter Wert (zum Beispiel eine logische „1“) kann konfiguriert sein, um einen Leistungsweg mit einem N-Kanal-Leistungs-FET anzugeben. Bei anderen Ausführungsformen kann die Steuervorrichtung konfiguriert sein, um eine oder mehrere Firmware-Einstellungen zu lesen und/oder hochzuladen, die konfiguriert sind, um die Typen von Leistungs-FETs, die auf jedem Leistungsweg, der zum Steuern durch die Steuervorrichtung gekoppelt ist, angeordnet sind, anzugeben. Bei noch anderen Ausführungsformen kann die Steuervorrichtung Spannungsdetektoren verwenden, um die Spannungen auf den Ausgängen der Gate-Treiber zu erfassen, um die Typen von Leistungs-FETs, die mit diesen Ausgängen gekoppelt sind, zu bestimmen. Bei diesen Ausführungsformen kann die Steuervorrichtung zum Beispiel Operation 604 ausführen und die Spannungsdetektoren verwenden, um den Typ der Leistungs-FETs, die auf einem gegebenen Leistungsweg gekoppelt sind, zu bestimmen, wenn eine Leistungstransferspannung „vpwr_in“ anliegt und/oder auf diesem Leistungsweg erfasst wird.
  • Bei Operation 606 bestimmt die Steuervorrichtung, ob der Leistungs-FET, der auf dem Leistungsweg erfasst wurde, ein N-Kanal-Leistungs-FET ist. Wenn die Steuervorrichtung bei Operation 606 bestimmt, dass der erfasste Leistungs-FET kein N-Kanal-Leistungs-FET ist, setzt die Steuervorrichtung mit Operation 610 fort. Falls die Steuervorrichtung bei Operation 606 bestimmt, dass der erfasste Leistungs-FET ein N-Kanal-Leistungs-FET ist, setzt die Steuervorrichtung mit Operation 608 fort, um den Betrieb des erfassten N-Kanal-Leistungs-FET zu steuern.
  • Bei Operation 608 betreibt die Steuervorrichtung eine Gate-Treiberschaltung darin, um den N-Kanal-Leistungs-FET in Übereinstimmung mit den Techniken hierin, wie oben beschrieben, zu steuern. Um zum Beispiel den N-Kanal-Leistungs-FET EINzuschalten, betreibt die Steuervorrichtung die Gate-Treiberschaltung und veranlasst sie, eine Ausgangsspannung an das Gate des Leistungs-FET anzulegen, die höher ist als die Summe der Leistungstransferspannung „vpwr_in“ des Leistungswegs und der Schwellenspannung des N-Kanal-Leistungs-FET (das heißt Ausgangsspannung >= vpwr_in + Vth). Um den N-Kanal-Leistungs-FET in dem EIN-Zustand zu halten, betreibt die Steuervorrichtung die Gate-Treiberschaltung und veranlasst sie, die Ausgangsspannung weiterhin an das Gate des Leistungs-FET anzulegen. Um den N-Kanal-Leistungs-FET AUSzuschalten, betreibt die Steuervorrichtung die Gate-Treiberschaltung und veranlasst sie, eine Ausgangsspannung von im Wesentlichen 0 V (zum Beispiel durch an die Masselegen des Gates des Leistungs-FET) anzulegen. Die Steuervorrichtung kann weiterhin Operation 608 auf diese Art ausführen, bis bestimmte Bedingungen erfüllt sind und/oder bis ein bestimmtes Ereignis erfasst wird (zum Beispiel während die Leistungstransferspannung „vpwr_in“ auf dem Leistungsweg erfasst wird und/oder bis die Steuervorrichtung ausgeschaltet wird). Wenn Operation 608 nicht mehr ausgeführt zu werden braucht, kann die Steuervorrichtung mit anderen Operationen fortsetzen oder das Verfahren bei Operation 616 stoppen.
  • Bei Operation 610 bestimmt die Steuervorrichtung, ob der Leistungs-FET, der auf dem Leistungsweg erfasst wurde, ein P-Kanal-Leistungs-FET ist. Falls die Steuervorrichtung bei Operation 610 bestimmt, dass der erfasste Leistungs-FET kein P-Kanal-Leistungs-FET ist, setzt die Steuervorrichtung mit Operation 614 fort. Bei Operation 614 gibt die Steuervorrichtung einen Fehler aus (oder zeichnet ihn anderswie auf), der angibt, dass ein unbekannter Leistungs-FET-Typ erfasst wurde, und das Verfahren wird danach bei Operation 616 gestoppt. Falls die Steuervorrichtung bei Operation 610 bestimmt, dass der erfasste Leistungs-FET ein P-Kanal-Leistungs-FET ist, setzt die Steuervorrichtung mit Operation 612 fort, um den Betrieb des erfassten P-Kanal-Leistungs-FET zu steuern.
  • Bei Operation 612 betreibt die Steuervorrichtung eine Gate-Treiberschaltung darin (das heißt dieselbe Gate-Treiberschaltung wie bei Operation 608), um den P-Kanal-Leistungs-FET in Übereinstimmung mit den Techniken hierin, wie oben beschrieben, zu steuern. Um den P-Kanal-Leistungs-FET AUSzuschalten, betreibt die Steuervorrichtung die Gate-Treiberschaltung und veranlasst sie, eine Ausgangsspannung mit hoher Impedanz an das Gate des Leistungs-FET anzulegen, was einen externen Widerstand, der mit dem Leistungsweg gekoppelt ist, veranlasst, die Gate-Spannung des Leistungs-FET zu der Leistungstransferspannung „vpwr_in“ des Leistungswegs hochzuziehen. Um den P-Kanal-Leistungs-FET EINzuschalten, betreibt die Steuervorrichtung die Gate-Treiberschaltung und veranlasst sie, eine Ausgangsspannung von im Wesentlichen 0 V (zum Beispiel durch an die Masselegen des Gates des Leistungs-FET) bereitzustellen. Das veranlasst die Spannungsteilung zwischen dem externen Widerstand und dem Herunterziehen der Gate-Treiberschaltung, eine Gate-Spannung zu erzeugen, die niedriger oder gleich ist wie der Unterschied zwischen der Leistungstransferspannung „vpwr_in“ und der Schwellenspannung des P-Kanal-Leistungs-FET (das heißt Ausgangs-/Gate-Spannung <= vpwr_in - Vth). Um den P-Kanal-Leistungs-FET in dem EIN-Zustand zu halten, betreibt die Steuervorrichtung die Gate-Treiberschaltung und veranlasst sie, die Gate-Spannung des Leistungs-FET weiterhin auf die oben beschriebene Art herunterzuziehen. Die Steuervorrichtung kann weiterhin Operation 612 auf diese Art ausführen, bis bestimmte Bedingungen erfüllt sind und/oder bis ein bestimmtes Ereignis erfasst wird (zum Beispiel während die Leistungstransferspannung „vpwr_in“ auf dem Leistungsweg erfasst wird und/oder bis die Steuervorrichtung ausgeschaltet wird). Wenn Operation 612 nicht mehr ausgeführt zu werden braucht, kann die Steuervorrichtung mit anderen Operationen fortsetzen oder das Verfahren bei Operation 616 stoppen.
  • Die Techniken für Leistungs-FET-Gate-Treiberschaltungen, die hierin beschrieben sind, können bei mehreren unterschiedlichen Typen von USB-C-Anwendungen umgesetzt werden. Beispiele solcher Typen von Typ-C-Anwendungen weisen Folgende auf, sind aber eventuell nicht auf sie beschränkt: eine stromabwärts zeigende Port (DFP)-USB-Anwendung, in der eine IC-Steuervorrichtung mit einem USB-Typ-C-Subsystem konfiguriert ist, um einen stromabwärts zeigenden USB-Port bereitzustellen (zum Beispiel in einem USB-fähigen Host-Gerät); eine stromaufwärts zeigende USB-Port-(UFP)-Anwendung, in der eine IC-Steuervorrichtung mit einem USB-Typ-C-Subsystem konfiguriert ist, um einen stromaufwärts zeigenden USB-Port bereitzustellen (zum Beispiel in einem USB-fähigen Peripheriegerät oder Adapter); und eine Doppelrollenport-(Dual Role Port - DRP)-USB-Anwendung, in der eine IC-Steuervorrichtung mit einem USB-Typ-C-Subsystem konfiguriert ist, um sowohl DFP- als auch UFP-Anwendungen auf demselben USB-Port zu unterstützen.
  • 7 veranschaulicht ein beispielhaftes System 790, in dem die IC-Steuervorrichtung 700 mit einem USB-Typ-C-Subsystem und einem USB-PD-Subsystem konfiguriert ist, um eine DRP-Anwendung bereitzustellen. Bei einer beispielhaften Ausführungsform kann die IC-Steuervorrichtung 700 zum Beispiel ein Einzel-Chip-IC-Gerät aus der Familie der CCGx-USB-Steuervorrichtungen sein, die von Cypress Semiconductor Corporation, San Jose, Kalifornien, entwickelt wird. In dem System 790 ist die IC-Steuervorrichtung 700 mit dem Typ-C-Gehäuse 730 gekoppelt, um den Port-Chipsatz 740 zu dem USB-Chipsatz 750, zu der eingebetteten Steuervorrichtung 760, zu dem Netzteil 770 und dem Ladegerät 780 anzuzeigen. Diese Bauelemente des Systems 790 können auf einer Leiterplatte (Printed Circuit Board -PCB) oder einem anderen zweckdienlichen Substrat angeordnet sein, und sind miteinander durch zweckdienliche Mittel wie leitende Linien, Bahnen, Busse usw. verbunden.
  • Das Typ-C-Gehäuse 730 ist in Übereinstimmung mit einer USB-Typ-C-Spezifikation konfiguriert, um Konnektivität durch einen Typ-C-Port bereitzustellen. Der Display-Port-Chipsatz 740 ist konfiguriert, um eine Displayport-Funktionalität durch das Typ-C-Gehäuse 730 bereitzustellen. Der USB-Chipsatz 750 ist konfiguriert, um Unterstützung für USB-Kommunikationen (wie zum Beispiel USB 2.0-Kommunikationen) durch die D+/- Leitungen des Typ-C-Gehäuse 730 bereitzustellen. Die eingebettete Steuervorrichtung 760 ist mit der IC-Steuervorrichtung 700 gekoppelt und konfiguriert, um diverse Steuer- und/oder Datentransferfunktionen in dem System 790 bereitzustellen. Das Netzteil 770 ist eine DC/DC-Stromquelle, die mit dem Bereitstellerleistungsweg 710 gekoppelt ist. Der Bereitstellerleistungsweg 710 weist N-Kanal-Leistungs-FETs auf, die mit unabhängig gesteuerten Gate-Treiberausgängen 719-1 („VBUS P CTRL0“) und 719-2 („VBUS P CTRL1“) der IC-Steuervorrichtung 700 gekoppelt sind. Der Bereitstellerleistungsweg 710 ist konfiguriert, um Leistung von dem Netzteil 770 durch das Typ-C-Gehäuse 730 zu einem externen Strom verbrauchenden Gerät (wie zum Beispiel einem Peripheriegerät) zu transferieren. Das Ladegerät 780 ist ein Batterieladegerät, das mit dem Verbraucherleistungsweg 720 gekoppelt und konfiguriert ist, um die Batterien in dem System 790 aufzuladen. Der Verbraucherleistungsweg 720 weist N-Kanal-Leistungs-FETs auf, die mit unabhängig gesteuerten Gate-Treiberausgängen 729-1 („VBUS P CTRL0“) und 729-2 („VBUS C CTRL1“) der IC-Steuervorrichtung 700 gekoppelt sind. Der Verbraucherleistungsweg 720 ist konfiguriert, um Leistung durch das Typ-C-Gehäuse 730 zu empfangen und die Leistung zu dem Ladegerät 780 zu transferieren.
  • Gemeinsam mit dem Bereitstellen der DRP-USB-Funktionalität in dem System 790, ist die IC-Steuervorrichtung 700 konfiguriert, um externe Leistungswege 710 und 720 in Übereinstimmung mit den hierin beschriebenen Techniken zu betreiben und zu steuern. Beim Einschalten ist die IC-Steuervorrichtung 700 zum Beispiel konfiguriert, um zu bestimmen, dass die Leistungs-FETs, die in den Leistungswegen 710 und 720 gekoppelt sind, N-Kanal-Leistungs-FETs sind. Wenn eine Leistungstransferspannung bereitgestellt und/oder auf einem beliebigen oder beiden der Leistungswege 710 und 720 erfasst wird, ist die IC-Steuervorrichtung 700 konfiguriert, um die Gate-Treiber (in 7 nicht gezeigt), die jeweils mit den Leistungswegen 710 und 720 durch die Gate-TreiberAusgänge 719-1/719-2 und 729-1/729-2 gekoppelt sind, zu betreiben. Zum EINschalten der N-Kanal-Leistungs-FETs in dem Leistungsweg 710 betreibt die IC-Steuervorrichtung 700 den jeweiligen Gate-Treiber, um unabhängig die Ausgänge 719-1/719-2 zu steuern und zu ihnen Ausgangsspannungen bereitzustellen, die höher sind als die Summe der Leistungstransferspannung des Leistungswegs und der Schwellenspannung der N-Kanal-Leistungs-FETs (das heißt Ausgangsspannung >= vpwr_in + Vth). Zum AUSschalten der N-Kanal-Leistungs-FETs in dem Leistungsweg 710 betreibt die Steuervorrichtung 700 den Gate-Treiber, um unabhängig die Ausgänge 719-1/719-2 zu steuern und zu ihnen Ausgangsspannungen von im Wesentlichen 0 V zu liefern, die an die Gates der Leistungs-FETs angelegt werden. Die IC-Steuervorrichtung 700 ist konfiguriert, um den Leistungswegs 720 auf eine ähnliche Art zu steuern. Zum EINschalten der N-Kanal-Leistungs-FETs in dem Leistungsweg 720 betreibt die IC-Steuervorrichtung 700 den jeweiligen Gate-Treiber, um unabhängig die Ausgänge 729-1/729-2 zu steuern und zu ihnen Ausgangsspannungen bereitzustellen, die höher sind als die Summe der Leistungstransferspannung des Leistungswegs und der Schwellenspannung der N-Kanal-Leistungs-FETs (das heißt Ausgangsspannung >= vpwr_in + Vth). Zum AUSschalten der N-Kanal-Leistungs-FETs in dem Leistungsweg 720 betreibt die Steuervorrichtung 700 den Gate-Treiber, um unabhängig die Ausgänge 729-1/729-2 zu steuern und zu ihnen Ausgangsspannungen von im Wesentlichen 0 V zu liefern, die an die Gates der Leistungs-FETs angelegt werden.
  • Die 8 und 9 veranschaulichen Spannungsdiagramme von Steuersignalen, die von derselben Gate-Treiberschaltung angelegt werden können, um jeweils einen N-Kanal-Leistungs-FET und einen P-Kanal-Leistungs-FET in Übereinstimmung mit alternativen Ausführungsformen, die zwei Spannungszustände für die Treiberausgänge bereitstellen, zu steuern.
  • 8 veranschaulicht die Spannungswellenform eines Steuersignals, das von einer Gate-Treiberschaltung zu dem Gate eines N-Kanal-Leistungs-FET getrieben wird. Um eine Leistungstransferspannung „vpwr_in“ durch einen N-Kanal-Leistungs-FET durchgehen zu lassen, muss eine Gate-Treiberschaltung eine Ausgangsspannung treiben, die höher ist als die Summe der Leistungstransferspannung und der Schwellenspannung des N-Kanal-Leistungs-FET, das heißt Ausgangsspannung > = vpwr_in + Vth ,
    Figure DE112017002457T5_0003
    wobei Vth die Schwellenspannung des N-Kanal-Leistungs-FET ist. Um den N-Kanal-Leistungs-FET AUSzuschalten, kann die Gate-Treiberschaltung eine Ausgangsspannung von im Wesentlichen 0 V bereitstellen. Der Betrieb der Gate-Treiberschaltung für den N-Kanal-Leistungs-FET ist in einem Spannungsdiagramm 800 in 8 dargestellt. Das Spannungsdiagramm 800 veranschaulicht, dass ein N-Kanal-Leistungs-FET in dem Aus-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 802 (wie zum Beispiel 0 V) hat, und dass der N-Kanal-Leistungs-FET in dem EIN-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 804 hat, die höher oder gleich ist wie „vpwr_in“-Spannung plus die Vth-Spannung des Leistungs-FET.
  • Der Gate-Treiberschaltung, die gemäß den Spannungen, die in 8 veranschaulicht sind, funktioniert, kann (zum Beispiel durch Firmware) ein neuer Zweck zugewiesen werden, um einen P-Kanal-Leistungs-FET, wie in 9 gezeigt, zu treiben. Das Spannungsdiagramm 900 veranschaulicht, dass ein P-Kanal-Leistungs-FET in dem EIN-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 802 (wie zum Beispiel 0 V) hat, und dass der P-Kanal-Leistungs-FET in dem AUS-Zustand ist, wenn das Gate-Treiber-Ausgangssignal eine Ausgangsspannung 804 hat, die höher oder gleich ist wie „vpwr_in“-Spannung plus der Vth-Spannung (das heißt Ausgangsspannung >, vpwr_in + Vth). Auf diese Art kann dieselbe Gate-Treiberschaltung sowohl N-Kanal-Leistungs-FETs als auch P-Kanal-Leistungs-FETs mit nur zwei Zuständen der Treiberausgangssignale betreiben. Es wird jedoch darauf hingewiesen, dass diese Lösung mehr Leistung verbraucht als die Leistung, die erforderlich ist, um einen P-Kanal-Leistungs-FET bei einer Lösung zu steuern, die drei Zustände (zum Beispiel positiver Schwellenzustand, Nullspannungszustand und Zustand mit hoher Impedanz) für das Treiberausgangssignal verwendet.
  • Diverse Ausführungsformen der Techniken für Leistungs-FET-Gate-Treiberschaltungen, die hierin beschrieben sind, können diverse Operationen aufweisen. Diese Operationen können von Hardwarebauelementen, digitaler Hardware und/oder Firmware und/oder Kombinationen dieser ausgeführt und/oder gesteuert werden. Wie hierin verwendet, kann der Begriff „gekoppelt an“ direkt oder indirekt durch ein oder mehrere eingreifende Bauelemente verbunden bedeuten. Beliebige der Signale, die über diverse On-Die-Busse bereitgestellt werden, können mit anderen Signalen zeitgemultiplext und über einen oder mehrere gemeinsame On-Die-Busse bereitgestellt werden. Zusätzlich kann die Verschaltungsarchitektur zwischen Schaltungsbauteilen oder Blöcken als Busse oder einzelne Signalleitungen gezeigt sein. Jeder der Busse kann alternativ eine oder mehrere einzelne Signalleitungen sein, und jede der einzelnen Signalleitungen kann alternativ Busse sein.
  • Bestimmte Ausführungsformen können als Computerprogrammprodukt umgesetzt werden, das Anweisungen aufweisen kann, die auf einem nichtflüchtigen computerlesbaren Medium gespeichert sind, wie zum Beispiel auf flüchtigem Speicher und/oder nichtflüchtigem Speicher. Diese Anweisungen können verwendet werden, um ein oder mehrere Geräte, die einen oder mehrere Allzweck- oder Sonderzweckprozessoren (wie zum Beispiel CPUs) oder Äquivalente dieser (wie zum Beispiel Verarbeitungskerne, Verarbeitungsmaschinen, Mikrocontroller und dergleichen) aufweisen, so dass die Anweisungen, wenn sie von dem Prozessor bzw. den Prozessoren oder Äquivalenten dieser ausgeführt werden, das bzw. die Geräte veranlassen, die beschriebenen Operationen für die Leistungs-FET-Gate-Treiberschaltungen, die hierin beschrieben sind, auszuführen. Ein computerlesbares Medium kann auch einen oder mehrere Mechanismen zum Speichern oder Übertragen von Informationen in einer Form (zum Beispiel Software, Verarbeitungsanwendung usw.), die von einer Maschine (wie zum Beispiel einem Gerät oder einem Computer) lesbar ist, aufweisen. Das nichtflüchtige computerlesbare Speichermedium kann, ohne darauf beschränkt zu sein, ein elektromagnetisches Speichermedium (zum Beispiel Floppydisks, Festplatten und dergleichen), ein optisches Speichermedium (zum Beispiel CD-ROM), ein magnetooptisches Speichermedium, einen Nurlesespeicher (ROM), einen Direktzugriffsspeicher (RAM), löschbaren programmierbaren Speicher (zum Beispiel EPROM und EEPROM), Flashspeicher oder einen anderen derzeit bekannten oder später entwickelten nichtflüchtigen Typ von Medium, der zum Speichern von Informationen geeignet ist, aufweisen.
  • Obwohl die Operationen der Schaltung bzw. Schaltungen hierin in einer besonderen Reihenfolge gezeigt und beschrieben sind, kann bei einigen Ausführungsformen die Reihenfolge der Operationen jeder Schaltung abgeändert werden, so dass bestimmte Operationen in einer umgekehrten Reihenfolge ausgeführt werden können, oder derart, dass eine bestimmte Operation mindestens teilweise, gleichzeitig und/oder parallel mit anderen Operationen ausgeführt werden kann. Bei anderen Ausführungsformen können Anweisungen oder Suboperationen einzelner Operationen auf eine intermittierende und/oder abwechselnde Art ausgeführt werden.
  • In der oben stehenden Spezifikation wurde die Erfindung unter Bezugnahme auf spezifische beispielhafte Ausführungsformen beschrieben. Es ist jedoch offensichtlich, dass diverse Modifikationen und Änderungen daran vorgenommen werden können, ohne vom weiteren Geist und Schutzbereich der Erfindung, wie er in den anliegenden Ansprüchen dargelegt ist, abzuweichen. Die Spezifikation und Zeichnungen müssen daher als veranschaulichend und nicht einschränkend betrachtet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15200538 [0001]

Claims (20)

  1. Gerät, das ein Universal Serial Bus (USB)-Subsystem umfasst, wobei das USB-Subsystem in einer einzigen integrierten Schaltung (IC) angeordnet ist, und wobei das USB-Subsystem eine Gate-Treiberschaltung umfasst, die konfiguriert ist, um sowohl einen N-Kanal-Leistungs-Feldeffekttransistor (Leistungs-FET) als auch einen P-Kanal-Leistungs-FET zu steuern.
  2. Gerät gemäß Anspruch 1, wobei das USB-Subsystem ein USB-Power Delivery (USB-PD)-Subsystem ist.
  3. Gerät gemäß Anspruch 1, wobei das USB-Subsystem ein USB-Typ-C-Subsystem ist.
  4. Gerät gemäß Anspruch 1, wobei die Gate-Treiberschaltung konfiguriert ist, um den N-Kanal-Leistungs-FET und den P-Kanal-Leistungs-FET basierend auf Steuersignalen von Firmware, die in dem USB-Subsystem konfiguriert ist, zu steuern.
  5. Gerät gemäß Anspruch 1, wobei ein oder mehrere Ausgänge der einzigen IC mit einem oder mehreren Kontakten eines Chip-Package gekoppelt sind, wobei die Gate-Treiberschaltung konfiguriert ist, um den N-Kanal-Leistungs-FET und den P-Kanal-Leistungs-FET auf demselben einen oder mehreren Kontakten des Chip-Package zu steuern.
  6. Gerät gemäß Anspruch 1, wobei das USB-Subsystem konfiguriert ist, um zu bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der Gate-Treiberschaltung gekoppelt ist.
  7. Gerät gemäß Anspruch 1, wobei die Gate-Treiberschaltung konfiguriert ist, um ein Ausgangssignal an einer positiven Schwellenspannung, einer Nullschwellenspannung und einer Spannung mit hoher Impedanz bereitzustellen.
  8. Gerät gemäß Anspruch 1, wobei die Gate-Treiberschaltung einen Ausgang aufweist, der konfiguriert ist, um zwei Leistungs-FETs, die mit einem externen Leistungsweg gekoppelt sind, zu steuern, wobei die zwei Leistungs-FETs den N-Kanal-Leistungs-FET oder den P-Kanal-Leistungs-FET aufweisen.
  9. Gerät gemäß Anspruch 1, wobei die Gate-Treiberschaltung zwei separate Ausgänge aufweist, die konfiguriert sind, um unabhängig zwei separate Leistungs-FETs, die auf einem externen Leistungsweg gekoppelt sind, zu steuern, wobei die zwei separaten Leistungs-FETs den N-Kanal-Leistungs-FET oder den P-Kanal-Leistungs-FET aufweisen.
  10. Verfahren für ein Universal Serial Bus (USB)-fähiges Gerät, das eine Steuervorrichtung mit integrierter Schaltung (IC) umfasst, wobei das Verfahren Folgendes umfasst: Bestimmen durch die IC-Steuervorrichtung, ob ein N-Kanal-Leistungs-Feldeffekttransistor (Leistungs-FET) oder ein P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist; Steuern des N-Kanal-Leistungs-FET durch eine Gate-Treiberschaltung der IC-Steuervorrichtung, wenn der N-Kanal-Leistungs-FET als mit der IC-Steuervorrichtung gekoppelt bestimmt wird; und Steuern des P-Kanal-Leistungs-FET durch die Gate-Treiberschaltung der IC-Steuervorrichtung, wenn der P-Kanal-Leistungs-FET als mit der IC-Steuervorrichtung gekoppelt bestimmt wird.
  11. Verfahren gemäß Anspruch 10, wobei das Bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist, das Empfangen eines Signals auf einem Eingang der IC-Steuervorrichtung umfasst.
  12. Verfahren gemäß Anspruch 10, wobei das Bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist, das Empfangen einer Firmware-Einstellung in der IC-Steuervorrichtung umfasst.
  13. Verfahren gemäß Anspruch 10, wobei das Bestimmen, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist, das Ausführen einer Spannungserfassung auf einem oder mehreren Ausgängen der Gate-Treiberschaltung umfasst.
  14. Verfahren gemäß Anspruch 10, das weiter das Bestimmen eines Spannungspegels für ein Ausgangssignal der Gate-Treiberschaltung basierend darauf umfasst, ob der N-Kanal-Leistungs-FET oder der P-Kanal-Leistungs-FET mit der IC-Steuervorrichtung gekoppelt ist.
  15. Verfahren gemäß Anspruch 10, wobei das Steuern des N-Kanal-Leistungs-FET Folgendes umfasst: Ausgeben durch die Gate-Treiberschaltung einer positiven Schwellenspannung, um den N-Kanal-Leistungs-FET EINzuschalten; und Ausgeben durch die Gate-Treiberschaltung einer Nullspannung, um den N-Kanal-Leistungs-FET AUSzuschalten.
  16. Verfahren gemäß Anspruch 10, wobei das Steuern des P-Kanal-Leistungs-FET Folgendes umfasst: Ausgeben durch die Gate-Treiberschaltung einer Nullspannung, um den P-Kanal-Leistungs-FET EINzuschalten, und Ausgeben durch die Gate-Treiberschaltung einer Spannung mit hoher Impedanz, um den P-Kanal-Leistungs-FET AUSzuschalten.
  17. Universal Serial Bus (USB)-fähiges System, wobei das System Folgendes umfasst: einen Leistungsweg; eine Steuervorrichtung mit integrierter Schaltung (IC), die gekoppelt ist, um den Leistungsweg zu steuern, wobei die IC-Steuervorrichtung zumindest zu Folgendem konfiguriert ist: Bestimmen, ob ein N-Kanal-Leistungs-Feldeffekttransistor (Leistungs-FET) oder ein P-Kanal-Leistungs-FET in dem Leistungsweg gekoppelt ist; Steuern des N-Kanal-Leistungs-FET, wenn der N-Kanal-Leistungs-FET als mit dem Leistungsweg gekoppelt bestimmt wird; und Steuern des P-Kanal-Leistungs-FET, wenn der P-Kanal-Leistungs-FET als mit dem Leistungsweg gekoppelt bestimmt wird.
  18. System gemäß Anspruch 17, wobei der Leistungsweg einer eines Leistungsverbrauchwegs und eines Leistungsbereitstellerwegs ist.
  19. System gemäß Anspruch 17, wobei die IC-Steuervorrichtung ein USB-Power Delivery (USB-PD)-Subsystem umfasst.
  20. System gemäß Anspruch 17, wobei die IC-Steuervorrichtung ein USB-Typ-C-Subsystem umfasst.
DE112017002457.9T 2016-05-13 2017-02-14 Konfigurierbarer und leistungsoptimierter integrierter Gate-Treiber für USB-Stromlieferung und SoCs vom Typ C Active DE112017002457T8 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662336183P 2016-05-13 2016-05-13
US62/336,183 2016-05-13
US15/200,538 2016-07-01
US15/200,538 US9727123B1 (en) 2016-05-13 2016-07-01 Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
PCT/US2017/017816 WO2017196418A1 (en) 2016-05-13 2017-02-14 Configurable and power-optimized integrated gate-driver for usb power-delivery and type-c socs

Publications (2)

Publication Number Publication Date
DE112017002457T5 true DE112017002457T5 (de) 2019-03-28
DE112017002457T8 DE112017002457T8 (de) 2019-05-23

Family

ID=59410690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002457.9T Active DE112017002457T8 (de) 2016-05-13 2017-02-14 Konfigurierbarer und leistungsoptimierter integrierter Gate-Treiber für USB-Stromlieferung und SoCs vom Typ C

Country Status (5)

Country Link
US (3) US9727123B1 (de)
JP (1) JP6813392B2 (de)
CN (1) CN107368441B (de)
DE (1) DE112017002457T8 (de)
WO (1) WO2017196418A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727123B1 (en) 2016-05-13 2017-08-08 Cypress Semiconductor Corporation Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
US11112844B2 (en) 2017-05-24 2021-09-07 Qualcomm Incorporated Universal serial bus (USB) type-C and power delivery port with scalable power architecture
US11101673B2 (en) 2018-03-13 2021-08-24 Cypress Semiconductor Corporation Programmable gate driver control in USB power delivery
US10855069B2 (en) 2018-04-17 2020-12-01 Texas Instruments Incorporated USB type-C/PD controller having integrated VBUS to CC short protection
US10317969B1 (en) 2018-04-27 2019-06-11 Cypress Semiconductor Corporation Dynamic VCONN swapping in dual-powered type-C cable applications
GB201810663D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Peripheral Power Domains
US10990150B2 (en) * 2018-07-24 2021-04-27 Texas Instruments Incorporated VCONN in power delivery chargers
GB201919050D0 (en) 2019-12-20 2020-02-05 Nordic Semiconductor Asa Powering system on chip arrangements
US11100034B1 (en) * 2020-02-21 2021-08-24 Cypress Semiconductor Corporation Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery
US11392325B2 (en) 2020-09-28 2022-07-19 Quanta Computer Inc. Method and system for parallel flash memory programming
US20220182247A1 (en) * 2020-12-04 2022-06-09 Schneider Electric It Corporation Secure medium intrusion prevention
CN113791991B (zh) * 2021-08-20 2023-10-03 浪潮金融信息技术有限公司 一种外接设备的灵活调控方法、系统及介质
CN116049067B (zh) * 2023-02-10 2023-08-15 芯动微电子科技(武汉)有限公司 一种死电池电路及通用串行总线Type-C设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265003A (en) 1990-07-25 1993-11-23 Power Trends Miniaturized switching power supply with programmed level gate drive
US5654895A (en) * 1996-04-04 1997-08-05 Lsi Logic Corporation Process monitor usig impedance controlled I/O controller
US5828262A (en) * 1996-09-30 1998-10-27 Cypress Semiconductor Corp. Ultra low power pumped n-channel output buffer with self-bootstrap
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6163169A (en) * 1998-08-13 2000-12-19 International Business Machines Corporation CMOS tri-state control circuit for a bidirectional I/O with slew rate control
US20030164721A1 (en) 2002-03-01 2003-09-04 Reichard Jeffrey A. Gate drive circuitry
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7187197B2 (en) 2005-04-04 2007-03-06 Freescale Semiconductor, Inc. Transmission line driver
US7521966B2 (en) 2006-05-31 2009-04-21 Synopsys, Inc. USB 2.0 transmitter using only 2.5 volt CMOS devices
US7898009B2 (en) 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)
TWI349842B (en) 2007-12-12 2011-10-01 Univ Nat Chiao Tung Self-aware adaptive power control system
JP2010258928A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体集積回路
EP2278712A1 (de) * 2009-07-01 2011-01-26 STMicroelectronics (Rousset) SAS Integrierte Schaltung mit einer Hochspannungspufferschaltung mit breitem Freuqenzband
US8312199B2 (en) 2011-01-31 2012-11-13 Bretford Manufacturing, Inc. High current multi-port USB hub
US9136013B2 (en) * 2011-11-25 2015-09-15 Boe Technology Group Co., Ltd. Shift register, gate driver, and display device
US20130328852A1 (en) * 2012-06-08 2013-12-12 Apple Inc. Measurement of transistor threshold voltage on a display system substrate using a replica transistor
US20140208134A1 (en) 2013-01-21 2014-07-24 Texas Instruments Incorporated Host controller interface for universal serial bus (usb) power delivery
US9558144B2 (en) 2014-09-26 2017-01-31 Intel Corporation Serial bus electrical termination control
CN104467796B (zh) * 2014-11-07 2017-09-08 深圳市国微电子有限公司 一种限摆率驱动器
US9625926B1 (en) * 2015-11-18 2017-04-18 Qualcomm Incorporated Multiple input regulator circuit
US9727123B1 (en) 2016-05-13 2017-08-08 Cypress Semiconductor Corporation Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs

Also Published As

Publication number Publication date
CN107368441B (zh) 2019-08-16
DE112017002457T8 (de) 2019-05-23
US9727123B1 (en) 2017-08-08
US10802571B2 (en) 2020-10-13
US20170351320A1 (en) 2017-12-07
US10254820B2 (en) 2019-04-09
WO2017196418A1 (en) 2017-11-16
JP2018007238A (ja) 2018-01-11
CN107368441A (zh) 2017-11-21
JP6813392B2 (ja) 2021-01-13
US20190278360A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
DE112017002457T5 (de) Konfigurierbarer und leistungsoptimierter integrierter Gäte-Treiber für USB-Stromlieferung und SoCs vom Typ C
DE112016002768B4 (de) Eine Niedrigstrom-Implementierung eines Typ-C-Verbinder-Teilsystems
DE112019001318T5 (de) Programmierbare gate-treiber-steuerung in der usb-leistungsabgabe
DE112019002626T5 (de) Spannungsschutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE112020003957T9 (de) Sekundärgesteuerte aktivklemmen-implementierung für verbesserte effizienz
DE112019001303T5 (de) Programmierbare vbus-entladung bei usb-stromlieferung
DE112019002607T5 (de) Leistungsversorgungsarchitektur für usb-c zur unterstützung von aktiven kabel- und dfp/ufp/drp-anwendungen
US10873162B2 (en) Overvoltage protection for Universal Serial Bus Type-C (USB-C) connector systems
DE112019001910T5 (de) Überstromschutz für universal-serial-bus-typ-c(usb-c)-steckverbindersysteme
DE112019002202T5 (de) Dynamisches vconn-tauschen in dual bestromten typ-c-kabel-anwendungen
DE112020003962T5 (de) Gate-Treiber für n-Kanal-Feldeffekttransistor (NFET) mit gesteuerter Gate-Source-Spannung
DE112020003117T5 (de) Primärcontroller-kalibrierung und -trimmen unter verwendung eines sekundärcontrollers in sekundärgesteuerten sperrwandlern
DE112020003086T5 (de) Kommunizieren von fehlermeldungen zwischen primären und sekundären steuereinheiten in einem sekundär-gesteuerten sperrwandler
DE112019001912T5 (de) Schutz vor umgekehrtem überstrom für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE112021004551T5 (de) Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler
DE102021121019A1 (de) Masse- und versorgungskabel-kompensationsarchitektur für usb-leistungszufuhrsubsystem
DE102023105160A1 (de) Floating-gate-treiber mit programmierbarer treiberstärke für ein breites spektrum an universal-serial-bus(usb)-leistungsabgabeanwendungen
DE102021122021A1 (de) Stromgesteuerte architektur für einen vconn-schalter
DE102023106204A1 (de) Architekturen Mit Potentialfreier Masse In Usb-Typ-C-Controllern Zur Fehlererkennung
DE102021100044A1 (de) Dynamische leistungsdrosselung basierend auf systemzuständen in einem usb-typ-c-leistungsabgabe(usb-c/pd)-ökosystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed