CN107368441A - 用于USB输电的可配置且功率优化的集成栅极驱动器及Type‑C SoC - Google Patents

用于USB输电的可配置且功率优化的集成栅极驱动器及Type‑C SoC Download PDF

Info

Publication number
CN107368441A
CN107368441A CN201710208117.2A CN201710208117A CN107368441A CN 107368441 A CN107368441 A CN 107368441A CN 201710208117 A CN201710208117 A CN 201710208117A CN 107368441 A CN107368441 A CN 107368441A
Authority
CN
China
Prior art keywords
power fet
channel power
usb
outside
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710208117.2A
Other languages
English (en)
Other versions
CN107368441B (zh
Inventor
阿努普·K·纳亚克
拉玛克里什那·维尼加尔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN107368441A publication Critical patent/CN107368441A/zh
Application granted granted Critical
Publication of CN107368441B publication Critical patent/CN107368441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了用于USB输电的可配置且功率优化的集成栅极驱动器及Type‑C SoC。本文描述了用于功率场效应晶体管(功率FET)栅极驱动器的技术。在示例实施例中,设备包括设置在单片集成电路(IC)中的通用串行总线(USB)子系统。USB子系统包括栅极驱动器电路，其被配置以选择性地控制外部的N沟道功率FET或者外部的P沟道功率FET。

Description

用于USB输电的可配置且功率优化的集成栅极 驱动器及Type-C SoC
优先权
本申请要求享有于2016年5月13日提交的美国临时申请第62/336,183号的优先权和权益，该申请的全部内容通过引用的方式并入本文。
技术领域
本公开涉及被配置用于控制向电子设备输电/从电子设备输电的集成电路(IC)和片上系统(SoC)。
背景
各种电子设备(例如，诸如智能电话、平板、笔记本电脑、膝上型电脑、集线器、充电器、适配器等等)被配置成通过通用串行总线(USB)连接器传输电力。例如，在一些用途中，电子设备可以配置为通过USB连接器(例如，用于电池充电)接收电力的耗电方，而在其他用途中，电子设备可以配置为向通过USB连接器连接于其的另一设备提供电力的电力供应器。电子设备通常被配置成通过包括作为开关设备的功率场效应晶体管(功率FET)电力路径传输电力。一般来说，当其源极和漏极是“n+”区域并且其主体是“p”区域的时候，功率FET被称作是N沟道类型的。当其源极和漏极是“p+”区域并且其主体是“n”区域的时候，功率FET被称作是P沟道类型的。虽然功率FET可以是具有不同特性的N沟道类型的或者P沟道类型的，但是当设计需要支持具有N沟道功率FET的电力路径的并且具有P沟道功率FET的电力路径的电子设备的时候，电子设备制造商仍面临各种挑战。
附图简述
图1A示出根据一些实施例的具有USB子系统的示例片上集成电路(IC)控制器。
图1B示出根据示例实施例的可以包括具有图1A的USB子系统的IC控制器的示例设备。
图2A示出根据一些实施例的用于具有公共栅极控制的功率FET的示例集成栅极驱动器电路。
图2B示出根据一些实施例的用于具有独立的栅极控制的功率FET的示例集成栅极驱动器电路。
图3示出根据示例实施例的在N沟道功率FET的栅极处的控制信号的电压波形的简图。
图4示出根据图3中的实施例的在P沟道功率FET的栅极处的控制信号的电压波形的简图。
图5示出根据一些实施例的具有可配置的/可编程的集成栅极驱动器电路的示例IC控制器。
图6示出根据一些实施例的用于操作功率FET的示例方法。
图7示出根据一些实施例的示例系统。
图8示出根据示例实施例的用于控制N沟道功率FET的栅极驱动器输出信号的电压波形的简图。
图9示出根据在图8中的实施例的用于控制P沟道功率FET的栅极驱动器输出信号的电压波形的简图。
详细描述
下列描述阐述很多特定的细节，诸如以特定的系统、组件、方法等为例，以便提供对于本文描述的关于功率FET栅极驱动器电路的技术的各种实施例的良好理解。然而对本领域的技术人员明显的是至少一些实施例可在没有这些特定细节的情况下被实施。在其它实例中，没有详细地描述或以简单的方框图格式呈现公知的组件、元素或方法，以便避免不必要地模糊本文描述的技术。因此，在下文中阐述的特定细节仅仅是示例性的。特定的实施方式可根据这些示例性细节而变化，并且仍然被设想为在本发明的精神和范围内。
在本描述中对“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”的提及意为结合实施例所描述的特定特征、结构、步骤、操作或特性被包括在本发明的至少一个实施例中。此外，在描述中的各处出现的短语“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”并不一定都指相同的实施例。
本描述包括对附图的引用，附图构成详细描述的一部分。附图显示根据示例性实施例的图示。在本文中也可被称为“示例”的这些实施例被足够详细地描述，以使本领域的技术人员能够实施在本文描述的要求保护的主题的实施例。在不偏离要求保护的主题的范围和精神的情况下，可将实施例组合，可利用其它实施例，或可做出结构的、逻辑的和电气的改变。应理解，本文描述的实施例并不旨在限制主题的范围，而是使本领域的技术人员能够实施、完成和/或使用主题。
本文描述了关于在电子设备中的功率FET栅极驱动器电路的技术的各种实施例。这种电子设备的示例包括但不限于个人电脑(例如，膝上型电脑、笔记本电脑等等)、移动计算设备(例如，平板、平板电脑、电子阅读器设备等等)、移动通信设备(例如，智能电话、蜂窝电话、个人数字助理、通讯设备、掌上电脑等等)，连接和充电设备(例如，集线器、扩展坞、适配器、充电器等等)、音频/视频/数据记录和/或重放设备(例如，相机、录音机、手持式扫描仪、监控器等等)以及可以将USB连接器(接口)用于通信和/或电池充电的其他类似的电子设备。
在本文中使用时，如果电子设备或者系统遵守通用串行总线(USB)规范的至少一个发布版本(release)，那么电子设备或者系统被称作“支持USB的”。这种USB规范的示例包括但不限于USB规范修订版本2.0(Revision 2.0)、USB 3.0规范、USB 3.1规范和/或其各种增补(例如，诸如On-The-Go(或者OTG))、正式版本以及勘误表。USB规范总体上定义了设计和建立标准通信系统和外围设备所需要的差动串行总线的特性(例如，属性、协议定义、事务的类型、总线管理、编程接口等等)。例如，支持USB的外围电子设备通过主机设备的USB端口附接于支持USB的主机设备，以形成支持USB的系统。USB 2.0端口包括5V的电源线(以VBUS表示)、一对差动的数据线(以D+或DP、和D-或DN表示)以及用于电力回路的地线(以GND表示)。为了向后兼容USB 2.0，USB 3.0端口也提供了VBUS、D+、D-以及GND线。另外，为了支持更快的差动总线(USB超高速总线)，USB 3.0端口还提供了一对差动的发送器数据线(以SSTX+和SSTX-表示)、一对差动的接收器数据线(以SSRX+和SSRX-表示)、用于供电的电源线(以DPWR表示)和用于电力回路的地线(以DGND表示)。为了向后兼容USB 2.0通信和USB 3.0通信，USB 3.1端口提供了与USB 3.0端口相同的线路，但是通过被称作增强型超高速的一组特征来扩展超高速总线的性能。
最近在USB Type-C规范的各个发布版本(例如，诸如2014年8月11日发布的发布版本1.0(Release 1.0)、2015年4月3日发布的发布版本1.1(Release 1.1)等等)中定义了用于USB连接器(被称作USB Type-C)的新兴技术。USB Type-C规范的各种发布版本定义了USBType-C插座、插头以及电缆，其可以通过在USB电力传输(USB-PD)规范的各个修订版本(例如，诸如2012年7月5日发布的修订版本1.0(Revision 1.0)、2014年8月11日发布的修订版本(Revision 2.0)等等)中定义的较新的USB电力传输协议支持USB通信以及电力传输。
一些电子设备可遵守USB Type-C规范的特定的发布版本/正式版本(例如，如USBType-C发布规范(Release 1.0)、USB Type-C发布规范(Release 1.1)或者后续的发布版本)。在本文中使用时，“USB Type-C子系统”指的是可以由集成电路(IC)控制器中的固件和/或软件控制的硬件电路，其被配置并可操作以用于执行功能并满足在USB Type-C规范的至少一个发布版本中规定的要求。这种Type-C功能和要求的示例可包括但不限于根据USB 2.0和USB 3.0/3.1的数据通信和其他通信、Type-C电缆的电子-机械的定义以及性能需求、Type-C插座的电子-机械的定义以及性能需求、Type-C插头的电子-机械的定义以及性能需求、传统电缆组件和适配器的Type-C需求、基于Type-C的设备检测和接口配置的需求、Type-C连接器的优化电力传输的需求等等。根据USB Type-C规范，Type-C端口提供了VBUS、D+、D–、GND、SSTX+、SSTX–、SSRX+和SSRX–线等等。另外，Type-C端口还提供了用于边带传输信号功能的边带使用线(以SNU表示)以及用于发现、配置和管理通过Type-C电缆的连接的配置通道线(以CC表示)。Type-C端口可以与Type-C插头关联并且与Type-C插座关联。为了易于使用，将Type-C插头和Type-C插座设计为可逆的一对，其操作无论插头到插座的取向。因此，(设置为标准Type-C插头或插座的)标准Type-C连接器提供了用于四条VBUS线、四个接地回路(GND)线、两条D+线(DP1和DP2)、两条D-线(DN1和DN2)、两条SSTX+线(SSTXP1和SSTXP2)、两条SSTX-线(SSTXN1和SSTXN2)、两条SSRX+线(SSRXP1和SSRXP2)、两条SSRX-线(SSRXN1和SSRXN2)、两条CC线(CC1和CC2)以及两条SBU线(SBU1和SBU2)的引脚，等等。
一些电子设备可遵守USB-PD规范的特定修订版本和/或正式版本(例如，诸如USB电力传输规范(修订版本1.0(Revision 1.0))、USB电力传输规范(修订版本2.0(Revision2.0))或者其后续的修订版本和/或正式版本。USB-PD规范定义了标准协议，该标准协议被设计通过经由USB Type-C端口的单一Type-C电缆提供到达支持USB的设备的/来自支持USB的设备的更灵活的电力传输连同数据通信，来启用支持USB的设备的最佳功能。例如，USB-PD规范描述了用于管理通过USB Type-C电缆进行多达100W电力的电力传输必需的架构、协议、供电行为、参数以及布线。根据USB-PD规范，支持USB的设备可以与在较旧的USB规范(例如，诸如USB 2.0规范、USB 3.1规范、USB电池充电规范Rev.1.0/1.1/1.2等等)所定义的相比做到更多的电流和/或更高的或更低的电压通过USB Type-C电缆。在本文中使用时，“USB-PD子系统”指的是可以由集成电路(IC)中的固件和/或软件控制的硬件电路，其被配置并可操作以用于执行功能并满足在USB-PD规范的至少一个发布版本中规定的要求。
电子设备通常使用输电电路(电力路径)将电力传输到设备/从设备传输电力。除了其他电子部件之外，电力路径还包括一个或多个功率FET，该功率FET在电路路径上串联耦合以如同开关一般地(例如，如同接通/关断开关一般地)操作。功率FET在一些重要的特性方面与FET以及用于其他非输电用途的其他类型的晶体管开关设备不同。作为分立半导体开关设备，功率FET需要在接通的时候承载在其源极和其漏极之间的大量电流，以在其接通的时候从其源极到其漏极具有非常低的电阻，以及在其关断的时候耐受从其源极到其漏极的高电压。例如，功率FET可以表征为能够承载在几百毫安(例如，500-900mA)到几安(例如，3-5A或更高)的范围中的电流，并且能够耐受从其源极跨到其漏极的在12V到40V(或更高)的范围中的电压。在功率FET设备的源极和漏极之间的电阻需要非常小，以便避免整个设备上的功率损耗(或者至少保持为很小)。在功率FET的源极和漏极之间的电阻(至少部分地)受控于在功率FET的栅极由栅极驱动器电路(栅极驱动器)接通时施加于功率FET的栅极的电压，该栅极驱动器电路用于控制在电子设备的给定电力路径中的功率FET。例如，为了接通并且保持接通N沟道功率FET，栅极驱动器电路向功率FET的栅极施加比施加于功率FET源极的电压更高的正电压。在功率FET的栅极电压和源极电压之间的这个正电压差被称作“过驱动电压”，其中，过驱动电压越高，在功率FET的源极和漏极之间的电阻就变得越低。为了接通并且保持接通P沟道功率FET，栅极驱动器电路需要向功率FET的栅极施加比在功率FET源极处的电压更低的电压，其中，栅极电压越低，在功率FET的源极和漏极之间的电阻就变得越低。
按照惯例，半导体制造商优选N沟道功率FET，因为N沟道功率FET尺寸更小，并因此需要更小的半导体基体区域来提供相同的输电特性。然而，P沟道功率FET具有能够以0V栅极电压接通的优点，这有益于一些耗电方用途(例如，诸如为移动设备中的电量耗尽的电池充电)。因为N沟道功率FET和P沟道功率FET的不同特性，一类分立IC控制器通常用于控制N沟道功率FET(例如，如在供电方应用中所使用的)以及不同类型的分立IC控制器用于控制P沟道功率FET(例如，如在耗电方应用中所使用的)。分立的单独的IC控制器通常通过从控制器芯片外部接收控制信号以及将该控制信号转化成在N沟道功率FET或P沟道功率FET的栅极上驱动的电压来操作。因此，在电子设备的早期设计流程中，电子设备制造商需要决定在电力路径中使用哪种类型的IC控制器(例如，用于N沟道功率FET的控制器或者用于P沟道功率FET的控制器)，由此丧失了当针对特定用途而不得不控制N沟道功率FET和P沟道功率FET的时候使用相同IC控制器的灵活性。该灵活性的缺乏导致各种缺点，诸如设计时间更长、物料清单(BOM)增加、以及需要采用不同的栅极驱动器电路来表征多个IC控制器芯片等等。
为了解决具有用于功率FET的栅极驱动器的常规IC控制器的这些缺点以及其他缺点，在一些实施例中，本文描述的技术提供了具有可编程的/可配置的集成栅极驱动器电路的IC控制器，其支持用于驱动N沟道功率FET和P沟道功率FET两者的栅极的三种输出状态。在第一状态(正阈值状态)下，栅极驱动器电路可被操作性地编程和/或配置以提供具有等于或者超过正阈值电压的电压的输出信号，以接通并保持接通N沟道功率FET。在第二状态(零电压(或0V)状态)下，栅极驱动器电路可被操作性地编程和/或配置以提供具有基本上是0的电压(即，0V)的输出信号，以关断N沟道功率FET并且接通并保持接通P沟道功率FET。在第三状态(高阻抗(或HiZ)状态)下，栅极驱动器电路可被操作性地编程和/或配置以在其输出端提供高阻抗，以关断P沟道功率FET。在相同栅极驱动器电路操作期间编程/配置在这三种状态中的任意状态的能力、以及本文描述的自动检测和/或选择正在使用的功率FET的类型的方法以及编程任何所需要的栅极驱动器输出电压的方法使得本文描述的IC控制器能够向需要为各种用途灵活选择N沟道功率FET和/或P沟道功率FET的制造商提供功率优化的单芯片方案。
在示例实施例中,设备包括在半导体基体上形成的单片(单一)集成电路(IC)中设置的USB子系统。USB子系统包括被配置以选择性地控制N沟道功率FET或者P沟道功率FET的栅极驱动器电路，其中，N沟道功率FET和P沟道功率FET在单一IC外部。在一个示例方面，USB子系统是USB-PD子系统，而在另一个方面，USB子系统是USB Type-C子系统。在一个示例方面，栅极驱动器电路被配置以基于来自USB子系统的控制信号来控制外部的N沟道功率FET和外部的P沟道功率FET。在另一个示例方面，栅极驱动器电路被配置以在单一IC的一个或多个输出端控制外部的N沟道功率FET，并且还在单一IC的相同的一个或多个输出端控制外部的P沟道功率FET。在一个示例方面，USB子系统被配置以确定是外部的N沟道功率FET还是外部的P沟道功率FET耦合于栅极驱动器电路，并且选择对应的固件或操作模式以控制耦合的外部的功率FET。在另一个示例方面，栅极驱动器电路被配置以提供处于正阈值电压的、处于零电压的以及处于高阻抗的输出信号。在一个示例方面，栅极驱动器电路包括被配置以控制在外部电力路径上耦合的两个功率FET的一个输出端。在另一个示例方面，栅极驱动器电路包括两个单独的输出端，该两个单独的输出端被配置以独立控制在外部电力路径上耦合的两个单独的功率FET。
在示例实施例中，用于具有IC控制器的支持USB的设备的方法包括：由IC控制器确定是外部的N沟道功率FET还是外部的P沟道功率FET耦合于IC控制器；当外部的N沟道功率FET被确定为耦合于IC控制器的时候，由IC控制器的栅极驱动器电路控制外部的N沟道功率FET；以及当外部的P沟道功率FET被确定为耦合于IC控制器的时候，由IC控制器的栅极驱动器电路控制外部的P沟道功率FET。在一个示例方面，确定是外部的N沟道功率FET还是外部的P沟道功率FET耦合于IC控制器包括接收在IC控制器的输入端的信号。在另一个示例方面，确定是外部的N沟道功率FET还是外部的P沟道功率FET耦合于IC控制器包括在IC控制器中上传固件设置。在另一个示例方面，确定是外部的N沟道功率FET还是外部的P沟道功率FET耦合于IC控制器包括对栅极驱动器电路的一个或多个输出端执行电压检测。在一个示例方面，控制外部的N沟道功率FET包括：由栅极驱动器电路输出正阈值电压以接通外部的N沟道功率FET；以及由栅极驱动器电路输出零电压以关断外部的N沟道功率FET。在另一个示例方面，控制外部的P沟道功率FET包括：由栅极驱动器电路输出零电压以接通外部的P沟道功率FET；以及由栅极驱动器电路输出高阻抗以关断外部的P沟道功率FET。在这个实施例的一个示例方面，该方法还包括确定栅极驱动器电路的输出信号的电压电平。
在示例实施例中,支持USB的系统包括电力路径以及耦合以控制电力路径的IC控制器，其中，电力路径在IC控制器的外部。IC控制器被配置和/或可编程为：确定在电力路径中是N沟道功率FET还是P沟道功率FET耦合；当N沟道功率FET被确定为耦合在电力路径中的时候，控制N沟道功率FET；以及当P沟道功率FET被确定为耦合在电力路径中的时候，控制P沟道功率FET。在这个实施例的一个示例方面，电力路径是耗电方路径，而在另一个示例方面，电力路径是供电方路径。在这个实施例的一些方面，IC控制器包括USB子系统。USB子系统可以是USB-PD子系统、USB Type-C子系统、或者是USB-PD子系统和USB Type-C子系统两者。
图1A示出根据本文描述的用于功率FET栅极驱动器电路的技术进行配置的示例设备100。在图1A中示出的实施例中，设备100是在IC晶片上制造的集成电路(IC)控制器芯片。例如，IC控制器100可以是在由加利福尼亚圣何塞的Cypress半导体公司开发的CCCx USB控制器系列中的单芯片IC设备。在另一个示例中，IC控制器100可以是作为片上系统(SoC)制造的单芯片IC。
除了其他部件之外，IC控制器100还包括CPU子系统102、外围互连部114、系统资源116、各种输入/输出(I/O)块(例如，118A-118C)以及USB子系统200。另外，IC控制器100提供了电路和固件，该固件被配置并且可操作以用于支持多种电力状态122。
CPU子系统102包括耦合于系统互连部112的一个或多个CPU(中央处理单元)104、闪存106、SRAM(静态随机存取存储器)108以及ROM(只读存储器)110。CPU 104是可以在片上系统设备中操作的适合的处理器。在一些实施例中，CPU可以采用广阔的时钟选通来优化低功率操作，并且可以包括使CPU能够以各种电力状态运行的各种内部控制器电路。例如，CPU可以包括唤醒中断控制器，其被配置成将CPU从休眠状态唤醒，由此在IC芯片处于休眠状态的时候使得电源能够被切断。闪存106可以是可配置用于储存数据和/或程序的任何类型的程序存储器(例如，NAND闪存、NOR闪存等)。SRAM 108可以是适合储存由CPU 104存取的数据和固件/软件指令的任何类型的易失性的或非易失性的存储器。ROM 110可以是可配置用于储存引导例程、配置参数以及其他片上系统固件参数和设置的任何类型的适合的储存器。系统互连部112是系统总线(例如，单级或多级的先进高性能总线(或AHB))，其被配置成使CPU子系统102的各种部件相互耦合的接口以及在CPU子系统的各种部件和外围互连部114之间的数据和控制接口。
外围互连部114是外围总线(例如，单级或多级的AHB)，其提供在CPU子系统102与其外围设备和其他资源(诸如，系统资源116、I/O块(例如，118A-118C)以及USB子系统200)之间的主要数据以及控制接口。外围互连部可包括各种控制器电路(例如，直接存储器存取或DMA控制器)，其可被编程以在外围块之间传输数据而不用CPU子系统负担。在各种实施例中，在CPU子系统的组件中的每个组件和外围互连部均可与每个选项或类型的CPU、系统总线和/或外围总线不同。
系统资源116包括支持IC控制器100以其各种状态和模式操作的各种电子电路。例如，系统资源116可包括电力子系统，该电力子系统提供每种控制器状态/模式所需要的电力资源，诸如，例如，电压和/或电流的基准，唤醒中断控制器(WIC)、上电复位(POR)等等。在一些实施例中，系统资源116的电力子系统还可包括使得IC控制器100能够采用几个不同电压和/或电流电平从外部源汲取电力和/或向外部源提供电力的电路。系统资源116还可包括时钟子系统，该时钟子系统提供由IC控制器100使用的各种时钟以及实施各种控制器功能(诸如，外部重置)的电路。
IC控制器(诸如，IC控制器100)在各种实施例和实施方式中可包括各种不同类型的I/O块和子系统。例如，在图1A中示出的实施例中，IC控制器100包括GPIO(通用输入输出)块118A、TCPWM(计时器/计数器/脉宽调制)块118B、SCB(串行通信块)118C以及USB子系统200。GPIO 118A包括被配置成实施各种功能(诸如，例如，上拉、下拉、输入阈值选择、输入和输出缓冲区启用/禁用、连接于各种I/O引脚的多路复用信号等等)的电路。TCPWM 118B包括这样的电路：其被配置成实施计时器、计数器、脉宽调制器、解码器以及被配置成对输入/输出信号进行操作的各种其他模拟/混合信号元件。SCB 118C包括被配置成实施各种串行通信接口(诸如，例如，I2C、SPI(串行外围接口)、UART(通用异步接收器/发送器)等等)的电路。
USB子系统200根据本文描述的技术来配置，并且还可通过USB端口(例如，诸如USB2.0、USB 3.0/3.1等等)提供对USB通信以及其他USB功能(诸如，电力传输以及电池充电)的支持。例如，在各种实施例中，USB子系统200可以是USB-PD子系统、USB Type-C子系统或者是两者(例如，支持USB-PD功能的USB Type-C子系统)。USB子系统200包括Type-C收发器和物理层逻辑(PHY)，其被配置为集成基带PHY电路，以执行在物理层发送中涉及的各种数字编码/解码功能(例如，双相符号编码-BMC编码/解码、循环冗余校验-CRC等等)以及模拟信号处理功能。IC控制器100(和/或其USB子系统200)还可被配置成对USB-PD规范中定义的通信(诸如，例如，SOP、SOP’以及SOP"消息)进行响应。
在图1A中示出的实施例中，USB子系统200包括根据本文描述的技术进行配置的一个或多个栅极驱动器电路202。每个栅极驱动器电路202可配置并且可编程以选择是控制N沟道功率FET还是控制P沟道功率FET，N沟道功率FET或者P沟道功率FET可以耦合在IC控制器100外部的电力路径中。例如，根据本文描述的技术，每个栅极驱动器电路202被配置以生成处于正阈值状态的、处于零电压状态的以及处于高阻抗状态的输出信号，以驱动N沟道功率FET和P沟道功率FET两者的栅极。
图1B示出其中可以实施所描述的用于功率FET栅极驱动器电路的技术的示例操作环境。在这些操作环境中的每个操作环境中，IC控制器(诸如，图1A的IC控制器100)可以被设置并且配置在电子设备(例如，支持USB的设备)中，以根据本文描述的技术执行操作。参考图1B，在一个示例实施例中，IC控制器100A可以被设置并且配置在计算设备(例如，膝上型计算机130)中。在另一个示例实施例中，IC控制器100B可以被设置并且配置在电子设备(例如，监控器140)中。在又一个示例实施例中，IC控制器100C可以被设置并且配置在连网/连接设备(例如，集线器150)中。在又一个示例实施例中，IC控制器100D可以被设置并且配置在充电设备(例如，墙上充电器160)中。在又一个示例实施例中，IC控制器100E可以被设置并且配置在移动设备(例如，智能电话或者平板170)中。在其他实施例中，本文描述的具有功率FET栅极驱动器电路的IC控制器可被设置在各种其他电子的或者电子机械的设备(例如，伺服电机、变频驱动、电源、电源转换器等等)中，以控制各种功率FET、绝缘栅双极晶体管(IGBT)等等。
图2A示出具有根据本文描述的技术的用于功率FET的示例集成栅极驱动器电路202的IC控制器100。IC控制器100可以与在图1A中示出的控制器100相同，或者可以是具有不同类型的SoC的结构元件的控制器。
在图2A中，IC控制器100包括根据本文描述的技术进行配置的栅极驱动器电路202。栅极驱动器电路202包括泵204和晶体管开关电路206。泵204耦合于IC控制器100的输入端203和207，并且泵204的输出端耦合于栅极驱动器电路202的输出端209。输入端203被配置以接收来自IC控制器100的固件和/或寄存器的可编辑的电压V1/V2和/或V0，并将接收到的电压施加于泵204。IC控制器100的输入端207被配置以接收被配置成启用/禁用泵204的启用信号。开关206耦合在输出端209和接地之间，其中开关206的栅极耦合于IC控制器100的输入端205。输入端205被配置以接收来自IC控制器100的固件的启用信号，其中当被施加于开关206的栅极的时候，在输入端205的启用信号被配置以接通开关206，以便下拉在栅极驱动器电路202的输出端209的电压。IC控制器100设置在芯片封装101中，芯片封装101通过芯片引脚109耦合于外部的电力路径210。
在图2A中示出的实施例中，栅极驱动器电路202使用公共驱动器输出端209以同时控制在电力路径210中的两个功率FET(212和214)。两个功率FET 212和214在电力路径210上串行串联耦合。使用两个功率FET控制电力路径的一个原因是因为功率FET在其源极和其漏极之间具有内在寄生的“体二极管”，其中，这种内在寄生的“体二极管”总是将要在电力路径的一个方向上“接通”。因此，将串行的两个功率FET与其内在寄生的“体二极管”面向相反方向地耦合基本上消除了在电力路径中的这些“体二极管”的影响。
图2A示出N沟道功率FET和P沟道功率FET两者可以如何耦合于栅极驱动器电路202的公共控制输出端。无论在电力路径210中的功率FET 212和214是N沟道类型的还是P沟道类型的，功率FET 212和214两者的栅极中的每个栅极均通过在芯片封装101上的引脚109耦合于栅极驱动器电路202的输出端209。如在图2A中指示的，功率FET 212和214都是N沟道功率FET，如通过实线指示的，其中功率FET 212的栅极通过电阻器元件212A耦合接地，并且功率FET 214的栅极通过电阻器元件214A耦合接地。在电力路径的一个可选的设置中，功率FET 212和214可以都是P沟道功率FET，如通过虚线指示的，其中功率FET 212的源极可以通过电阻器元件212B耦合于功率FET 212的栅极，并且功率FET 214的源极可以通过电阻器元件214B耦合于功率FET 214的栅极。在电力路径的不同的可选的设置中，功率FET 212和214可以都是P沟道功率FET，如通过虚线指示的，其中功率FET 212的漏极可以通过电阻器元件212C耦合于功率FET 212的栅极，并且功率FET 214的漏极可以通过电阻器元件214C耦合于功率FET 214的栅极。当电力路径210中的功率FET 212和214都是P沟道类型的时候，栅极驱动器电路202被配置成仅仅通过浮动输出端209在功率FET 212和214的栅极处提供高阻抗，这导致电阻器元件212B和214B(或者212C和214C)将功率FET 212和214的栅极电压拉动到相应功率FET的源极(或漏极)电压。
当电力路径210中的功率FET 212和214是N沟道类型的时候，栅极驱动器电路202以基本上为0V的输出电压驱动N沟道功率FET 212和214的栅极以关断这些功率FET，并且以(例如高于功率FET的源极电压的)正电压驱动这些功率FET接通。具体来说，栅极驱动器电路202通过输入端203接收电压V1/V2和/或V0。电压V0、V1和V2通常(但不必)相同，并且表示需要经过电力路径210的电压。在各种实施方式中，IC控制器100(和/或其任何USB子系统)可以检测和/或生成电压V0、V1和V2，并且可以向泵204提供这些电压作为参考电压。在泵204中的固件逻辑和/或其他硬件被配置成使用参考电压以在输出端209处生成具有足以接通N沟道功率FET 212和214的电压的输出信号。当IC控制器100(和/或其任何USB子系统)在输入端207处提供启用信号(并且没有在输入端205处提供启用信号)的时候，泵204被接通以生成并驱动具有足够的正电压的输出信号通过输出端209和引脚109到达N沟道功率FET212和214的栅极。因此，N沟道功率FET 212和214接通以传递它们的指定电流，由此完成通过电力路径210电力的传输。为了关断N沟道功率FET 212和214，IC控制器100(和/或其任何USB子系统)移除来自输入端207的启用信号，以关断泵204，并且IC控制器100(和/或其任何USB子系统)在输入端205处施加下拉启用信号。在输入端205的启用信号接通开关206，并且在输出端209处的输出电压被驱动到系统接地。因此，基本上是0V的电压被施加于N沟道功率FET 212和214的栅极，这关断了这些功率FET，由此停止电力通过电力路径210的传输。
当电力路径210中的功率FET 212和214是P沟道类型的时候，栅极驱动器电路202以基本上为0V的输出电压驱动P沟道功率FET 212和214的栅极以接通这些功率FET，并且以高阻抗(HiZ)关断这些功率FET。当IC控制器100(和/或其任何USB子系统)在输入端205处提供下拉启用信号(并且没有在输入端207处提供启用信号，由此保持泵204关断)的时候，下拉启用信号接通开关206，并且在输出端209处的输出电压被驱动到系统接地(例如，强0V(strong 0V))。因此，基本上是0V的电压被施加于P沟道功率FET 212和214的栅极，这接通了这些功率FET，由此通过电力路径210完成电力的传输。为了关断P沟道功率FET 212和214，IC控制器100(和/或其任何USB子系统)移除来自输入端205的下拉启用信号，并且开关206关断以浮置输出端209。因此，输出端209被驱动到高阻抗，并且外部电阻器元件212B和214B(或者212C和214C)将在P沟道功率FET 212和214的栅极处的电压上拉到电压V1/V2(或者V0)。因此，在输出端209驱动的高阻抗导致P沟道功率FET 212和214的栅极电压关断这些功率FET，由此停止电力通过电力路径210的传输。
图2B示出根据本文描述的技术的具有用于功率FET的示例集成栅极驱动器电路202的IC控制器100。IC控制器100可以与在图1A中示出的控制器100相同，或者可以是具有不同类型的SoC的结构元件的控制器。不同于图2A,在图2B中的栅极驱动器电路202被配置有两个独立控制的驱动器输出端,这使得在电力路径210中的每个功率FET能够相对于彼此以一定的时间偏移量被接通/关断，以便避免浪涌电流。
在图2B中，IC控制器100包括根据本文描述的技术进行配置的栅极驱动器电路202。栅极驱动器电路202包括泵204-1和204-2，以及晶体管开关设备206-1和206-2。泵204-1耦合于IC控制器100的输入端203和207-1，并且泵204-1的输出端耦合于栅极驱动器电路202的输出端209-1。泵204-2耦合于IC控制器100的输入端203和207-2，并且泵204-2的输出端耦合于栅极驱动器电路202的输出端209-2。输入端203被配置以接收来自IC控制器100的固件和/或寄存器的可编程的电压V1/V2和/或V0，并将接收到的电压施加于泵204-1和204-2。IC控制器100的输入端207-1被配置以接收被配置以启用/禁用泵204-1的启用信号，并且输入端207-2被配置以接收被配置以启用/禁用泵204-2的启用信号。开关206-1耦合在输出端209-1和接地之间，其中开关206-1的栅极耦合于IC控制器100的输入端205-1。输入端205-1被配置以接收来自IC控制器100的固件的启用信号，其中，当被施加于开关206-1的栅极的时候，启用信号被配置以接通开关206-1，以便下拉输出端209-1的电压。开关206-2耦合在输出端209-2和接地之间，其中，开关206-2的栅极耦合于IC控制器100的输入端205-2。输入端205-2被配置以接收来自IC控制器100的固件的启用信号，其中，当被施加于开关206-2的栅极的时候，启用信号被配置以接通开关206-2，以便下拉输出端209-2的电压。IC控制器100设置在芯片封装101中，其中，栅极驱动器电路202的输出端209-1通过芯片引脚109-1耦合于外部电力路径210中的功率FET 212，并且栅极驱动器电路202的输出端209-2通过芯片引脚109-2耦合于外部电力路径210中的功率FET 214。
在图2B中示出的实施例中，栅极驱动器电路202使用两个独立控制的驱动器输出端(209-1和209-2)分别控制在电力路径210中的两个功率FET 212和214中的每个功率FET。使用两个独立控制的驱动器输出端使得栅极驱动器202能够相对于彼此以一定的时间偏移量接通/关断功率FET 212和214，其中，该时间偏移量(例如，几百微秒)可以在IC控制器100的固件/寄存器中可编程和/或被储存，该固件/寄存器用于控制将启用信号施加于输入端205-1、205-2、207-1和207-2。
图2B示出N沟道功率FET和P沟道功率FET两者如何耦合于相应的独立控制的栅极驱动器电路202的输出端。无论在电力路径210中的功率FET是N沟道类型的还是P沟道类型的，功率FET 212的栅极都通过引脚109-1耦合于栅极驱动器电路202的输出端209-1，并且功率FET 214的栅极通过引脚109-2耦合于栅极驱动器电路202的输出端209-2。如在图2B中指示的，功率FET 212和214都是N沟道功率FET，如通过实线指示的，其中功率FET 212的栅极通过电阻器元件212A耦合接地，并且功率FET 214的栅极通过电阻器元件214A耦合接地。在电力路径的一个可选的设置中，功率FET 212和214可以都是P沟道功率FET，如通过虚线指示的，其中功率FET 212的源极可以通过电阻器元件212B耦合于功率FET 212的栅极，并且功率FET 214的源极可以通过电阻器元件214B耦合于功率FET 214的栅极。在电力路径的不同的可选的设置中，功率FET 212和214可以都是P沟道功率FET，如通过虚线指示的，其中功率FET 212的漏极可以通过电阻器元件212C耦合于功率FET 212的栅极，并且功率FET214的漏极可以通过电阻器元件214C耦合于功率FET 214的栅极。当电力路径210中的功率FET 212和214都是P沟道类型的时候，栅极驱动器电路202被配置成仅仅通过分别浮置输出端209-1和209-2，在功率FET 212和214的栅极处提供高阻抗，这导致电阻器元件212B和214B(或者212C和214C)将功率FET 212和214的栅极电压拉动到相应功率FET的源极(或漏极)电压。
当电力路径210中的功率FET 212和214是N沟道类型的时候，栅极驱动器电路202以基本上为0V的输出电压驱动N沟道功率FET 212和214的栅极来关断这些功率FET，并且以(例如高于功率FET的源极电压的)正电压驱动这些功率FET接通。具体来说，栅极驱动器电路202通过输入端203接收电压V1/V2和/或V0。电压V0、V1和V2通常(但不必)相同，并且表示需要经过电力路径210的电压。在各种实施方式中，IC控制器100(和/或其任何USB子系统)可以检测和/或生成电压V0、V1和V2，并且可以向泵204-1和204-2提供这些电压作为参考电压。在泵204-1和204-2中的固件逻辑和/或其他硬件被配置成使用参考电压以分别在输出端209-1和209-2处生成具有足以接通N沟道功率FET 212和214的电压的单独的输出信号。当IC控制器100(和/或其任何USB子系统)在输入端207-1处提供启用信号(并且没有在输入端205-1处提供启用信号)的时候，泵204-1被接通以生成并驱动具有足够的正电压的输出信号通过输出端209-1和引脚109-1到达N沟道功率FET 212的栅极。类似地，当IC控制器100(和/或其任何USB子系统)在输入端207-2处提供启用信号(并且没有在输入端205-2处提供启用信号)的时候，泵204-2被接通以生成并驱动具有足够的正电压的输出信号通过输出端209-2和引脚109-2到达N沟道功率FET 214的栅极。因此，N沟道功率FET 212和214独立接通以(单独地并有可能以微小的时间偏移量)传递它们指定的电流，由此完成电力通过电力路径210的传输。为了关断N沟道功率FET 212，IC控制器100(和/或其任何USB子系统)移除来自输入端207-1的启用信号，以关断泵204-1并且在输入端205-1处施加下拉启用信号。在输入端205-1的启用信号接通开关206-1，并且在输出端209-1处的输出电压被驱动到系统接地。类似地，为了关断N沟道功率FET 214，IC控制器100(和/或其任何USB子系统)移除来自输入端207-2的启用信号以关断泵204-2并且在输入端205-2处施加下拉启用信号。在输入端205-2的启用信号接通开关206-2，并且在输出端209-2处的输出电压被驱动到系统接地。因此，基本上是0V的电压被独立地施加于N沟道功率FET 212和214的栅极，这(单独地并有可能以微小的时间偏移量)关断了这些功率FET，由此停止电力通过电力路径210的传输。
当电力路径210中的功率FET 212和214是P沟道类型的时候，栅极驱动器电路202以基本上为0V的输出电压驱动P沟道功率FET 212和214的栅极来接通这些功率FET，并且以高阻抗(HiZ)关断这些功率FET。当IC控制器100(和/或其任何USB子系统)在输入端205-1处提供下拉启用信号(并且没有在输入端207-1处提供启用信号，由此保持泵204-1关断)的时候，在输入端205-1处的下拉启用信号接通开关206-1，并且在输出端209-1处的输出电压被驱动到系统接地(例如，强0V)。类似地，当IC控制器100(和/或其任何USB子系统)在输入端205-2处提供下拉启用信号(并且没有在输入端207-2处提供启用信号，由此保持泵204-2关断)的时候，在输入端205-2处的下拉启用信号接通开关206-2，并且在输出端209-2处的输出电压被驱动到系统接地(例如，强0V)。因此，基本上是0V的电压被独立地施加于P沟道功率FET 212和214的栅极，这(单独地并有可能以微小的时间偏移量)接通了这些功率FET，由此完成电力通过电力路径210的传输。为了关断P沟道功率FET 212，IC控制器100(和/或其任何USB子系统)移除来自输入端205-1的下拉启用信号，并且开关206-1关断以浮置输出端209-1。类似地，为了关断P沟道功率FET 214，IC控制器100(和/或其任何USB子系统)移除来自输入端205-2的下拉启用信号，并且开关206-2被关断以浮置输出端209-2。因此，在输出端209-1和209-2独立驱动高阻抗，并且外部电阻器元件212B和214B(或者212C和214C)将在P沟道功率FET 212和214的栅极处的电压上拉到电压V1/V2(或者V0)。因此，在输出端209-1和209-2驱动的高阻抗导致P沟道功率FET 212和214的栅极电压(单独地并有可能以微小的时间偏移量)关断这些功率FET，由此停止电力通过电力路径210的传输。
图3和图4分别示出根据本文描述的技术的可以通过相同栅极驱动器电路施加以分别控制N沟道功率FET和P沟道功率FET的控制信号的电压图。
图3示出根据本文描述的技术的由栅极驱动器电路驱动至N沟道功率FET的栅极的控制信号的电压波形。为了通过N沟道功率FET传递输电电压“vpwr_in”，栅极驱动器电路需要输出高于输电电压和N沟道功率FET的阈值电压的总和的输出电压，即，
输出电压>＝vpwr_in+Vth
其中，Vth是N沟道功率FET的阈值电压。为了关断N沟道功率FET，栅极驱动器电路可提供基本上是0V的输出电压。图3中的电压图300示出了栅极驱动器电路对于N沟道功率FET的操作。电压图300示出当栅极驱动器输出信号具有输出电压302(例如，诸如0V)的时候，N沟道功率FET处于关断状态，并且当栅极驱动器输出信号具有输出电压304(输出电压304高于或者等于“vpwr_in”电压加上功率FET的Vth电压)的时候，N沟道功率FET处于接通状态。
注意，当N沟道功率FET的Vgs(栅极到源极)电压超出Vth电压的时候，功率FET接通。Vgs超出Vth的量(例如，过驱动电压)确定最终的N沟道功率FET的电阻。换句话说，随着更高的电压施加于功率FET的栅极，N沟道功率FET的电阻降低。此外，N沟道功率FET需要在功率FET应当经过的整个电压范围期间保持接通。例如，如果N沟道功率FET必须在其漏极及其源极之间传递20V，并且功率FET的Vth是1V，那么至少21V(或者更高，诸如25V)的电压需要被施加于功率FET的栅极，以接通功率FET并且使其保持接通。为了关断这个N沟道功率FET，需要将低于功率FET的Vth的电压(例如，诸如0V)施加于功率FET的栅极。根据本文描述的技术，栅极驱动器电路被配置以确定(例如，从固件中的设置中或者通过对驱动器输出端的检测)N沟道功率FET需要传递的电压“vpwr_in”以及对应的过驱动电压。随后，基于所确定的“vpwr_in”和过驱动电压，栅极驱动器电路被配置以使用恒定的电荷泵确定并且生成施加于N沟道功率FET的栅极以接通N沟道功率FET的输出电压。当N沟道功率FET需要关断的时候，栅极驱动器电路仅仅将系统接地(例如，0V)施加于功率FET的栅极。
图4示出根据本文描述的技术的由图3的栅极驱动器电路驱动至P沟道功率FET的栅极的控制信号的电压波形。为了通过P沟道功率FET传递输电电压“vpwr_in”，栅极驱动器电路需要下拉对功率FET的栅极进行驱动的输出电压——例如，使得在外部电阻器(例如，在功率FET的栅极和源极之间耦合的外部电阻器)和内部下拉(例如，系统接地)之间的分压有效地生成了低于或者等于在输电电压和P沟道功率FET的阈值电压之间的差的输出电压，即，
输出电压<＝vpwr_in-Vth
其中，Vth是P沟道功率FET的阈值电压。为了关断P沟道功率FET,栅极驱动器电路需要提供高阻抗输出,使得外部电阻器可以将功率FET的栅极上拉到输电电压“vpwr_in”，由此关断P沟道功率FET。图4中的电压图400示出了栅极驱动器电路对于P沟道功率FET的操作。电压图400示出当栅极驱动器输出信号导致在P沟道功率FET的栅极处的输出电压402(例如，诸如输电电压“vpwr_in”)的时候，P沟道功率FET处于关断状态，并且当栅极驱动器输出信号具有输出电压404(输出电压404低于或者等于“vpwr_in”电压减去功率FET的Vth电压)(例如，诸如0V)的时候，P沟道功率FET处于接通状态。
注意，无论何时功率FET的栅极处于低于其源极的电压的时候，P沟道功率FET都接通。例如，当P沟道功率FET需要从其源极向其漏极传递12V的时候，那么功率FET的栅极电压需要小于其源极电压(例如，处于11V)，以便接通功率FET。为了关断这个P沟道功率FET，栅极驱动器电路需要向功率FET的栅极施加与功率FET的源极的电压相同的电压(在这种情况下，是12V)。为了使栅极驱动器电路关断这种P沟道功率FET，在一些实施例中，栅极驱动器电路可以确定功率FET的源极的电压，并且随后向功率FET的栅极施加这一确定的电压。在其他实施例中，栅极驱动器电路可以被配置以利用在P沟道功率FET的栅极和源极(或者栅极和漏极)之间耦合的外部电阻操作，其中，栅极驱动器电路被配置停止驱动(例如，浮置)功率FET的栅极，这导致外部电阻器将栅极电压上拉到在功率FET的源极处的电压。
图5示出根据本文描述的技术的具有可配置的/可编程的集成栅极驱动器电路的示例IC控制器500。在图5中示出的实施例中，IC控制器500设置在芯片封装501中，并且包括USB Type-C子系统。除了其他USB Type-C部件，IC控制器500还包括两个栅极驱动器502A和502B，在栅极驱动器502A和502B中的每个均被配置以选择性地控制具有N沟道功率FET的电力路径或者具有P沟道功率FET的电力路径。栅极驱动器502A的输出端耦合于封装501上的引脚509A(“VBUS_P_CTRL”)，并且栅极驱动器502B的输出端耦合于在封装501上的引脚509B(“VBUS_C_CTRL”)。
根据本文描述的技术，在栅极驱动器502A和502B中的每个栅极驱动器均被配置以确定/选择是控制具有N沟道功率FET的电力路径还是控制具有P沟道功率FET的电力路径。在一个示例实施例中，IC控制器500可设置在移动设备中，该移动设备既包括通过USBType-C接口提供电力(例如，向外部的外围设备)的供应方电力路径，又包括通过USB Type-C接口接收电力(例如，为其电池充电)的耗电方电力路径。例如，供应方电力路径可包括在USB Type-C接口的第一VBUS线上设置的N沟道功率FET，并且耗电方电力路径可包括在USBType-C接口的第二VBUS线上设置的P沟道功率FET。根据本文描述的技术，在这个示例实施例中，栅极驱动器502A被耦合以控制在供应方电力路径上的N沟道功率FET，栅极驱动器502B被耦合以控制在耗电方电力路径中的P沟道功率FET。例如，栅极驱动器502A可通过如迄今为止所描述的对功率FET的栅极施加适合的正电压，来接通供应方电力路径的N沟道功率FET，并且可通过向它们的栅极施加基本上是0V的电压，来关断这些N沟道功率FET。另一方面，栅极驱动器502B可通过对功率FET的栅极施加基本上是0V的电压，来接通耗电方电力路径的P沟道功率FET，并且可通过如迄今为止所描述的在功率FET的栅极上驱动高阻抗，来关断这些P沟道功率FET。
图6示出根据本文描述的技术的用于操作功率FET的示例方法。图6中的方法的操作根据示例实施例被描述为由控制器(例如，单芯片IC USB控制器)和/或其栅极驱动器电路(例如，在USB Type-C子系统中的栅极驱动器电路)执行。然而注意，各种实施方式和实施例可使用各种并且有可能不同的部件来执行在图6中的方法的操作。例如，在各种实施例中，片上系统(SoC)设备可配置有固件指令，当该固件指令由一个或多个处理器或其它硬件部件(例如微控制器、ASIC等)执行时，该固件指令可操作以用于执行图6中的方法的操作。因此，被描述为由控制器和/或其栅极驱动器电路执行的图6中的方法的操作在下文中的描述是从说明性意义上而非从限制性意义上来考虑的。
该方法以开始操作600来开始。在操作602中，控制器(和/或其USB Type-C子系统)上电。作为上电操作的一部分或者在上电操作之后，控制器可基于编码、数据和储存在固件、软件和/或硬件寄存器中的其他信息，执行各种启动操作和初始化操作。
在操作604中，控制器确定在控制器被配置进行控制的电力路径中耦合的任何功率FET的类型。在各种实施例中，控制器可以以各种方式确定功率FET的类型。例如，在一些实施例中，控制器可检测在预分配的通用I/O(GPIO)引脚提供的逻辑值，其中某个预定值(例如，逻辑“0”)可被配置以指示具有P沟道功率FET的电力路径，并且不同的预定值(例如，逻辑“1”)可被配置以指示具有N沟道功率FET的电力路径。在其他实施例中，控制器可被配置以读取和/或上传一个或多个固件设置，该一个或多个固件设置被配置以指示为了由控制器控制而耦合的每个电力路径上设置的功率FET的类型。在又一些实施例中，控制器可使用电压检测器来检测在栅极驱动器的输出端的电压，以便确定耦合于这些输出端的功率FET的类型。例如，在这些实施例中，当在这个电力路径上存在和/或被检测到输电电压“vpwr_in”的时候，控制器可执行操作604，并且使用电压检测器以确定在给定的电力路径上耦合的功率FET的类型。
在操作606中，控制器确定在电力路径检测到的功率FET是否是N沟道功率FET。如果控制器在操作606中确定检测到的功率FET不是N沟道功率FET，那么控制器继续执行操作610。如果控制器在操作606中确定检测到的功率FET是N沟道功率FET，那么控制器继续执行操作608以控制检测到的N沟道功率FET的操作。
在操作608中，控制器根据如迄今为止描述的本文的技术来操作控制器中的栅极驱动器电路，以控制N沟道功率FET。例如，为了接通N沟道功率FET，控制器操作并且导致栅极驱动器电路向功率FET的栅极施加高于电力路径的输电电压“vpwr_in”和N沟道功率FET的阈值电压的总和的输出电压(即，输出电压>＝vpwr_in+Vth)。为了保持N沟道功率FET处于接通状态，控制器操作并且导致栅极驱动器电路继续向功率FET的栅极施加该输出电压。为了关断N沟道功率FET，控制器操作并且导致栅极驱动器电路向功率FET的栅极施加基本上是0V的输出电压(例如，通过使功率FET的栅极接地)。控制器可继续以这种方式执行操作608，直到满足某些条件为止和/或直到检测到某个事件为止(例如，当在电力路径上检测到输电电压“vpwr_in”的时候和/或直到控制器掉电为止)。当不再需要执行操作608的时候，控制器可继续执行其他操作或者在操作616终止该方法。
在操作610中，控制器确定在电力路径检测到的功率FET是否是P沟道功率FET。如果控制器在操作610中确定检测到的功率FET不是P沟道功率FET，那么控制器继续执行操作614。在操作614中，控制器输出(或者以其他方式记录)指示检测到未知的功率FET类型的错误，并且在此之后在操作616终止该方法。如果控制器在操作610中确定检测到的功率FET是P沟道功率FET，那么控制器继续执行操作612以控制检测到的P沟道功率FET的操作。
在操作612中，控制器根据如迄今为止描述的本文的技术来操作控制器中的栅极驱动器电路(即，与在操作608中相同的栅极驱动器电路)，以控制P沟道功率FET。为了关断P沟道功率FET，控制器操作并且导致栅极驱动器电路向功率FET的栅极施加高阻抗，这导致耦合于电力路径的外部电阻器将功率FET的栅极电压上拉到电力路径的输电电压“vpwr_in”。为了接通P沟道功率FET，控制器操作并且导致栅极驱动器电路提供基本上是0V的输出电压(例如，通过使功率FET的栅极接地)。这导致在外部电阻器和栅极驱动器电路的下拉之间的分压，以产生低于或者等于在输电电压“vpwr_in”和P沟道功率FET的阈值电压之间的差的栅极电压(即，输出/栅极电压<＝vpwr_in–Vth)。为了保持P沟道功率FET处于接通状态，控制器操作并且导致栅极驱动器电路继续以以上的方式下拉功率FET的栅极电压。控制器可继续执行操作612，直到满足某些条件为止和/或直到检测到某个事件为止(例如，当在电力路径上检测到输电电压“vpwr_in”的时候和/或直到控制器掉电为止)。当不再需要执行操作612的时候，控制器可继续执行其他操作或者在操作616终止该方法。
本文描述的用于功率FET栅极驱动器电路的技术可以在几种不同类型的USBType-C应用中体现。这些类型的Type-C应用的示例包括但不限于：下行数据流端口(DFP)USB应用，其中，具有USB Type-C子系统的IC控制器被配置以提供下行数据流USB端口(例如，在支持USB的主机设备中)；上行数据流端口(UFP)USB应用，其中，具有USB Type-C子系统的IC控制器被配置以提供上行数据流USB端口(例如，在支持USB的外围设备或者适配器中)；以及双重用途端口(DRP)USB应用，其中，具有USB Type-C子系统的IC控制器被配置以支持在相同的USB端口上的DFP应用和UFP应用；
图7示出示例系统790，其中，具有USB Type-C子系统和USB-PD子系统的IC控制器700被配置以提供DRP应用。在示例实施例中，IC控制器700可以是在由加利福尼亚圣何塞的Cypress半导体公司开发的CCCx USB控制器系列中的单芯片IC设备。在系统790中，IC控制器700耦合于Type-C插座730、耦合于显示器端口芯片组740、耦合于USB芯片组750、耦合于嵌入式控制器760、耦合于电源770并且耦合于充电器780。系统790的这些部件可设置在印刷电路板(PCB)或者其他适合的基体上，并且通过适合的工具(诸如，导线、迹线(traces)、总线等等)相互耦合。
Type-C插座730根据USB Type-C规范来进行配置，以通过Type-C端口提供连接性。显示器端口芯片组740被配置以通过Type-C插座730提供显示器端口功能。USB芯片组750被配置以通过Type-C插座730的D+/-线提供对USB通信(例如，诸如USB 2.0通信)的支持。嵌入式控制器760耦合于IC控制器700，并且被配置以在系统790中提供各种控制功能和/或数据传输功能。电源770是DC/DC电源，其耦合于供应方电力路径710。供应方电力路径710包括N沟道功率FET，该N沟道功率FET耦合于IC控制器700的独立控制的栅极驱动器输出端719-1(“VBUS_P_CTRL0”)和719-2(“VBUS_P_CTRL1”)。供应方电力路径710被配置将电力从电源770通过Type-C插座730传输到外部的耗电设备(例如，诸如外围设备)。充电器780是电池充电器，其耦合于耗电方电力路径720并且被配置向系统790中的电池充电。耗电方电力路径720包括N沟道功率FET，该N沟道功率FET耦合于IC控制器700的独立控制的栅极驱动器输出端729-1(“VBUS_C_CTRL0”)和729-2(“VBUS_C_CTRL1”)。耗电方电力路径720被配置以通过Type-C插座730接收电力并且向充电器780传输电力。
除了在系统790中提供DRP USB功能之外，IC控制器700还被配置根据本文描述的技术来操作和控制外部电力路径710和720。例如，在上电的时候，IC控制器700就被配置以确定在电力路径710和720中耦合的功率FET是N沟道功率FET。当在电力路径710和720中的任意一个或者两个上提供和/或检测到输电电压的时候，IC控制器700被配置以操作通过栅极驱动器输出端719-1/719-2和729-1/729-2分别耦合于电力路径710和720的(在图7中未显示的)栅极驱动器。为了接通在电力路径710中的N沟道功率FET，IC控制器700操作相应的栅极驱动器独立控制输出端719-1/719-2并且向输出端719-1/719-2提供高于电力路径的输电电压和N沟道功率FET的阈值电压的总和的输出电压(即，输出电压>＝vpwr_in+Vth)。为了关断在电力路径710中的N沟道功率FET，IC控制器700操作栅极驱动器以独立控制输出端719-1/719-2并且向输出端719-1/719-2提供施加于功率FET的栅极的、基本上是0V的输出电压。IC控制器700被配置以类似的方式控制电力路径720。为了接通在电力路径720中的N沟道功率FET，IC控制器700操作相应的栅极驱动器以独立控制输出端729-1/729-2并且向输出端719-1/719-2提供高于电力路径的输电电压和N沟道功率FET的阈值电压的总和的输出电压(即，输出电压>＝vpwr_in+Vth)。为了关断在电力路径720中的N沟道功率FET，IC控制器700操作栅极驱动器以独立控制输出端729-1/729-2并且向输出端719-1/719-2提供施加于功率FET的栅极的、基本上是0V的输出电压。
图8和图9分别示出根据提供两个驱动器输出端的电压状态的可选实施例的可以由相同的栅极驱动器电路施加以控制N沟道功率FET和P沟道功率FET的控制信号的电压图。
图8示出由栅极驱动器电路驱动至N沟道功率FET的栅极的控制信号的电压波形。为了通过N沟道功率FET传递输电电压“vpwr_in”，栅极驱动器电路需要驱动高于输电电压和N沟道功率FET的阈值电压的总和的输出电压，即，
输出电压>＝vpwr_in+Vth
其中，Vth是N沟道功率FET的阈值电压。为了关断N沟道功率FET，栅极驱动器电路可提供基本上是0V的输出电压。在图8中的电压图800示出了栅极驱动器电路对于N沟道功率FET的操作。电压图800示出当栅极驱动器输出信号具有输出电压802(例如，诸如0V)的时候，N沟道功率FET处于关断状态，并且当栅极驱动器输出信号具有输出电压804(输出电压804高于或者等于“vpwr_in”电压加上功率FET的Vth电压)的时候，N沟道功率FET处于接通状态。
根据在图8中示出的电压操作的栅极驱动器电路可被改换意图(例如，通过确定/选择由固件执行的操作)以如在图9中显示地驱动P沟道功率FET。电压图900示出当栅极驱动器输出信号具有输出电压802(例如，诸如0V)的时候，P沟道功率FET处于接通状态，并且当栅极驱动器输出信号导致输出电压804高于或者等于“vpwr_in”电压加上Vth电压(即，输出电压＞＝vpwr_in+Vth)的时候，P沟道功率FET处于关断状态。以这种方式，相同的栅极驱动器电路采用驱动器输出信号的仅仅两种状态就可以操作N沟道功率FET和P沟道功率FET。然而注意，这个方案与在使用驱动器输出信号的三种状态(例如，正阈值状态、零电压状态以及高阻抗状态)的方案中控制P沟道功率FET所需的电力相比消耗了更多的电力。
本文所述的用于功率FET栅极驱动器电路的技术的各种实施例可以包括各种操作。这些操作可以由硬件部件、数码硬件和/或固件、和/或其组合执行和/或控制。在本文使用时，术语“耦合于”可意味着直接或通过一个或多个中间部件间接连接。通过各种片上总线提供的任何信号可以与其它信号时间复用并通过一个或多个公共片上总线来提供。此外，在电路部件或块之间的互连可被示为总线或单信号线。每个总线可以可选地是一个或多个单信号线，并且每个单信号线可以可选地是总线。
某些实施例可被实施为可包括储存在非暂态计算机可读介质(例如，诸如易失性存储器和/或非易失性存储器)上的指令的计算机程序产品。这些指令可用于对包括一个或多个通用或专用处理器(例如，诸如CPU)或其等效形式(例如，诸如处理核心、处理引擎、微控制器等等)的一个或多个设备进行编程，使得当由处理器或其等效形式执行时，该指令导致设备执行用于本文描述的功率FET栅极驱动器电路的描述操作。计算机可读介质还可包括用于以机器(例如，诸如设备或计算机)可读的形式(例如，软件、进行处理的应用程序等)储存或传输信息的一个或多个机构。非暂态计算机可读存储介质可包括但不限于电磁储存介质(例如，软盘、硬盘等等)、光学储存介质(例如，CD-ROM)、磁光储存介质、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程存储器(例如，EPROM和EEPROM)、闪存或适合储存信息的另一现在已知或以后开发的非暂态类型的介质。
虽然以特定的顺序示出和描述了本文的电路的操作，但是在一些实施例中，每个电路的操作的顺序可改变，使得某些操作可以按相反的顺序执行，或使得某个操作可与其它操作至少部分地同时和/或并行地执行。在其他实施例中，指令或不同操作的子操作可以以间歇和/或交替的方式执行。
在前述说明书中，本发明已参考其特定示例实施例进行描述。然而明显的是，在不偏离如在所附权利要求中阐述的本发明的更宽的精神和范围的情况下，可对其做出各种修改和改变。说明书和附图相应地是从说明性意义上而非从限制性意义上来考虑的。

Claims (20)

1.一种包括通用串行总线(USB)子系统的设备，其中，所述USB子系统设置在单一集成电路(IC)中，并且其中，所述USB子系统包括栅极驱动器电路，所述栅极驱动器电路被配置以选择性地控制外部的N沟道功率场效应晶体管(功率FET)或者外部的P沟道功率FET。
2.根据权利要求1所述的设备，其中，所述USB子系统是USB输电(USB-PD)子系统。
3.根据权利要求1所述的设备，其中，所述USB子系统是USB Type-C子系统。
4.根据权利要求1所述的设备，其中，所述栅极驱动器电路被配置以基于来自所述USB子系统的控制信号来控制所述外部的N沟道功率FET或者所述外部的P沟道功率FET。
5.根据权利要求1所述的设备，其中，所述栅极驱动器电路被配置以在所述单一IC的一个或多个输出端控制所述外部的N沟道功率FET，并且其中，所述栅极驱动器电路被配置以在所述单一IC的相同的一个或多个输出端控制所述外部的P沟道功率FET。
6.根据权利要求1所述的设备，其中，所述USB子系统被配置以确定是所述外部的N沟道功率FET还是所述外部的P沟道功率FET耦合于所述栅极驱动器电路。
7.根据权利要求1所述的设备，其中，所述栅极驱动器电路被配置以提供处于正阈值电压的、处于零电压的以及处于高阻抗的输出信号。
8.根据权利要求1所述的设备，其中，所述栅极驱动器电路包括被配置以控制在外部电力路径上耦合的两个功率FET的一个输出端，其中，所述两个功率FET包括所述外部的N沟道功率FET或者所述外部的P沟道功率FET。
9.根据权利要求1所述的设备，其中，所述栅极驱动器电路包括两个单独的输出端，所述两个单独的输出端被配置以独立控制在外部电力路径上耦合的两个单独的功率FET，其中，所述两个单独的功率FET包括所述外部的N沟道功率FET或者所述外部的P沟道功率FET。
10.一种用于支持通用串行总线(USB)的设备的方法，所述支持通用串行总线(USB)的设备包括集成电路(IC)控制器，所述方法包括：
由所述IC控制器确定是外部的N沟道功率场效应晶体管(功率FET)还是外部的P沟道功率FET耦合于所述IC控制器；
当所述外部的N沟道功率FET被确定为耦合于所述IC控制器的时候，由所述IC控制器的栅极驱动器电路控制所述外部的N沟道功率FET；以及
当所述外部的P沟道功率FET被确定为耦合于所述IC控制器的时候，由所述IC控制器的所述栅极驱动器电路控制所述外部的P沟道功率FET。
11.根据权利要求10所述的方法，其中，确定是所述外部的N沟道功率FET还是所述外部的P沟道功率FET耦合于所述IC控制器包括接收在所述IC控制器的输入端的信号。
12.根据权利要求10所述的方法，其中，确定是所述外部的N沟道功率FET还是所述外部的P沟道功率FET耦合于所述IC控制器包括在所述IC控制器中上传固件设置。
13.根据权利要求10所述的方法，其中，确定是所述外部的N沟道功率FET还是所述外部的P沟道功率FET耦合于所述IC控制器包括对所述栅极驱动器电路的一个或多个输出端执行电压检测。
14.根据权利要求10所述的方法，还包括确定所述栅极驱动器电路的输出信号的电压电平。
15.根据权利要求10所述的方法，其中，控制所述外部的N沟道功率FET包括：
由所述栅极驱动器电路输出正阈值电压以接通所述外部的N沟道功率FET；以及
由所述栅极驱动器电路输出零电压以关断所述外部的N沟道功率FET。
16.根据权利要求10所述的方法，其中，控制所述外部的P沟道功率FET包括：
由所述栅极驱动器电路输出零电压以接通所述外部的P沟道功率FET；以及
由所述栅极驱动器电路输出高阻抗以关断所述外部的P沟道功率FET。
17.一种支持通用串行总线(USB)的系统，所述系统包括：
电力路径；
集成电路(IC)控制器，所述集成电路(IC)控制器被耦合以控制所述电力路径，其中，所述电力路径在所述IC控制器的外部，并且所述IC控制器至少被配置成：
确定被耦合在所述电力路径中的是N沟道功率场效应晶体管(功率FET)还是P沟道功率FET；
当所述N沟道功率FET被确定为耦合在所述电力路径中的时候，控制所述N沟道功率FET；以及
当所述P沟道功率FET被确定为耦合在所述电力路径中的时候，控制所述P沟道功率FET。
18.根据权利要求17所述的系统，其中，所述电力路径是在耗电方路径和电力供应方路径中的一个。
19.根据权利要求17所述的系统，其中，所述IC控制器包括USB输电(USB-PD)子系统。
20.根据权利要求17所述的系统，其中，所述IC控制器包括USBType-C子系统。
CN201710208117.2A 2016-05-13 2017-03-31 用于USB输电的可配置且功率优化的集成栅极驱动器及Type-C SoC Active CN107368441B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662336183P 2016-05-13 2016-05-13
US62/336,183 2016-05-13
US15/200,538 US9727123B1 (en) 2016-05-13 2016-07-01 Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
US15/200,538 2016-07-01

Publications (2)

Publication Number Publication Date
CN107368441A true CN107368441A (zh) 2017-11-21
CN107368441B CN107368441B (zh) 2019-08-16

Family

ID=59410690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710208117.2A Active CN107368441B (zh) 2016-05-13 2017-03-31 用于USB输电的可配置且功率优化的集成栅极驱动器及Type-C SoC

Country Status (5)

Country Link
US (3) US9727123B1 (zh)
JP (1) JP6813392B2 (zh)
CN (1) CN107368441B (zh)
DE (1) DE112017002457T8 (zh)
WO (1) WO2017196418A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727123B1 (en) 2016-05-13 2017-08-08 Cypress Semiconductor Corporation Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
US11112844B2 (en) 2017-05-24 2021-09-07 Qualcomm Incorporated Universal serial bus (USB) type-C and power delivery port with scalable power architecture
US11101673B2 (en) * 2018-03-13 2021-08-24 Cypress Semiconductor Corporation Programmable gate driver control in USB power delivery
US10855069B2 (en) 2018-04-17 2020-12-01 Texas Instruments Incorporated USB type-C/PD controller having integrated VBUS to CC short protection
US10317969B1 (en) 2018-04-27 2019-06-11 Cypress Semiconductor Corporation Dynamic VCONN swapping in dual-powered type-C cable applications
GB201810663D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Peripheral Power Domains
US10990150B2 (en) 2018-07-24 2021-04-27 Texas Instruments Incorporated VCONN in power delivery chargers
GB201919050D0 (en) 2019-12-20 2020-02-05 Nordic Semiconductor Asa Powering system on chip arrangements
US11100034B1 (en) * 2020-02-21 2021-08-24 Cypress Semiconductor Corporation Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery
US11392325B2 (en) 2020-09-28 2022-07-19 Quanta Computer Inc. Method and system for parallel flash memory programming
US20220182247A1 (en) * 2020-12-04 2022-06-09 Schneider Electric It Corporation Secure medium intrusion prevention
CN113791991B (zh) * 2021-08-20 2023-10-03 浪潮金融信息技术有限公司 一种外接设备的灵活调控方法、系统及介质
CN116049067B (zh) * 2023-02-10 2023-08-15 芯动微电子科技(武汉)有限公司 一种死电池电路及通用串行总线Type-C设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828262A (en) * 1996-09-30 1998-10-27 Cypress Semiconductor Corp. Ultra low power pumped n-channel output buffer with self-bootstrap
US20060220675A1 (en) * 2005-04-04 2006-10-05 Divya Tripathi Transmission line driver
US20100271102A1 (en) * 2009-04-28 2010-10-28 Nec Electronics Corporation Semiconductor integrated circuit
CN101944901A (zh) * 2009-07-01 2011-01-12 意法半导体(鲁塞)有限公司 包括宽带高压缓冲器的集成电路
CN104467796A (zh) * 2014-11-07 2015-03-25 深圳市国微电子有限公司 一种限摆率驱动器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265003A (en) 1990-07-25 1993-11-23 Power Trends Miniaturized switching power supply with programmed level gate drive
US5654895A (en) * 1996-04-04 1997-08-05 Lsi Logic Corporation Process monitor usig impedance controlled I/O controller
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6163169A (en) * 1998-08-13 2000-12-19 International Business Machines Corporation CMOS tri-state control circuit for a bidirectional I/O with slew rate control
US20030164721A1 (en) 2002-03-01 2003-09-04 Reichard Jeffrey A. Gate drive circuitry
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7521966B2 (en) 2006-05-31 2009-04-21 Synopsys, Inc. USB 2.0 transmitter using only 2.5 volt CMOS devices
US7898009B2 (en) 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)
TWI349842B (en) 2007-12-12 2011-10-01 Univ Nat Chiao Tung Self-aware adaptive power control system
US8312199B2 (en) 2011-01-31 2012-11-13 Bretford Manufacturing, Inc. High current multi-port USB hub
US9136013B2 (en) * 2011-11-25 2015-09-15 Boe Technology Group Co., Ltd. Shift register, gate driver, and display device
US20130328852A1 (en) * 2012-06-08 2013-12-12 Apple Inc. Measurement of transistor threshold voltage on a display system substrate using a replica transistor
US20140208134A1 (en) 2013-01-21 2014-07-24 Texas Instruments Incorporated Host controller interface for universal serial bus (usb) power delivery
US9558144B2 (en) 2014-09-26 2017-01-31 Intel Corporation Serial bus electrical termination control
US9625926B1 (en) * 2015-11-18 2017-04-18 Qualcomm Incorporated Multiple input regulator circuit
US9727123B1 (en) 2016-05-13 2017-08-08 Cypress Semiconductor Corporation Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828262A (en) * 1996-09-30 1998-10-27 Cypress Semiconductor Corp. Ultra low power pumped n-channel output buffer with self-bootstrap
US20060220675A1 (en) * 2005-04-04 2006-10-05 Divya Tripathi Transmission line driver
US20100271102A1 (en) * 2009-04-28 2010-10-28 Nec Electronics Corporation Semiconductor integrated circuit
CN101944901A (zh) * 2009-07-01 2011-01-12 意法半导体(鲁塞)有限公司 包括宽带高压缓冲器的集成电路
CN104467796A (zh) * 2014-11-07 2015-03-25 深圳市国微电子有限公司 一种限摆率驱动器

Also Published As

Publication number Publication date
DE112017002457T8 (de) 2019-05-23
CN107368441B (zh) 2019-08-16
JP6813392B2 (ja) 2021-01-13
WO2017196418A1 (en) 2017-11-16
DE112017002457T5 (de) 2019-03-28
US10802571B2 (en) 2020-10-13
US20190278360A1 (en) 2019-09-12
US10254820B2 (en) 2019-04-09
JP2018007238A (ja) 2018-01-11
US20170351320A1 (en) 2017-12-07
US9727123B1 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
CN107368441B (zh) 用于USB输电的可配置且功率优化的集成栅极驱动器及Type-C SoC
CN107430420B (zh) 具有高空闲噪声和dc电平抑制的低功率type-c接收器
CN107077183B (zh) Type-C连接器子系统的低功率实现
TWI827581B (zh) 用於通用序列匯流排功率遞送中的可程式閘極驅動器控制之電路及系統
US11658476B2 (en) Voltage protection for universal serial bus Type-C (USB-C) connector systems
CN112154400B (zh) 支持有源线缆和dfp/ufp/drp应用的usb-c的电源架构
CN112020806B (zh) 通用串行总线c型(usb-c)连接器系统的电流控制和保护
US10719112B2 (en) Dynamic VCONN swapping in dual-powered type-C cable applications
CN112074996A (zh) 用于通用串行总线c型（usb-c）连接器系统的过电压保护
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
CN112005447B (zh) 用于通用串行总线c型(usb-c)连接器系统的反向电流保护
CN103870429A (zh) 基于嵌入式gpu的高速信号处理板
US11609622B2 (en) Ground and supply cable compensation architecture for USB power delivery subsystem
CN116775527A (zh) Usb-c控制器及其操作方法和充电器系统
CN116467254A (zh) 一种基于腾珑e2000s的全国产bmc
CN115422110A (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN203117970U (zh) 一种硬盘ide接口转usb接口电路
KR20080004375U (ko) 외부 메모리 및 어댑터 기능을 겸비한 휴대형 데이터 링크및 충전 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant