CN116775527A - Usb-c控制器及其操作方法和充电器系统 - Google Patents

Abstract

公开了一种具有浮栅驱动器的通用串行总线C型(USB‑C)控制器、充电器系统和操作USB‑C控制器的方法，浮栅驱动器具有用于所描述的电子设备中的宽范围USB功率传输应用的可编程驱动强度。USB‑C控制器包括浮栅驱动器和控制逻辑。浮栅驱动器包括并联耦接在第一端子与第二端子之间的p沟道场效应晶体管(FET)和p沟道预栅极驱动器。每个p沟道预栅极驱动器被耦接至p沟道FET中的一个的栅极。浮栅驱动器包括并联耦接在第二端子与第三端子之间的n沟道FET和n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至多个n沟道FET中的一个的栅极。控制逻辑发送一个或更多个控制信号，以基于输出电压激活第一数量的p沟道预栅极驱动器和第二数量的n沟道预栅极驱动器。

Description

USB-C控制器及其操作方法和充电器系统

技术领域

本公开内容涉及控制到电子设备的通用串行总线(USB)功率传输的集成电路(IC)，集成电路包括用于宽范围的USB功率传输应用的具有可编程驱动强度的浮栅驱动器。

背景技术

各种电子设备(例如，诸如智能电话、平板、笔记本计算机、膝上型计算机、集线器、充电器、适配器等)被配置成根据在通用串行总线(USB)功率传输(USB-PD)规范的各种修订版本中定义的USB功率传输协议，通过USB连接器传输功率。例如，在一些应用中，电子设备可以被配置作为功率消耗者来通过USB连接器接收功率(例如，用于电池充电)。相比之下，在其他应用中，电子设备可以被配置作为功率提供者来通过USB连接器向另一连接的设备提供功率。

发明内容

根据本公开内容的一个方面，提供了一种通用串行总线C型(USB-C)控制器，其包括：第一浮栅驱动器，包括：多个p沟道场效应晶体管(FET)，其被并联耦接在第一端子与第二端子之间；多个p沟道预栅极驱动器，每个p沟道预栅极驱动器被耦接至多个p沟道FET中的一个p沟道FET的栅极；多个n沟道FET，其被并联耦接在第二端子与第三端子之间；以及多个n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至多个n沟道FET中的一个n沟道FET的栅极。USB-C控制器还包括控制逻辑，其被耦接至第一浮栅驱动器，其中，控制逻辑发送一个或更多个第一控制信号，以基于被耦接至USB-C控制器的降压-升压转换器的第一输出电压来激活多个p沟道预栅极驱动器中的第一数量的p沟道预栅极驱动器和多个n沟道预栅极驱动器中的第二数量的n沟道预栅极驱动器。

根据本公开内容的另一个方面，提供了一种充电器系统，其包括：直流至直流转换器；以及功率控制器，其被耦接至直流至直流转换器。功率控制器包括控制逻辑和至少一个浮栅驱动器。至少一个浮栅驱动器包括：多个p沟道场效应晶体管FET，其被并联耦接在第一端子与第二端子之间，第一端子和第二端子被耦接至直流至直流转换器；多个p沟道预栅极驱动器，每个p沟道预栅极驱动器被耦接至多个p沟道FET中的一个p沟道FET的栅极；多个n沟道FET，其被并联耦接在第二端子与第三端子之间，第二端子和第三端子被耦接至直流至直流转换器；以及多个n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至多个n沟道FET中的一个n沟道FET的栅极。控制逻辑发送一个或更多个第一控制信号，以基于直流至直流转换器的第一输出电压来激活多个p沟道预栅极驱动器中的第一数量的p沟道预栅极驱动器和多个n沟道预栅极驱动器中的第二数量的n沟道预栅极驱动器。

根据本公开内容的又另一个方面，提供了一种操作被耦接至降压-升压转换器的通用串行总线C型(USB-C)控制器的方法，包括：测量降压-升压转换器的第一输出电压；基于第一输出电压确定第一驱动强度参数；将一个或更多个第一控制信号发送至第一多个p沟道预栅极驱动器中的第一数量的p沟道预栅极驱动器，第一多个p沟道预栅极驱动器中的每个被耦接至在USB-C控制器的第一端子与第二端子之间并联耦接的第一多个p沟道场效应晶体管(FET)中的一个；以及将一个或更多个第一控制信号发送至第一多个n沟道预栅极驱动器中的第二数量的n沟道预栅极驱动器，第一多个n沟道预栅极驱动器中的每个被耦接至在USB-C控制器的第二端子与第三端子之间并联耦接的第一多个n沟道FET中的一个，其中，第一数量和第二数量与第一驱动强度参数相关联。

附图说明

在附图的各个图中以示例而非限制的方式示出本公开内容。

图1A是根据至少一个实施方式的具有耦接至降压-升压转换器的可编程浮栅驱动器的通用串行总线(USB)C型控制器的框图。

图1B是根据至少一个实施方式的经编程以控制降压-升压转换器的降压-升压(BB)控制逻辑150的框图。

图2是根据至少一个实施方式的具有高侧浮栅驱动器和低侧浮栅驱动器的可编程浮栅驱动器的框图。

图3是示出根据至少一个实施方式的具有可编程浮栅驱动器的USB C型控制器的每个端口上的发射扫描的曲线图。

图4是根据至少一个实施方式由可编程浮栅驱动器控制的降压-升压转换器的输出电压和峰值效率的表格。

图5A是示出根据至少一个实施方式的具有编程至第一电阻的可编程浮栅驱动器的第一电压信号的信号图。

图5B是示出根据至少一个实施方式的具有编程至第二电阻的可编程浮栅驱动器的第一电压信号的信号图。

图6A是示出根据至少一个实施方式的在具有编程至第一电阻的可编程浮栅驱动器的每个端口上的发射扫描的曲线图。

图6B是示出根据至少一个实施方式的在具有编程至第二电阻的可编程浮栅驱动器的每个端口上的发射扫描的曲线图。

图7是根据至少一个实施方式的具有功率控制器的双端口充电器系统的框图，功率控制器具有可编程浮栅驱动器。

图8是示出根据一些实施方式的用于USB设备的集成电路(IC)系统的框图，USB设备具有可编程浮栅驱动器，可编程浮栅驱动器在USB功率传输中具有可编程驱动强度。

图9是根据至少一个实施方式的驱动具有用于USB-PD功率设备的可编程浮栅驱动器的降压-升压转换器的方法的流程图。

图10是根据至少一个实施方式的驱动具有用于USB-PD功率设备的可编程浮栅驱动器的降压-升压转换器的方法的流程图。

具体实施方式

以下描述阐述了许多具体细节诸如具体系统、部件、方法等的示例，以提供对本文中针对诸如在USB功率传输(PD)应用中使用的、提供具有可编程驱动强度的可编程浮栅驱动器电路所描述的技术的各种实施方式的良好理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践至少一些实施方式。在其他实例中，为了避免使本文中所描述的技术不必要地模糊，未详细描述公知的部件、元件或方法而是以简单的框图格式呈现。因此，在下文中阐述的具体细节仅是示例性的。特定实现方式可以不同于这些示例性细节，并且仍然被认为在本实施方式的精神和范围之内。

在描述中对“实施方式”、“一个实施方式”、“示例实施方式”、“一些实施方式”和“各种实施方式”的引用意指结合实施方式描述的特定特征、结构、步骤、操作或特性包括在至少一个实施方式中。此外，在说明书中各个地方出现的短语“实施方式”、“一个实施方式”、“示例实施方式”、“一些实施方式”和“各种实施方式”不一定都指相同的实施方式。

描述包括对附图的参照，这些附图形成具体实施方式的一部分。附图示出了根据示例性实施方式的图示。以足够详细的方式对本文中也可以被称为“示例”的这些实施方式进行描述，以使得本领域技术人员能够实践本文描述的要求保护的主题的实施方式。在不脱离所要求保护的主题的范围和精神的情况下，可以对实施方式进行组合、可以利用其他实施方式或者可以进行结构、逻辑和电气改变。应当理解，本文描述的实施方式并不旨在限制主题的范围，而是使本领域技术人员能够实践、制造和/或使用本主题。

本文描述用于提供具有浮栅驱动器的通用串行总线C型(USB-C)控制器的技术的各种实施方式，浮栅驱动器具有用于电子设备中的宽范围的USB功率传输应用的可编程驱动强度。这样的电子设备的示例包括但不限于个人计算机(例如，膝上型计算机、笔记本型计算机等)、移动计算设备(例如，平板、平板计算机、电子阅读器设备等)、移动通信设备(例如，智能电话、手机、个人数字助理、消息传递设备、掌上个人计算机等)、连接和充电设备(例如，集线器、扩展坞、适配器、充电器等)、音频/视频/数据记录和/或播放设备(例如，摄像装置、录音机、手持式扫描仪、监视器等)以及可以使用USB连接器(接口)进行通信、电池充电和/或功率传输的其他类似的电子设备。

如本文所使用，“USB使能”设备或系统是指包括USB连接器接口、配置有USB连接器接口或以其他方式与USB连接器接口相关联的设备或系统。USB使能的电子设备可以符合通用串行总线(USB)规范的至少一个发行版本。这样的USB规范的示例包括但不限于USB规范修订版本2.0、USB 3.0规范、USB 3.1规范、USB 3.2规范和/或其各种补充、版本和勘误。USB规范通常限定设计和构建标准通信系统和外围设备所需的差分串行总线的特征(例如，属性、协议定义、交易类型、总线管理、编程接口等)。例如，USB使能的外围设备通过USB使能的主设备的USB端口附接至该主设备以形成USB使能的系统。USB 2.0端口包括5V的功率电压线(表示为VBUS)、数据线的差分对(表示为D+或DP以及D-或DN)以及用于功率返回的接地线(表示为GND)。USB 3.0端口也提供VBUS线、D+线、D-线和GND线用于与USB 2.0向下兼容。另外，为了支持较快的差分总线(USB超高速总线)，USB 3.0端口还提供了发送器数据线的差分对(表示为SSTX+和SSTX-)、接收器数据线的差分对(表示为SSRX+和SSRX-)、用于供电的功率线(表示为DPWR)和用于功率返回的接地线(表示为DGND)。USB 3.1端口提供与USB 3.0端口相同的线以向下兼容USB 2.0和USB 3.0通信，但是通过被称为增强型超高速的一系列特征扩展了超高速总线的性能。

在USB C型规范的各种发布版本和/或版本中定义了一种用于被称为USB C型(本文中也称为“USB-C”)的USB连接器的更新的技术。USB C型规范定义了可以支持通过在USB-PD规范的各种修订版本/版本中定义的较新的USB功率传输协议进行的USB通信以及功率传输的C型插座、C型插头和C型线缆。USB C型功能和要求的示例可以包括但不限于根据USB2.0和USB 3.0/USB 3.1的数据和其他通信、C型线缆的机电定义和性能要求、C型插座的机电定义和性能要求、C型插头的机电定义和性能要求、C型对传统线缆组件和适配器的要求、基于C型的设备检测和接口配置的要求、优化C型连接器的功率传输的要求等。根据USB C型规范，C型端口提VBUS线、D+线、D-线、GND线、SSTX+线、SSTX-线、SSRX+线和SSRX-线等。另外，C型端口还提供用于边带功能的信令的边带使用(表示为SBU)线以及用于发现、配置和管理在C型线缆上的连接的配置信道(或通信信道，表示为CC)线。C型端口可以与C型插头和/或C型插座相关联。为了便于使用，C型插头和C型插座被设计为无论插头到插座的方向如何均可以操作的可逆对。因此，被布置为标准C型插头或插座的标准USB C型连接器针对以下提供引脚：四根VBUS线、四根接地返回(GND)线、两根D+线(DP1和DP2)、两根D-线(DN1和DN2)、两根SSTX+线(SSTXP1和SSTXP2)、两根SSTX-线(SSTXN1和SSTXN2)、两根SSRX+线(SSRXP1和SSRXP2)、两根SSRX-线(SSRXN1和SSRXN2)、两根CC线(CC1和CC2)以及两根SBU线(SBU1和SBU2)等。

一些USB使能的电子设备可能符合特定修订版本和/或特定版本的USB-PD规范。USB-PD规范定义了下述标准协议，该标准协议被设计成通过USB C型端口在单根USB C型线缆上提供更灵活的功率传输以及数据通信来使得USB使能设备的功能最大化。USB-PD规范还描述了用于管理在USB C型线缆上以高达100W功率进行功率传输所必需的架构、协议、功率供应行为、参数和线缆。根据USB-PD规范，与在旧USB规范(例如，诸如USB 2.0规范、USB3.1规范、USB电池充电规范Rev.1.1/1.2等)中允许的电流和/或电压相比，具有USB C型端口的设备(例如，诸如USB使能的设备)可以通过USB C型线缆协商较多电流以及/或者较高或较低电压。例如，USB-PD规范定义了可以在一对USB使能的设备之间协商的功率传输合同(PD合同)的要求。PD合同可以指定两个设备都可以接纳的功率水平和功率传递方向两者，并且可以根据由任一设备进行的请求和/或响应于各种事件和状况诸如功率角色交换、数据角色交换、硬复位、功率源故障等动态地重新协商(例如，在不拔出设备的情况下)。如本文所使用的，“USB-PD子系统”是指一个或更多个逻辑块和其他模拟/数字硬件电路，其可以由IC控制器中的固件控制，并且其被配置并且可操作成执行功能并满足USB-PD规范的至少一个版本中规定的要求。IC控制器可以在USB C型设备中实现。IC控制器可以在USB设备中实现。

根据USB-PD规范的功率传输可以以几种不同类型的USB C型应用来实现。这样的C型应用的示例包括但可以不限于：下行端口(DFP)USB应用，其中具有USB PD子系统的IC控制器被配置成提供下行USB端口(例如，在USB使能的主设备中)；上行端口(UFP)USB应用，其中具有USB USB PD子系统的IC控制器被配置成提供上行USB端口(例如，在USB使能的外围设备或适配器中)；双角色端口(DRP)USB应用，其中具有USB USB PD子系统的IC控制器被配置成在同一USB端口(USB Type-C端口，其被配置成充当功率提供者或功率消耗者，或者可以通过使用USB-PD电源角色交换在这两个角色之间动态切换)上支持DFP应用和UFP应用两者；以及有源线缆应用，其中具有USB-PD子系统的IC控制器被置入并且被配置成操作电子标记线缆组件(EMCA)C型线缆。

传统的USB-PD应用可以使用四开关降压-升压直流至直流(DC至DC)转换器。降压-升压转换器被设计用于宽范围的输出功率应用，例如从10瓦(W)至100W。对于USB-PD应用，输出电压可以动态地从3.3伏(V)变化至21.5V。在降压-引导拓扑中，高侧驱动器用于切换第一开关(Q1)(HS1)和第四开关(Q4)(HS2)，低侧驱动器用于切换第二开关(Q2)(LS1)和第三开关(Q3)(LS2)。开关可以是场效应晶体管(FET)，并且FET的开关电阻可以在4m欧姆至20m欧姆的范围内以保持低的导通损耗。低阻抗开关的栅极电容可以从0.5纳法(nF)变化至6nF。转换的开关频率根据应用从150千赫兹(kHz)至600kHz变化。这样，栅极驱动器被设计为具有快速边沿，例如小于10纳秒(ns)和低输出电阻(约1欧姆)，以驱动高负载电容，从而保持低开关损耗。然而，具有高负载电容的快速开关引起电磁干扰(EMI)和电磁兼容性(EMC)问题。由栅极驱动器进行的具有高负载电容的快速开关需要用于甚至更低功率应用的特殊接地面和去耦电容器。在一个常规解决方案中，基于应用要求，将串联栅极电阻添加至每个FET以满足EMI/EMC。为每个上拉/下拉路径添加串联电阻以优化降压-升压转换器的效率。这种常规解决方案需要外部无源部件(例如，十二个无源电阻器和四个二极管)，其增加总成本以满足EMI/EMC要求。将无源部件安装在板上需要多次迭代和板再加工以优化效率和EMI/EMC性能。而且，如果功率动态变化，特别是在USB-PD应用中，则需要高栅极串联电阻，这降低了转换器的总效率。

本公开内容的各方面通过提供具有可编程驱动强度以支持宽范围的降压-升压转换器的浮栅驱动器来解决上述缺陷和其他挑战。本公开内容的各方面通过为每个浮栅驱动器(例如，高侧驱动器以及低侧驱动器)提供具有1欧姆与30欧姆之间的极宽可编程驱动强度的浮栅驱动器来解决上文所描述的缺陷及其他挑战。本公开内容的各方面可以基于输出功率电平通过固件对浮栅驱动器的可编程驱动强度进行动态控制。本公开内容的各方面可以通过从一种硅技术到另一种硅技术可拓展的浮栅驱动器架构来提供可拓展性。本公开内容的各方面可以通过提供约3.3V至约30V之间的可拓展电压架构来提供改进的性能。

在至少一个实施方式中，USB-C控制器包括浮栅驱动器和控制逻辑。浮栅驱动器包括并联耦接在第一端子与第二端子之间的p沟道场效应晶体管(FET)和p沟道预栅极(pre-gate)驱动器。每个p沟道预栅极驱动器耦接至p沟道FET中的一个的栅极。浮栅驱动器包括并联耦接在第二端子与第三端子之间的n沟道FET和n沟道预栅极驱动器，每个n沟道预栅极驱动器耦接至多个n沟道FET中的一个的栅极。控制逻辑发送一个或更多个控制信号以基于降压-升压转换器(或其他类型的DC至DC转换器)的输出电压来激活第一数量的p沟道预栅极驱动器和第二数量的n沟道预栅极驱动器。这些技术可以部署在任何USB使能的设备或系统中。

图1A是根据至少一个实施方式的具有耦接至降压-升压转换器的可编程浮栅驱动器122，124的通用串行总线(USB)C型控制器100的框图。在至少一个实施方式中，USB控制器100包括降压-升压(BB)转换器101。尽管被示出为部署在USB控制器100内，但是本BB架构可以用于使用可编程浮栅驱动器的其他BB应用和环境(例如，降压转换器、升压转换器、BB转换器或其他DC至DC转换器)中。

在各种实施方式中，BB转换器101包括电感器102、第一高侧开关104(或HSl)、第二高侧开关110(或HS2)、第一低侧开关106(或LSl)，以及第二低侧开关108(或LS2)。在一个实施方式中，这些开关是如示出的n型场效应晶体管(NFET)。在另一实施方式中，虽然未示出，但高侧开关是p沟道场效应晶体管(PFET)。在各种实施方式中，第一高侧开关104耦接在输入端子112与BB转换器101的电感器102的第一侧之间。第二高侧开关110耦接在电感器102的第二侧与输出端子114之间。第一低侧开关106耦接在电感器102的第一侧与BB转换器101的地之间。第二低侧开关108耦接在电感器的第二侧与地之间。输入端子112可以承载输入电压(Vin)并且输出端子114可以承载BB转换器101的输出电压(Vout)。BB转换器101可以包括耦接至输入端子112的输入电容器(Cin)和耦接至输出端子114的输出电容器(Cout)。

对于这种BB转换器101，可以基于输入、输出和负载电流要求来设计输入电容器(Cin)、输出电容器(Cout)和电感器102。在各种实施方式中，BB转换器101(或包括BB转换器101的更大的系统或设备)的设计寻求将最大电流限制到特定安培数和瓦特数要求。一旦知道了总输出功率范围，就可以确定输入电流要求。根据输入电流要求，可以确定输入电容器和输出电容器(Cin和Cout)的电容的值以及电感器102的电感的值。

在各种实施方式中，USB控制器100还包括电流感测放大器(CSA)103、比较器116、误差放大器(EA)电路118、BB控制逻辑120、第一可编程浮栅驱动器122、第二可编程浮栅驱动器124和模式检测逻辑126。CSA103可以测量降压-升压转换器101的输入电流并且可以输出指示输入电流的CSA信号105。斜率补偿电路107(其可以包括斜率补偿逻辑和斜率补偿电容器)耦接至CSA103的输出。当启用时，斜率补偿电路107可以将偏移信号109(斜率补偿偏移)添加至CSA信号105，生成偏移的CSA信号111。在一些情况下，偏移信号109是电流或电荷。在其他情况下，如果使用其他电路将偏移信号109添加至CSA信号105，则偏移信号109可以是电压信号。

在各种实施方式中，BB转换器101可以根据负载条件在恒定电压(CV)或恒定电流(CC)模式下工作。因此，跨导(Gm)放大器架构通常用于控制降压-升压转换器101中的EA电路118。Gm放大器118A的工作原理是传输与输入电压差成比例的输出电流。

在至少一个实施方式中，比较器116从EA电路118接收CSA信号111和EA信号117，例如输出补偿信号。EA电路118可以包括跨导(Gm)放大器118A。在另一实施方式中，EA电路118包括一对跨导(Gm)放大器，第一Gm放大器在恒定电压模式下工作，并且第二跨导放大器在恒定电流模式下工作。

在至少一些实施方式中，Gm放大器118A使用从BB转换器101的电压总线(Vbus)输出分接的电压在CV模式下工作。例如，Gm放大器118A可以基于第一正输入与第一负输入之间的差来调整EA信号117的输出电流。第一正输入可以接收例如与目标恒定电压相关的第一电压参考(Vref_cv)，并且第一负输入可以耦接至耦接在Vbus与地之间的分压器128的抽头点。抽头点提供来自Vbus的恒定反馈电压(Vfb)。可以通过从可变电流源(Ipu)拉出电流或将电流灌入至可变电流吸收器(Ipd)来调整这种连接至第一负输入的电压(Vfb)。这些Ipu源电流或Ipd吸收电流改变了在Vbus上的电阻分压器中流动的电流，该电流改变了跨导放大器118A的输入处的反馈电压(Vfb)。Vfb电压可以帮助改变Vbus电压，从而满足3V与21V之间的USB总线规范。

在至少一些实施方式中，第二Gm放大器使用从电压总线(Vbus)感测的电流在CC模式下工作。例如，第二Gm放大器可以基于第二正输入与第二负输入之间的差来调整EA信号117的输出电流。第二正输入可以接收例如与目标恒定电流相关的第二参考电压(Vref_cc)，并且第二负输入可以耦接至输出电流感测放大器(CSA)。输出CSA可以耦接至沿电压总线(Vbus)串联定位的第二感测电阻器以感测Vbus的负载电流。

在这些实施方式中，USB控制器100还在EA电路118的输出处包括外部补偿电路138，以帮助对EA信号117进行整形，并在比较器116执行比较时启用对EA信号117的缓冲，这将在下面讨论。在一些实施方式中，外部补偿电路138至少包括与并联连接的第一电容器(Cz)和第二电容器(Cp)串联连接的电阻器(Rz)。EA118的增益可以理解为由Kf*Gm*Rz控制，例如，其中Kf是可编程常数，Gm是EA电路118的跨导，以及Rz是电阻器的电阻，Rz。因此，调节增益从而调节闭环控制响应的幅度的两种方式是调节可编程常数Kf或EA电路118的Gm。

比较器116比较CSA信号111和EA信号117，并且向BB控制逻辑120提供被称为脉冲宽度调制(PWM)输出(或pwm_out)信号的控制信号119。在一个实施方式中，本文所指的EA控制回路是指至少恒定电压(CV)和恒定电流(CC)路径、EA电路118、CSA 103和比较器116，该EA控制回路基于输入电压(Vin)、输出电压(Vout或Vbus)和参考电压(Vref_cv和Vref_cc)(其中的后者是可编程的)调整BB控制逻辑120的PWM输出信号。

在各种实施方式中，BB控制逻辑120接收控制信号119和来自模式检测逻辑126的模式信号121。模式检测逻辑126可以基于输出电压(Vout)和输入电压(Vin)确定模式和模式之间的转变，并且相应地输出模式信号121。在各种实施方式中，如果Vin高于Vout，则模式检测逻辑126将输出指示降压模式的模式信号121。相反，如果Vout高于Vin，则模式检测逻辑126将输出指示升压模式的模式信号121。在一些实施方式中，模式检测逻辑包括在BB控制逻辑内。

BB控制逻辑120可以使用控制信号119和模式信号121来控制降压-升压转换器101的模式。特别地，BB控制逻辑120可以向控制降压-升压转换器101的第一高侧开关104和第一低侧开关106的第一可编程浮栅驱动器122发送第一控制信号133(set_buck)。BB控制逻辑120还可以向控制降压-升压转换器101的第二高侧开关110和第二低侧开关108的第二可编程浮栅驱动器124发送第二控制信号135(set_boost)。

如上所述，传统系统使用外部无源部件和板优化来满足各种USB-PD应用的EMI/EMC要求，因为降压-升压转换器被设计用于宽范围的输出功率应用，并且输出电压对于USB-PD应用可以动态地从3.3V变化至21.5V。根据本文所述的技术，与BB控制逻辑120连接的可编程浮栅驱动器122，124可以用不同的可编程驱动强度工作以支持宽范围的DC至DC转换器。在至少一个实施方式中，对于每个浮栅驱动器(例如，高侧驱动器以及低侧驱动器)，可编程驱动强度可以在约1欧姆与30欧姆之间变化。在至少一个实施方式中，BB控制逻辑120可以使用固件来读取输出功率电平的数字样本，并且单独地或共同地对可编程浮置栅极驱动器122、124中的每个的驱动强度进行动态编程。关于图2更详细地描述可编程浮栅驱动器122，124的额外细节。

图1B是根据至少一个实施方式的经编程以控制降压-升压转换器的降压-升压(BB)控制逻辑150的框图。在至少一个实施方式中，BB控制逻辑150是图1A的BB控制逻辑120。在一些实施方式中，BB控制逻辑150是功率控制器，其可以是固件编程的(或固件控制的)处理器、微处理器、ASIC、微控制器等。在至少一些实施方式中，BB控制逻辑150包括可编程降压侧浮栅驱动器152和可编程升压侧浮栅驱动器154，可编程降压侧浮栅驱动器152包括第一高侧浮栅驱动器152(1)和第一低侧浮栅驱动器152(2)，可编程升压侧浮栅驱动器154包括第二高侧浮栅驱动器154(1)和第二低侧浮栅驱动器152(2)。BB控制逻辑150还可以包括模式检测逻辑156、降压-升压控制器160和可编程寄存器162。

在这些实施方式中，可编程降压侧浮栅驱动器152可以按照BB控制逻辑150的指示对激活第一高侧开关104和第一低侧开关106的定时进行动态改变。更具体地，第一高侧浮栅驱动器152(1)可以控制第一高侧开关104，而第一低侧浮栅驱动器152(2)可以控制第一低侧开关106。类似地，如BB控制逻辑150所指示的，可编程升压侧浮栅驱动器154可以对第二高侧开关110和第二低侧开关108进行动态改变。更具体地，第二高侧浮栅驱动器154(1)可以控制第二高侧开关110，而第二低侧浮栅驱动器154(2)可以控制第二低侧开关108。降压-升压控制器160可以协调或操作为BB控制逻辑150内的中央逻辑，其可以在可编程降压侧浮栅驱动器152与可编程升压侧浮栅驱动器154之间分配降压-升压转换器101的开关定时和工作频率。

在各种实施方式中，BB控制逻辑150耦接至USB控制器100的其他部件和电压或电流信号，并且任选地还耦接至所附接的USB设备，并且因此可以收集外部参数的值。参数之一包括由模式检测逻辑156确定降压-升压转换器101在什么模式下工作。在一些实施方式中，模式检测逻辑156与图1A的模式检测逻辑126相同。

在至少一些实施方式中，BB控制逻辑150包括或可访问可编程寄存器162。在各种实施方式中，可编程寄存器162是硬件寄存器、易失性存储器位置(例如，诸如高速缓存的本地存储器的易失性存储器位置)或非易失性存储器位置(例如，在片上闪存中)等。在这些实施方式中，可编程寄存器162可以用于存储影响降压-升压转换器101和USB控制器100的工作的特定工作参数，诸如跨导(Gm)、频率、带宽、占空比和其他这样的工作参数，如下文将更详细讨论的。

如上所述，传统系统使用外部无源部件和板优化来满足各种USB-PD应用的EMI/EMC要求，这是因为降压-升压转换器被设计用于宽范围的输出功率应用，并且输出电压对于USB-PD应用可以动态地从3.3V变化至21.5V。根据本文所述的技术，与降压-升压控制器160连接的可编程降压侧浮栅驱动器152和可编程升压侧浮栅驱动器154可以用不同的可编程驱动强度工作以支持宽范围的DC至DC转换器。在至少一个实施方式中，对于每个浮栅驱动器(例如，高侧驱动器以及低侧驱动器)，可编程驱动强度可以在约1欧姆与30欧姆之间变化。在至少一个实施方式中，降压-升压控制器160可以使用固件来读取输出功率电平的数字样本，并对可编程降压侧浮栅驱动器152和可编程升压侧浮栅驱动器154中的每个的驱动强度单独地或共同地进行动态编程。关于图2更详细地描述可编程降压侧浮栅驱动器152和可编程升压侧浮栅驱动器154的附加细节。

在一些实施方式中，本文描述的操作包括执行固件(FW)以对微处理器编程来实例化降压-升压控制器160，以及将降压-升压转换器101的至少输入电压(Vin)和输出电压(Vout)提供给微处理器。例如工作模式检测逻辑156的微处理器可使用这些Vin和Vout值来确定降压-升压转换器101工作的模式。在其他实施方式中，固件(FW)可以读取例如由采样电路或模拟至数字转换器(ADC)生成的输出电压的数字样本，并且确定驱动强度参数以控制要激活的多个预栅极驱动器以设置可编程浮栅驱动器(例如，152，154)的可编程驱动强度，如图2中所示出的。

图2是根据至少一个实施方式的具有高侧浮栅驱动器222和低侧浮栅驱动器224的可编程浮栅驱动器200的框图。可编程浮栅驱动器200包括高侧浮栅驱动器222、低侧浮栅驱动器224、第一电平转换器202和第二电平转换器204。第一电平转换器202和第二电平转换器204耦接至控制逻辑220。控制逻辑220类似于图1A的BB控制逻辑120或图1B的BB控制逻辑150。控制逻辑220耦接至ADC 206。ADC 206耦接至降压-升压转换器(或其他DC至DC转换器)的输出(Vout)。ADC 206或其他采样电路可以测量或接收输出电压201并生成表示降压-升压转换器(或其他DC至DC转换器)的输出电压的数字值电压。数字值可以存储在存储器中。在至少一个实施方式中，控制逻辑220执行读取输出电压的数字值的固件并针对USB-PD应用对可编程浮栅驱动器200的驱动强度进行动态配置。可以使用对应于可编程浮栅驱动器200的电阻的不同驱动强度参数来设定驱动强度，例如在1欧姆与30欧姆之间。驱动强度可以通过用于不同应用的固件来配置，以获得最佳的EMI/EMC和效率性能。

在至少一个实施方式中，可编程浮栅驱动器200包括两个浮栅驱动器，包括高侧浮栅驱动器222和低侧浮栅驱动器224。在其他实施方式中，可编程浮栅驱动器200包括单个浮栅驱动器。在另一实施方式中，可编程浮栅驱动器200包括多于两个的浮栅驱动器。在另一实施方式中，控制器可以包括两个可编程浮栅驱动器200，其每个包括一个或更多个浮栅驱动器。例如，降压-升压转换器包括四个开关，包括第一高侧开关、第一低侧开关、第二高侧开关和第二低侧开关。这些开关中的两个可以由可编程浮栅驱动器200控制，并且其他两个开关可以由与可编程浮栅驱动器200相同的第二可编程浮栅驱动器控制。四个浮栅驱动器中的每个的驱动器强度可以控制在相同电平或不同电平处。四个浮栅驱动器中的每个可以基于所测量的输出电压而单独控制或共同控制。可替选地，可以针对不同的应用、不同的工作模式等对驱动强度进行编程。

在至少一个实施方式中，高侧浮栅驱动器222包括并联耦接在第一端子210与第二端子212之间的第一组p沟道FET 208和第一组p沟道预栅极驱动器214，每个p沟道预栅极驱动器耦接至第一组p沟道FET 208中的一个的栅极。高侧浮栅驱动器222还包括并联耦接在第二端子212与第三端子218之间的第一组n沟道FET 216和第一组n沟道预栅极驱动器226，每个n沟道预栅极驱动器耦接至第一组n沟道FET 216中的一个的栅极。第一端子210(VBST1或VBST2)可以耦接至与驱动器电源(PVDRV)相关联的第一电压电位或节点。例如，二极管可以耦接在第一电压电势或节点与驱动器电源之间。第二端子212(HG1或HG2)可以耦接至高侧开关(HS1或HS2，图2中未示出)(例如，104或110)。第三端子218(SW1或SW2)可以耦接至高侧开关(HS1或HS2)的体端子，第一高侧开关的源极端子和体端子耦接至图1A和图1B中的BB转换器101的电感器102的第一侧(SW1)，第二高侧开关的源极端子和体端子耦接至图1A和图1B中的BB转换器101的电感器102的第二侧(SW2)。控制逻辑220可以基于输出电压201的数字表示来确定第一驱动强度参数，并且基于第一驱动强度参数，可以将一个或更多个控制信号输出至高侧浮栅驱动器222，例如第一控制信号203(例如，pconfig_hs<n：0)以控制或激活特定数量的p沟道预栅极驱动器214，以及第二控制信号205(例如，nconfig_hs<n：0)以控制或激活特定数量的n沟道预栅极驱动器226。在一些情况下，p沟道预栅极驱动器214的特定数量和n沟道预栅极驱动器226的特定数量是相同的。在其他实施方式中，p沟道预栅极驱动器214的特定数量和n沟道预栅极驱动器226的特定数量是不同的。第一控制信号203和第二控制信号205可以是多位信号，诸如第一代码和第二代码。第一控制信号203和第二控制信号205可以以第一电压电平输出。第一电平转换器202可以接收第一控制信号203和第二控制信号205，并将第一控制信号203和第二控制信号205调节至第二电压电平。具体地，第一电平转换器202可以在第二电压电平输出第一控制信号207，其可以用于选择或激活特定数量的p沟道预栅极驱动器214以实现由第一驱动强度参数指定的驱动强度。第一电平转换器202可以在第二电压电平处输出第二控制信号209，其可以用于选择或激活特定数量的n沟道预栅极驱动器226以实现由第一驱动强度参数指定的驱动强度。第一电平转换器202还输出使能信号211，其可以输入至由第一控制信号207选择或激活的指定数量的p沟道预栅极驱动器214和由第二控制信号209选择或激活的指定数量的n沟道预栅极驱动器226中。在至少一个实施方式中，高侧浮栅驱动器222包括可以缓冲使能信号211的缓冲器。

在至少一个实施方式中，低侧浮栅驱动器224包括并联耦接在第一端子230与第二端子232之间的第二组p沟道FET 228和第二组p沟道预栅极驱动器234，每个p沟道预栅极驱动器耦接至第二组p沟道FET 228中的一个的栅极。低侧浮栅驱动器224还包括并联耦接在第二端子232与第三端子238之间的第二组n沟道FET 236和第二组n沟道预栅极驱动器246，每个n沟道预栅极驱动器耦接至第二组n沟道FET 236中的一个的栅极。第一端子230可以耦接至与驱动器电源(PVDRV)相关联的第一电压电位或节点。第二端子232(LG1或LG2)可以耦接至低侧开关(图2中未示出的LS1或LS2)(例如，106或108)。第三端子238可以耦接至接地电位或节点(PVGND)。

控制逻辑220可以基于输出电压201的数字表示来确定第一驱动强度参数，并且基于第一驱动强度参数，可以将一个或更多个控制信号输出至低侧浮栅驱动器224，例如第一控制信号213(例如，pconfig_1s<n：0)以控制或激活特定数量的p沟道预栅极驱动器234，以及第二控制信号215(例如，nconfig_1s<n：0)以控制或激活特定数量的第二组n沟道预栅极驱动器246。在一些情况下，p沟道预栅极驱动器234的特定数量和n沟道预栅极驱动器246的特定数量是相同的。在其他实施方式中，p沟道预栅极驱动器234的特定数量和n沟道预栅极驱动器246的特定数量是不同的。第一控制信号213和第二控制信号215可以是多位信号，诸如第一代码和第二代码。第一控制信号213和第二控制信号215可以以第一电压电平输出。第二电平转换器204可以接收第一控制信号213和第二控制信号215，并将第一控制信号213和第二控制信号215调节至第二电压电平。具体地，第二电平转换器204可以在第二电压电平输出第一控制信号217，其可以用于选择或激活特定数量的p沟道预栅极驱动器234以实现由第一驱动强度参数指定的驱动强度。第二电平转换器204可以在第二电压电平处输出第二控制信号219，其可以用于选择或激活特定数量的第二组n沟道预栅极驱动器246以实现由第一驱动强度参数指定的驱动强度。第二电平转换器204还输出使能信号221，其可以输入至由第一控制信号217选择或激活的指定数量的p沟道预栅极驱动器234和由第二控制信号219选择或激活的指定数量的第二组n沟道预栅极驱动器246中。在至少一个实施方式中，低侧浮栅驱动器224包括可以缓冲使能信号221的缓冲器。

在至少一个实施方式中，p沟道预栅极驱动器214的特定数量和p沟道预栅极驱动器234的特定数量是相同的。在其他实施方式中，p沟道预栅极驱动器214的特定数量和p沟道预栅极驱动器234的特定数量是不同的。也就是说，控制逻辑220可以独立地控制高侧浮栅驱动器222和低侧浮栅驱动器224的每组预栅极驱动器以设定用于不同功率应用的驱动器强度。

在至少一个实施方式中，可编程浮栅驱动器200被耦接以根据与输出电压201相关联的第一驱动强度参数来驱动第一高侧开关和第一低侧开关。在至少一个实施方式中，可编程浮栅驱动器200被耦接以根据与输出电压相关联的第一驱动强度参数来驱动第二高侧开关和第二低侧开关。在至少一个实施方式中，可编程浮栅驱动器200用于降压-升压转换器的第一侧，并且相同的浮栅驱动器可以用于降压-升压转换器的第二侧。在一个实施方式中，可编程浮栅驱动器200耦接至DC至DC转换器的第一输入和第二输入。在另一实施方式中，相同的可编程浮栅驱动器耦接至DC至DC转换器的第二输入和第四输入。

在至少一个实施方式中，ADC 206生成表示输出电压201的第一数字值，并且控制逻辑220确定可编程浮栅驱动器200的第一驱动强度参数。在该实施方式中，第一驱动强度参数与第一数量的p沟道预栅极驱动器214、第二数量的n沟道预栅极驱动器226、第三数量的p沟道预栅极驱动器234和第四数量的n沟道预栅极驱动器246相关联。在另一实施方式中，在DC至DC转换器的工作期间(例如，动态地)，ADC 206测量第二输出电压201，并且ADC206生成表示降压-升压转换器的第二输出电压的第二数字值。控制逻辑220基于第二输出电压确定可编程浮栅驱动器200的第二驱动强度参数。第二驱动强度参数与第五数量的p沟道预栅极驱动器214、第六数量的n沟道预栅极驱动器226、第七数量的p沟道预栅极驱动器234和第八数量的n沟道预栅极驱动器246相关联。

在至少一个实施方式中，可编程浮栅驱动器200包括关联输出电压和驱动强度参数的查找表(LUT)。在至少一个实施方式中，ADC 206生成表示DC至DC转换器的输出电压201的第一数字值。使用第一数字值，控制逻辑220在LU中执行查找操作以确定可编程浮栅驱动器200的第一驱动强度参数。驱动强度参数中的每个可以指定应该被激活以设置可编程浮栅驱动器200的驱动强度的每组预栅极驱动器的数量。第一数量和第二数量与第一驱动强度参数相关联。类似地，对于第二驱动强度参数，可以激活不同数量的预栅极驱动器。

在另一实施方式中，ADC 206生成表示DC至DC转换器的第二输出电压的第二数字值。使用第二数字值，控制逻辑220在LUT中执行第二查找操作以基于第二输出电压确定可编程浮栅驱动器200的第二驱动强度参数。基于第二输出电压，第二驱动强度参数与要激活的第三数量的p沟道预栅极驱动器和要激活的第四数量的n沟道预栅极驱动器相关联。

在至少一个实施方式中，DC至DC转换器是包括第一高侧开关、第二高侧开关、第一低侧开关和第二低侧开关的降压-升压转换器。在另一实施方式中，DC至DC转换器是降压转换器、升压转换器或其他类型的功率转换器。在一个实施方式中，可编程浮栅驱动器200是USB-C控制器的一部分。在另一实施方式中，可编程浮栅驱动器200是多端口控制器的一部分。在该实施方式中，可以使用多个可编程浮栅驱动器200来控制第二DC至DC转换器。

如上所述，可编程浮栅驱动器200可以被编程为不同的驱动强度，例如在1欧姆至30欧姆之间。下面的描述以及图5A和图6A示出了当可编程浮栅驱动器200被编程为3.3欧姆的上拉电阻(Rpu＝3.3欧姆)和3.3欧姆的下拉电阻(Rpd＝3.3欧姆)时。图5B和图6B示出了当可编程浮栅驱动器200被编程为20欧姆的上拉电阻(Rpu＝20欧姆)和20欧姆的下拉电阻(Rpd＝20欧姆)时。

图3是示出根据至少一个实施方式的具有可编程浮栅驱动器的USB C型控制器的每个端口上的发射扫描的曲线图300。曲线图300示出了传导发射，其中输入电压为12伏，以及输出电压(vbus_c)为20伏并且每个端口上3安培，总功率为120瓦。每个端口上的发射扫描示出了在150kHz至108MHz之间的频率范围上所测量的峰值电压302和所测量的平均值304。

图4是根据至少一个实施方式的由可编程浮栅驱动器控制的降压-升压转换器的输出电压和峰值效率的表格400。表格400包括多个输出电压电平和对应的峰值效率。例如，在5V下，具有可编程浮栅驱动器的降压-升压转换器以92.28％的峰值效率工作。在9V下，具有可编程浮栅驱动器的降压-升压转换器以95.48％的峰值效率工作。在15V下，具有可编程浮栅驱动器的降压-升压转换器以96.40％的峰值效率工作。在20V下，具有可编程浮栅驱动器的降压-升压转换器以95.82％的峰值效率工作。

图5A是示出根据至少一个实施方式的具有编程至第一电阻的可编程浮栅驱动器的第一电压信号502的信号图500。在该实施方式中，对于54W功率应用，可编程浮栅驱动器被编程为3.3欧姆的上拉电阻(Rpu)和3.3欧姆的下拉电阻(Rpd)。

图5B是示出根据至少一个实施方式的具有编程至第二电阻的可编程浮栅驱动器的第一电压信号552的信号图550。在该实施方式中，对于54W功率应用，可编程浮栅驱动器被编程为20欧姆的上拉电阻(Rpu)和20欧姆的下拉电阻(Rpd)。

如图5A至图5B所示，不同的上拉电阻和下拉电阻可以改善信号，特别是在信号的上升沿和下降沿。

图6A是示出根据至少一个实施方式的在具有编程至第一电阻的可编程浮栅驱动器的每个端口上的发射扫描的曲线图600。在该实施方式中，对于27W功率应用，可编程浮栅驱动器被编程为3.3欧姆的上拉电阻(Rpu)和3.3欧姆的下拉电阻(Rpd)。曲线图600示出了传导发射，其中输入电压为12伏，以及输出电压(vbus_c)为9伏并且每个端口上3安培，总功率为27瓦。每个端口上的发射扫描示出了在100kHz至108MHz之间的频率范围上所测量的峰值电压602和所测量的平均值604。

图6B是示出根据至少一个实施方式的在具有编程至第二电阻的可编程浮栅驱动器的每个端口上的发射扫描的曲线图650。在该实施方式中，对于27W功率应用，可编程浮栅驱动器被编程为20欧姆的上拉电阻(Rpu)和20欧姆的下拉电阻(Rpd)。曲线图650示出了传导发射，其中输入电压为12伏，以及输出电压(vbus_c)为9伏并且每个端口上3安培，总功率为27瓦。每个端口上的发射扫描示出了在100kHz至108MHz之间的频率范围上所测量的峰值电压652和所测量的平均值654。

如图6A至图6B所示，不同的上拉电阻和下拉电阻可以减少发射以帮助符合EMI/EMC要求。

图7是根据至少一个实施方式的具有功率控制器702的双端口充电器系统700的框图，功率控制器702具有可编程浮栅驱动器704，706。双端口充电器系统700包括两个功率转换器710，712，以分别向USB C型插座714，716供电。功率控制器702使用第一组浮栅驱动器704来设置用于驱动提供第一供电电流701的第一功率转换器710的驱动强度。功率控制器702使用第二组浮栅驱动器706来设置用于驱动提供第二供电电流703的第二功率转换器712的驱动强度。功率控制器702可以使用耦接在两个端子720，722之间的第一电阻器718来测量第一供电电流701。功率控制器702可以将第一供电电流701测量为两个端子720，722处的差分电压信号。功率控制器702可以使用耦接在两个端子726，728之间的第二电阻器724来测量第二供电电流703。功率控制器702可以将第二供电电流703测量为两个端子726，728处的差分电压信号。差分电压信号可以被输入至功率控制器702。功率控制器702可以测量第一功率转换器710的第一输出电压721(VBUS_OUT_P1)和第二功率转换器712的第二输出电压723(VBUS_OUT_P0)。

在所示出的实施方式中，第一组浮栅驱动器704可以包括图2的可编程浮栅驱动器200中的一个或更多个。第二组浮栅驱动器706可以包括图2的可编程浮栅驱动器200中的一个或更多个。

在另一实施方式中，功率控制器702是双端口充电器系统700中的双端口USB C型控制器。在其他实施方式中，功率控制器702是在各种应用中使用的USB-PD子系统的一部分。在至少一个实施方式中，功率控制器702可以用于车辆娱乐系统中或与车辆娱乐系统结合使用。在至少一个实施方式中，功率控制器702包括连接至车辆娱乐系统的其他子系统的连接器。可替选地，连接器可以连接至其他系统，诸如头部单元充电器、后座充电器、娱乐系统的充电器等。

在其他实施方式中，功率控制器702还可以支持其他类型的USB插座和功率转换器。虽然功率控制器702被示出为用于两个端口，但是功率控制器702可以支持一个端口或多于两个端口。

在至少一个实施方式中，功率控制器702可以设置在芯片封装中，并包括根据本文所述的浮栅体系结构配置的USB-PD子系统。功率控制器702被配置成与附接至USB C型插座714的消耗者设备(未示出)协商PD合同并且通过输出端子控制所需的VBUS电压。USB C型插座714也可以被称为USB C型连接器并且通常与C型插头相关联，但是应当理解，在各种实施方式中，USB C型插座可以替代地与C型端口相关联。功率控制器702被配置成与附接至其他USB C型插座(包括第一USB C型插座至第N USB C型插座)的其他消费设备协商PD控制。

在至少一个实施方式中，功率控制器702在约1.2V至约5V之间的电压范围内工作。相反，功率转换器710，712可以在约3.3V至约30V之间的电压范围内工作。

在至少一个实施方式中，功率控制器702耦接至功率和开关部件。功率和开关部件可以包括四开关降压-升压DC至DC转换器。开关可以是外部NFET。

本文描述的实施方式可以在功率传输系统诸如串行总线兼容的功率供应设备中实现。串行总线兼容的功率供应设备的示例可以包括串行总线功率传输(SBPD)设备、USB兼容的功率供应设备等。在一些实施方式中，SBPD设备是与USB-PD标准或更一般地与USB标准兼容的多端口USB-PD设备。例如，SBPD设备可以基于多个端口中的每个上的输入电压(例如，VBUS_IN，功率供应电压)提供输出电压(例如，VBUS_C，功率供应电压)。SBPD设备可以包括本文描述的各种实施方式，以促进初级侧控制器与次级侧控制器之间的通信。SBPD设备可以包括功率转换器(例如，AC-DC转换器)和功率控制模拟子系统(例如，USB-PD控制器)。功率控制模拟子系统可以包括如本文描述的用于跨电流隔离势垒传送信息的电路、功能或两者。

在实施方式中，SBPD设备连接至电源，诸如提供AC功率的壁式插座电源。在其他实施方式中，电源可以是不同的电源诸如车辆电池，并且可以向SBPD设备提供DC功率。功率转换器可以转换从电源接收的功率(例如，将接收的功率转换为VBUS_IN，范围为从3.3V至21.5V)。例如，功率转换器可以是AC-DC转换器并且将来自电源的AC功率转换为DC功率。在一些实施方式中，功率转换器是在输入(例如，初级侧)与输出(例如，次级侧)之间提供电流隔离的反激式转换器，诸如次级控制的反激式转换器。在另一实施方式中，该设备可以是从SBPD设备接收功率的消耗者设备。消耗者设备可以使用集成至消耗者设备的次级侧控制器上的次级栅极驱动器来控制其提供者FET的栅源电压。

在一些实施方式中，SBPD设备向耗散器设备提供VBUS_C(例如，通过指定特定的输出电压和可能的输出电流的配置信道(CC))。SBPD设备还可以向耗散器设备提供对接地电位(例如，接地)的访问。在一些实施方式中，VBUS_C的提供与USB-PD标准兼容。功率控制模拟子系统可以从功率转换器接收VBUS_IN，并且功率控制模拟子系统可以输出VBUS_IN。在一些实施方式中，功率控制模拟子系统是与USB C型标准兼容的USB C型控制器。功率控制模拟子系统可以响应于VBUS_IN和VBUS_C提供系统中断。

在一些实施方式中，SBPD设备的任何部件可以是IC的一部分，或者可替选地，SBPD设备的任何部件可以在其自己的IC中实现。例如，功率转换器和功率控制模拟子系统可以是具有单独的封装和端子配置的分立IC。

在一些实施方式中，SBPD设备可以为笔记本、加密狗、监视器、扩展坞、功率适配器、车辆充电器、功率组、移动适配器等提供完整的USB C型和USB功率传输端口控制解决方案。

图8是示出根据一些实施方式的用于USB设备的集成电路(IC)系统800的框图，USB设备具有可编程浮栅驱动器，可编程浮栅驱动器在USB功率传输中具有可编程驱动强度。系统800可以包括外围子系统810，外围子系统510包括用于在USB-PD中使用的许多部件。外围子系统810可以包括外围互连811，外围互连711包括时钟模块、用于向外围子系统810的各个部件提供时钟信号的外围时钟(PCLK)812。外围互连811可以是外围总线诸如单级或多级高级高性能总线(AHB)，并且可以在外围子系统810、中央处理单元(CPU)子系统830与系统资源840之间提供数据和控制接口。外围互连811可以包括诸如直接存储器访问(DMA)控制器的控制器电路，其可以被编程为在外围块之间传递数据而无需CPU子系统830的输入、控制或负荷。

外围互连811可以用于将外围子系统810的部件耦接至系统800的其他部件。耦接至外围互连811的可以是用于发送和接收信号的多个通用输入/输出(GPIO)815。GPIO 815可以包括被配置成实现诸如上拉、下拉、输入阈值选择、输入和输出缓冲器启用/禁用，单复用等各种功能的电路。仍然，GPIO 815可以实现其他功能。一个或更多个定时器/计数器/脉宽调制器(TCPWM)817也可以耦接至外围互连，并且包括用于实现定时电路(定时器)、计数器、脉宽调制器(PWM)解码器以及可以对I/O信号进行操作并将数字信号提供至系统800的系统部件的其他数字功能的电路。外围子系统810还可以包括用于实现串行通信接口诸如I2C、串行外围设备接口(SPI)、通用异步接收器/发送器(UART)、控制器局域网(CAN)、时钟扩展外围设备接口(CXPI)等的一个或更多个串行通信块(SCB)819。

对于USB功率传输应用，外围子系统810可以包括USB功率传输子系统820，USB功率传输子系统720耦接至外围互连并且包括用于在USB功率传输中使用的一组USB-PD模块821。USB-PD模块821可以通过USB-PD互连823耦接至外围互连811。USB-PD模块821可以包括：模数转换(ADC)模块，用于将各种模拟信号转换为数字信号的；误差放大器(AMP)，用于根据PD合同调节VBUS线上的输出电压；高压(HV)调节器，用于将电源电压转换为精确电压(例如3.5V至5V)至功率系统800；过电压保护(OVP)模块，用于在VBUS线路上提供具有可配置阈值和响应时间的过电压保护；一个或更多个栅极驱动器，用于在提供者和消费者配置中的USB功率传输中使用的外部功率场效应晶体管(FET)；通信信道物理层(CC BB PHY)模块，用于支持C型通信信道(CC)线上的通信；以及高侧浮栅驱动器860。高侧浮栅驱动器860可以包括过电流保护(OCP)模块、短电流保护(SCP)模块和反向电流保护(RCP)模块，用于检测如本文所述的故障状况。USB-PD模块821还可以包括：用于确定存在充电电路并将其耦接至系统800的充电器检测模块；以及用于控制VBUS上的电压放电的VBUS放电模块。USB功率传输子系统820还可以包括用于外部连接的焊盘827和在C型端口上可能需要的静电放电(ESD)保护电路829。USB-PD模块821还可以包括通信模块，该通信模块用于检索存储在非易失性存储器中的信息并且将一个控制器与另一控制器进行通信，例如在反激式转换器的初级侧控制器与次级侧控制器之间进行通信。USB-PD模块821还可以包括一个或更多个具有用于本文所述的可编程驱动强度的可编程浮栅驱动器电路的模块。

GPIO 815、TCPWM 817和SCB 819可以耦接至输入/输出(I/O)子系统850，I/O子系统750可以包括耦接至多个GPIO 853的高速(HS)I/O矩阵851。GPIO 815、TCPWM 817和SCB819可以通过HS I/O矩阵851耦接至GPIO 853。

系统800还可以包括用于处理命令、存储程序信息和数据的CPU子系统830。CPU子系统830可以包括用于执行指令以及从多个存储器读取和写入多个存储器中的存储器位置的一个或更多个处理单元831。处理单元831可以是适合于在集成电路(IC)或片上系统(SOC)设备中工作的处理器。在一些实施方式中，可以利用大量门控时钟来优化处理单元831以用于低功率工作。在该实施方式中，可以实现各种内部控制电路以用于处理单元在各种功率状态下的工作。例如，处理单元831可以包括唤醒中断控制器(WIC)，该唤醒中断控制器被配置成将处理单元从睡眠状态唤醒，从而允许在IC或SOC处于睡眠状态时断开功率。CPU子系统830可以包括一个或更多个存储器，一个或更多个存储器包括闪速存储器833、静态随机存取存储器(SRAM)835以及只读存储器(ROM)837。闪速存储器833可以是被配置成存储数据、程序和/或其他固件指令的非易失性存储器(NAND闪存、NOR闪存等)。闪速存储器833可以包括读取加速器，并且可以通过在CPU子系统830内的集成来改善访问次数。SRAM835可以是被配置成存储可由处理单元831访问的数据和固件指令的易失性存储器。ROM 837可以被配置成存储在系统800的工作期间不会改变的启动例程、配置参数以及其他固件参数和设置。SRAM 835和ROM 837可以具有相关联的控制电路。处理单元831和存储器可以耦接至系统互连839，以将去往CPU子系统830的各个部件的信号和来自CPU子系统730的各个部件的信号路由至系统800的其他块或模块。系统互连839可以被实现为系统总线，诸如单级或多级AHB。系统互连839可以被配置成接口，以将CPU子系统830的各个部件彼此耦接。系统互连839可以耦接至外围互连811，以提供CPU子系统830的部件与外围子系统810的部件之间的信号路径。

系统800还可以包括多个系统资源840，多个系统资源740包括功率模块841、时钟模块843、复位模块845和测试模块847。功率模块841可以包括睡眠控制模块、唤醒中断控制(WIC)模块、上电复位(POR)模块、多个电压基准(REF)和PWRSYS模块。在一些实施方式中，功率模块841可以包括允许系统800以不同的电压和/或电流水平从外部源汲取功率和/或向外部源提供功率并且支持控制器在不同功率状态诸如活动状态、低功率状态或一个或更多个睡眠状态下工作的电路。在各种实施方式中，随着系统800节流返回操作以实现期望的功率消耗或输出，可以实现更多的功率状态。时钟模块843可以包括时钟控制模块、看门狗定时器(WDT)、内部低速振荡器(ILO)和内部主振荡器(IMO)。复位模块845可以包括复位控制模块和外部复位(XRES)模块。测试模块847可以包括用于控制和进入测试模式的模块以及用于模拟和数字功能(数字测试和模拟DFT)的测试控制模块。

系统800可以是在单片(例如，单个)半导体管芯中实现的IC，例如芯片上可编程系统(PSoC)。在其他实施方式中，系统800的各个部分或模块可以在不同的半导体管芯上实现。例如，CPU子系统830的存储器模块可以是片上的或分离的。在其他实施方式中，一些分离的管芯电路可以被封装至单个“芯片”中，而其他电路可以被实现为布置在电路板上(或USB连接器中)作为分离元件的外部部件。

系统800可以在许多应用环境中实现以向其提供USB-PD功能。在每个应用环境中，实现系统800的IC控制器或SOC可以被布置和配置在电子设备(例如，USB使能的设备)中以根据本文描述的技术执行操作。在一个示例实施方式中，系统800可以被布置和配置在用于膝上型计算机、笔记本计算机等的个人计算机(PC)电源适配器中。在另一示例实施方式中，系统800可以被布置和配置在用于移动电子设备(例如，智能电话、平板计算机等)的电源适配器(例如，壁式充电器)中。在另一示例实施方式中，系统800可以被布置和配置在壁式插座中，该壁式插座被配置成通过USB A型和/或C型端口提供功率。在另一示例实施方式中，系统800可以被布置和配置在车载充电器中，该车载充电器被配置成通过USB A型和/或C型端口提供功率。在又一示例实施方式中，系统800可以被布置和配置在功率组中，该功率组可以充电并且然后通过USB A型或C型端口向另一电子设备提供功率。在其他实施方式中，类似系统800的系统可以配置有具有本文所述的可编程驱动强度的可编程浮栅驱动器，并且可以设置在各种其他USB使能的电子或机电设备中。

应当理解，可以将如与在IC控制器上实现或作为IC控制器实现的系统800的系统布置在不同的应用中，这可以关于正在使用的电源的类型和功率传输的方向而有所不同。例如，在车载充电器的情况下，电源是提供DC功率的车载电池，而在移动功率适配器的情况下，电源是AC壁式插座。此外，在PC功率适配器中，功率传输的流动是从提供者设备至消耗者设备。相比之下，在功率组的情况下，功率传输的流动可以是双向的，这取决于功率组是作为功率提供者(例如，为另一设备供电)还是作为功率消耗者(例如，为自己充电)进行工作。由于这些原因，系统800的各种应用应当视为说明性而非限制性的意义。

图9是根据至少一个实施方式的驱动具有用于USB-PD功率设备的可编程浮栅驱动器的降压-升压转换器的方法900的流程图。方法900可以由包括硬件(例如，电路、专用逻辑、可编程逻辑、微代码等)、固件或其组合的处理逻辑执行。在一个实施方式中，方法900可以由本文描述的任何处理设备执行。在一个实施方式中，方法900由图1A的USB-C控制器100执行。在一个实施方式中，方法900由图1A的BB控制逻辑120或图1B的BB控制逻辑150执行。在另一实施方式中，方法900由图2的可编程浮栅驱动器的控制逻辑220执行。在另一实施方式中，方法900由图7的功率控制器702执行。在另一实施方式中，方法900由图8的USB功率传输子系统820执行。在一个实施方式中，处理逻辑执行基于固件的方法，该方法执行以下操作。在另一实施方式中，处理逻辑具有嵌入式代码或逻辑并且被配置成执行用于执行以下操作的指令。

参照图9，方法900开始于处理逻辑测量降压-升压转换器的第一输出电压(框902)。处理逻辑基于第一输出电压确定第一驱动强度参数(框904)。处理逻辑将一个或更多个控制信号发送至第一数量的p沟道预栅极驱动器，p沟道预栅极驱动器中的每个耦接至在USB-C控制器的第一端子与第二端子之间并联耦接的一组p沟道FET中的一个(框906)。处理逻辑将一个或更多个控制信号发送至第二数量的n沟道预栅极驱动器，n沟道预栅极驱动器中的每个耦接至在USB-C控制器的第二端子与第三端子之间并联耦接的一组n沟道FET中的一个(框908)，并且方法900结束。第一数量和第二数量与第一驱动强度参数相关联。

在另一实施方式中，处理逻辑将一个或更多个控制信号发送至第三数量的第二组p沟道预栅极驱动器，第二组p沟道预栅极驱动器中的每个耦接至在USB-C控制器的第四端子与第五端子之间并联耦接的第二组p沟道FET中的一个。处理逻辑将一个或更多个控制信号发送至第四数量的第二组n沟道预栅极驱动器，第二组n沟道预栅极驱动器中的每个耦接至在USB-C控制器的第五端子与第六端子之间并联耦接的第二组n沟道FET中的一个。

在另一实施方式中，处理逻辑生成第一输出电压的第一数字值，并使用第一数字值执行第一查找操作，以确定第一驱动强度参数。在另一实施方式中，在工作期间(例如，动态地)，处理逻辑测量降压-升压转换器的第二输出电压。处理逻辑生成第二输出电压的第二数字值，并使用第二数字值执行第二查找操作以确定第二驱动强度参数。处理逻辑将一个或更多个控制信号发送至第三数量的一组p沟道预栅极驱动器。处理逻辑将一个或更多个控制信号发送至第四数量的一组n沟道预栅极驱动器。第三数量和第四数量与第一驱动强度参数相关联。

在其他实施方式中，方法900可以结合与降压-升压转换器不同类型的功率转换器来执行，如本文所述。在其他实施方式中，方法900可以在多端口USB-C控制器中执行。

图10是根据至少一个实施方式的驱动具有用于USB-PD功率设备的可编程浮栅驱动器的降压-升压转换器的方法1000的流程图。方法1000可以由包括硬件(例如，电路、专用逻辑、可编程逻辑、微代码等)、固件或其组合的处理逻辑执行。在一个实施方式中，方法1000可以由本文描述的任何处理设备执行。在一个实施方式中，方法1000由图1A的USB-C控制器100执行。在一个实施方式中，方法1000由图1A的BB控制逻辑120或图1B的BB控制逻辑150执行。在另一实施方式中，方法1000由图2的可编程浮栅驱动器的控制逻辑220执行。在另一实施方式中，方法1000由图7的功率控制器702执行。在另一实施方式中，方法1000由图8的USB功率传输子系统820执行。在一个实施方式中，处理逻辑执行基于固件的方法，该方法执行以下操作。在另一实施方式中，处理逻辑具有嵌入式代码或逻辑并且被配置成执行用于执行以下操作的指令。

参照图10，方法1000开始于处理逻辑测量降压-升压转换器的第一输出电压(框1002)。处理逻辑基于第一输出电压生成第一数字值(框1004)。处理逻辑使用第一数字值执行查找操作以确定第一驱动强度参数(框1006)。处理逻辑将一个或更多个控制信号发送至第一数量的一组p沟道预栅极驱动器，该组p沟道预栅极驱动器中的每个耦接至在USB-C控制器的第一端子与第二端子之间并联耦接的一组p沟道FET中的一个(块1008)。处理逻辑将一个或更多个控制信号发送至第二数量的一组n沟道预栅极驱动器，该组n沟道预栅极驱动器中的每个耦解至在USB-C控制器的第二端子与第三端子之间并联耦接的一组n沟道FET中的一个(块1010)，并且方法1000结束。第一数量和第二数量与第一驱动强度参数相关联。

在另一实施方式中，在工作期间(例如，动态地)，处理逻辑测量降压-升压转换器的第二输出电压并且基于第二输出电压生成第二数字值。处理逻辑使用第二数字值执行第二查找操作以确定第二驱动强度参数。处理逻辑将一个或更多个控制信号发送至第三数量的一组p沟道预栅极驱动器。处理逻辑将一个或更多个控制信号发送至第四数量的一组n沟道预栅极驱动器。第三数量和第四数量与第二驱动强度参数相关联。

在以上描述中,具体实施方式的一些部分按照对计算机存储器内的数据比特进行操作的算法和符号表示而呈现。这些算法描述和表示是数据处理领域的技术人员用于将他们的工作实质最有效地传达给本领域的其他技术人员的手段。此处，算法通常被认为是导致期望结果的步骤的自身一致的序列。这些步骤是对物理量进行物理操作所需的步骤。通常，尽管不是必须的，这些量采用能够被存储、传输、组合、比较以及以其他方式操纵的电或磁信号的形式。已经证明有时主要出于通用目的将这些信号称为比特、值、元素、符号、字符、项、数字等是方便的。

然而，应当牢记，所有这些术语以及类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非特别声明，否则如根据以上讨论明显的是，可以理解，在整个描述中，利用诸如“驱动”、“接收”、“控制”、“下拉”、“缩短”等术语的讨论指的是IC系统或类似电子计算设备的动作和处理，其操纵IC系统的寄存器和存储器内被表示为物理(例如，电子)量的数据并将这些数据转换成在IC系统存储器或寄存器或其他这样的信息存储、传输或显示设备内被类似地表示为物理量的其他数据。

在本文中使用词语“示例”或“示例性”意指用作示例、实例或说明。在本文中被描述为“示例”或“示例性”的任何方面或设计不必一定被解释为比其他方面或其他设计优选或有利。相反，词语“示例”或“示例性”的使用旨在以具体的方式来呈现构思。如本申请中所使用的，术语“或”旨在表示包含性的“或”而不是排他性的“或”。除非另有指定或根据上下文是清楚的，否则“X包括A或B”旨在意指任何自然的包含性排列。也就是说，如果X包括A、X包括B或者X包括A和B两者，则在任何前述情况下都满足“X包括A或B”。另外，除非另外指定或从上下文中清楚指向单数形式，否则本申请和所附权利要求中使用的冠词“一(a)”和“一个(an)”一般应当被解释为表示“一个或更多个”。此外，贯穿全文对术语“实施方式”或“一个实施方式”或者“实施例”或“一个实施例”的使用不旨在意指相同的实施方式或实施例，除非如此描述。

本文描述的实施方式还可以涉及用于执行本文的操作的装置。该装置可以针对所需目的而专门构造，或者该装置可以包括通过存储在IC中的固件指令选择性地激活或重新配置的IC。这样的固件指令可以存储在非暂态计算机可读存储介质中，例如但不限于任何类型的存储器，诸如只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、闪速存储器或适于存储电子指令的任何类型的介质。术语“计算机可读存储介质”应当被视为包括存储一个或更多个指令集的单个介质或更多个介质。术语“计算机可读介质”还应当被视为包括能够存储、编码或承载如下指令集的任何介质：该指令集用于由机器或设备执行，使机器或设备执行本实施方式的方法中的任何一种或更多种方法。因此，术语“计算机可读存储介质”应当被视为包括但不限于固态存储器、光学介质、磁介质、能够存储由机器或设备执行并使机器或设备执行本实施方式的方法中的任何一种或更多种方法的指令集的任何介质。

以上描述阐述了许多具体细节，诸如具体系统、部件、方法等的示例，以提供对本公开内容的若干实施方式的良好理解。要理解的是，以上描述旨在是说明性的而非限制性的。在阅读并理解以上描述之后，许多其他实施方式对本领域技术人员将是明显的。因此，应该当参照所附权利要求连同这些权利要求所赋予的等同物的全部范围来确定本公开内容的范围。

Claims (20)

1.一种通用串行总线C型USB-C控制器，包括：

第一浮栅驱动器，包括：

多个p沟道场效应晶体管FET，其被并联耦接在第一端子与第二端子之间，

多个p沟道预栅极驱动器，每个p沟道预栅极驱动器被耦接至所述多个p沟道FET中的一个p沟道FET的栅极，

多个n沟道FET，其被并联耦接在所述第二端子与第三端子之间，以及

多个n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至所述多个n沟道FET中的一个n沟道FET的栅极；以及

控制逻辑，其被耦接至所述第一浮栅驱动器，其中，所述控制逻辑发送一个或更多个第一控制信号，以基于被耦接至所述USB-C控制器的降压-升压转换器的第一输出电压来激活所述多个p沟道预栅极驱动器中的第一数量的p沟道预栅极驱动器和所述多个n沟道预栅极驱动器中的第二数量的n沟道预栅极驱动器。

2.根据权利要求1所述的USB-C控制器，其中，所述第一浮栅驱动器是被耦接至所述降压-升压转换器的高侧开关的高侧浮栅驱动器。

3.根据权利要求1所述的USB-C控制器，其中，所述第一浮栅驱动器是被耦接至所述降压-升压转换器的低侧开关的高侧浮栅驱动器。

4.根据权利要求1所述的USB-C控制器，其中，所述第一浮栅驱动器还包括：

第二多个p沟道FET，其被并联耦接在第四端子与第五端子之间；

第二多个p沟道预栅极驱动器，每个p沟道预栅极驱动器被耦接至所述第二多个p沟道FET中的一个p沟道FET的栅极；

第二多个n沟道FET，其被并联耦接在所述第五端子与第六端子之间；以及

第二多个n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至所述第二多个n沟道FET中的一个n沟道FET的栅极，

其中，所述控制逻辑还发送一个或更多个第二控制信号，以基于所述降压-升压转换器的第一输出电压来激活所述第二多个p沟道预栅极驱动器中的第三数量的p沟道预栅极驱动器和所述第二多个n沟道预栅极驱动器中的第四数量的n沟道预栅极驱动器。

5.根据权利要求4所述的USB-C控制器，还包括第二浮栅驱动器，所述第二浮栅驱动器与所述第一浮栅驱动器相同，其中，所述第一浮栅驱动器被耦接至所述降压-升压转换器的第一输入端和第二输入端，其中，所述第二浮栅驱动器被耦接至所述降压-升压转换器的第三输入端和第四输入端。

6.根据权利要求4所述的USB-C控制器，其中，所述第一数量与所述第三数量相同，以及其中，所述第二数量与所述第四数量相同。

7.根据权利要求1所述的USB-C控制器，还包括：

模数转换器ADC，其用于生成表示所述降压-升压转换器的第一输出电压的第一数字值，

其中，所述控制逻辑：

基于所述第一输出电压来确定所述第一浮栅驱动器的第一驱动强度参数，其中，所述第一数量和所述第二数量与所述第一驱动强度参数相关联。

8.根据权利要求7所述的USB-C控制器，其中：

所述ADC生成表示所述降压-升压转换器的第二输出电压的第二数字值；

所述控制逻辑基于所述第二输出电压来确定所述第一浮栅驱动器的第二驱动强度参数，其中，所述第二驱动强度参数与所述多个p沟道预栅极驱动器中的要激活的第三数量的p沟道预栅极驱动器和所述多个n沟道预栅极驱动器中的要激活的第四数量的n沟道预栅极驱动器相关联；以及

所述控制逻辑发送一个或更多个第三控制信号以基于所述第二输出电压来激活所述多个p沟道预栅极驱动器中的第三数量的p沟道预栅极驱动器和所述多个n沟道预栅极驱动器中的第四数量的n沟道预栅极驱动器。

9.一种充电器系统，包括：

直流至直流转换器；以及

功率控制器，其被耦接至所述直流至直流转换器，其中，所述功率控制器包括控制逻辑和至少一个浮栅驱动器，所述至少一个浮栅驱动器包括：

多个p沟道场效应晶体管FET，其被并联耦接在第一端子与第二端子之间，所述第一端子和所述第二端子被耦接至所述直流至直流转换器；

多个p沟道预栅极驱动器，每个p沟道预栅极驱动器被耦接至所述多个p沟道FET中的一个p沟道FET的栅极；

多个n沟道FET，其被并联耦接在所述第二端子与第三端子之间，所述第二端子和所述第三端子被耦接至所述直流至直流转换器；以及

多个n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至所述多个n沟道FET中的一个n沟道FET的栅极，

其中，所述控制逻辑发送一个或更多个第一控制信号，以基于所述直流至直流转换器的第一输出电压来激活所述多个p沟道预栅极驱动器中的第一数量的p沟道预栅极驱动器和所述多个n沟道预栅极驱动器中的第二数量的n沟道预栅极驱动器。

10.根据权利要求9所述的充电器系统，还包括：

模数转换器ADC，其被耦接至所述控制逻辑；以及

查找表LUT，其将多个输出电压与所述至少一个浮栅驱动器的多个驱动强度参数相关联，其中：

所述ADC生成表示所述直流至直流转换器的第一输出电压的第一数字值；以及

所述控制逻辑使用所述第一数字值在所述LUT中执行第一查找操作，以确定所述至少一个浮栅驱动器的第一驱动强度参数，其中，所述第一数量和所述第二数量与所述第一驱动强度参数相关联。

11.根据权利要求10所述的充电器系统，其中：

所述ADC生成表示所述直流至直流转换器的第二输出电压的第二数字值；

所述控制逻辑使用所述第二数字值在所述LUT中执行第二查找操作，以基于所述第二输出电压来确定所述至少一个浮栅驱动器的第二驱动强度参数，其中，所述第二驱动强度参数与所述多个p沟道预栅极驱动器中的要激活的第三数量的p沟道预栅极驱动器和所述多个n沟道预栅极驱动器中的要激活的第四数量的n沟道预栅极驱动器相关联；以及

所述控制逻辑发送一个或更多个第二控制信号，以基于所述第二输出电压来激活所述多个p沟道预栅极驱动器中的第三数量的p沟道预栅极驱动器和所述多个n沟道预栅极驱动器中的第四数量的n沟道预栅极驱动器。

12.根据权利要求9所述的充电器系统，还包括：

模数转换器ADC，其被耦接至所述控制逻辑；以及

查找表LUT，其将多个输出电压与所述至少一个浮栅驱动器的多个驱动强度参数相关联，其中：

所述ADC生成表示直流至直流转换器的第一输出电压的第一数字值；以及

所述控制逻辑执行固件以读取所述第一数字值，并且基于所述第一数字值对所述至少一个浮栅驱动器的第一驱动强度参数进行动态配置，

其中，所述第一数量和所述第二数量与所述第一驱动强度参数相关联。

13.根据权利要求9所述的充电器系统，其中，所述直流至直流转换器是包括第一高侧开关、第二高侧开关、第一低侧开关和第二低侧开关的降压-升压转换器，其中，所述至少一个浮栅驱动器包括：

第一浮栅驱动器，其被耦接成根据与所述第一输出电压相关联的第一驱动强度参数来驱动所述第一高侧开关和所述第一低侧开关；以及

第二浮栅驱动器，其被耦接成根据所述第一驱动强度参数来驱动所述第二高侧开关及所述第二低侧开关。

14.根据权利要求13所述的充电器系统，其中：

所述控制逻辑基于第二输出电压来确定第二驱动强度参数；

所述第一浮栅驱动器根据所述第二驱动强度参数来驱动所述第一高侧开关和所述第一低侧开关；以及

所述第二浮栅驱动器根据所述第二驱动强度参数来驱动所述第二高侧开关及所述第二低侧开关。

15.根据权利要求9所述的充电器系统，还包括：

第二直流至直流转换器；以及

第二组一个或更多个浮栅驱动器，其被耦接至所述第二直流至直流转换器，所述第二组一个或更多个浮栅驱动器包括：

第二多个p沟道FET，其被并联耦接在第四端子和第五端子之间，所述第四端子和所述第五端子被耦接至所述第二直流至直流转换器；

第二多个p沟道预栅极驱动器，每个p沟道预栅极驱动器被耦接至所述第二多个p沟道FET中的一个p沟道FET的栅极；

第二多个n沟道FET，其被并联耦接在所述第五端子与第六端子之间，所述第五端子和所述第六端子被耦接至所述第二直流至直流转换器；以及

第二多个n沟道预栅极驱动器，每个n沟道预栅极驱动器被耦接至所述第二多个n沟道FET中的一个n沟道FET的栅极，

其中，所述控制逻辑发送一个或更多个第三控制信号，以基于所述第二直流至直流转换器的第二输出电压来激活所述第二多个p沟道预栅极驱动器中的第三数量的p沟道预栅极驱动器和所述第二多个n沟道预栅极驱动器中的第四数量的n沟道预栅极驱动器。

16.根据权利要求9所述的充电器系统，其中，所述功率控制器是通用串行总线C型控制器。

17.一种操作被耦接至降压-升压转换器的通用串行总线C型USB-C控制器的方法，所述方法包括：

测量所述降压-升压转换器的第一输出电压；

基于所述第一输出电压确定第一驱动强度参数；

将一个或更多个第一控制信号发送至第一多个p沟道预栅极驱动器中的第一数量的p沟道预栅极驱动器，所述第一多个p沟道预栅极驱动器中的每个被耦接至在所述USB-C控制器的第一端子与第二端子之间并联耦接的第一多个p沟道场效应晶体管FET中的一个；以及

将所述一个或更多个第一控制信号发送至第一多个n沟道预栅极驱动器中的第二数量的n沟道预栅极驱动器，所述第一多个n沟道预栅极驱动器中的每个被耦接至在所述USB-C控制器的所述第二端子与第三端子之间并联耦接的第一多个n沟道FET中的一个，其中，所述第一数量和所述第二数量与所述第一驱动强度参数相关联。

18.根据权利要求17所述的方法，还包括：

将一个或更多个第二控制信号发送至第二多个p沟道预栅极驱动器中的第三数量的p沟道预栅极驱动器，所述第二多个p沟道预栅极驱动器中的每个被耦接至在所述USB-C控制器的第四端子与第五端子之间并联耦接的第二多个p沟道FET中的一个；以及

将所述一个或更多个第二控制信号发送至第二多个n沟道预栅极驱动器中的第四数量的n沟道预栅极驱动器，所述第二多个n沟道预栅极驱动器中的每个被耦接至在所述USB-C控制器的所述第五端子与第六端子之间并联耦接的第二多个n沟道FET中的一个。

19.根据权利要求17所述的方法，还包括：

生成所述第一输出电压的第一数字值；以及

使用所述第一数字值执行第一查找操作，以确定所述第一驱动强度参数。

20.根据权利要求17所述的方法，还包括：

测量所述降压-升压转换器的第二输出电压；

生成所述第二输出电压的第二数字值；

使用所述第二数字值执行第二查找操作，以确定第二驱动强度参数；

将一个或更多个第三控制信号发送至所述第一多个p沟道预栅极驱动器中的第三数量的p沟道预栅极驱动器；以及

将所述一个或更多个第三控制信号发送至所述第一多个n沟道预栅极驱动器中的第四数量的n沟道预栅极驱动器，其中，所述第三数量和所述第四数量与所述第二驱动强度参数相关联。