DE112021004551T5 - Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler - Google Patents

Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler Download PDF

Info

Publication number
DE112021004551T5
DE112021004551T5 DE112021004551.2T DE112021004551T DE112021004551T5 DE 112021004551 T5 DE112021004551 T5 DE 112021004551T5 DE 112021004551 T DE112021004551 T DE 112021004551T DE 112021004551 T5 DE112021004551 T5 DE 112021004551T5
Authority
DE
Germany
Prior art keywords
phase
usb
port
switch
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021004551.2T
Other languages
English (en)
Inventor
Arun Khamesra
Pulkit Shah
Praveen Suresh
Hariom Rai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of DE112021004551T5 publication Critical patent/DE112021004551T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/1552—Boost converters exploiting the leakage inductance of a transformer or of an alternator as boost inductor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Hierin ist ein Multi-Port-USB-Power-Delivery-Typ-C(USB-C/PD)-Leistungswandler für Schalttaktphasenverschiebungen beschrieben. Der Multi-Port-USB-C/PD-Leistungswandler umfasst einen ersten PD-Port, einen zweiten PD-Port und einen an den ersten und den zweiten PD-Port gekoppelten Leistungs-Controller. Der Leistungs-Controller umfasst einen ersten Phasentaktgenerator zum Erzeugen eines ersten phasenverschobenen Taktsignals durch Verschieben eines Taktsignals um eine erste Phase in Bezug auf ein Referenztaktsignal und einen zweiten Phasentaktgenerator zum Erzeugen eines zweiten phasenverschobenen Taktsignals zum Erzeugen eines zweiten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine zweite Phase in Bezug auf das Referenztaktsignal. Der erste PD-Port und der zweite PD-Port geben Leistung als Reaktion auf ein erstes Steuersignal, das auf dem ersten phasenverschobenen Taktsignal basiert, bzw. ein zweites Steuersignal, das auf dem zweiten phasenverschobenen Taktsignal basiert, aus.

Description

  • PRIORITÄT
  • Diese Anmeldung ist eine internationale Anmeldung der nicht vorläufigen US-Anmeldung Nr. 17/410,888 , eingereicht am 24. August 2021, die den Nutzen der vorläufigen US-Anmeldung Nr. 63/073,884 , eingereicht am 2. September 2020, beansprucht, deren Inhalt durch Literaturhinweis vollumfänglich hierin enthalten ist.
  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft integrierte Schaltungen (ICs), die die Universal-Serial-Bus(USB)-Leistungszufuhr für elektronische Vorrichtungen steuern.
  • ALLGEMEINER STAND DER TECHNIK
  • Verschiedene elektronische Vorrichtungen (z. B. Smartphones, Tablets, Notebook-Computer, Laptop-Computer, Ladegeräte, Adapter, Power Banks usw.) sind dazu konfiguriert, gemäß USB-Leistungszufuhrprotokollen, die in verschiedenen Versionen und Revisionen der USB-Power-Delivery(USB-PD)-Spezifikation definiert sind, Leistung durch USB-Verbinder zu übertragen. Zum Beispiel kann in einigen Anwendungen eine elektronische Vorrichtung als Leistungsverbraucher konfiguriert sein, um Leistung über einen USB-Verbinder zu empfangen (z. B. zur Akkuladung), während in anderen Anwendungen eine elektronische Vorrichtung als Leistungsversorger konfiguriert sein kann, um einer anderen Vorrichtung, die über einen USB-Verbinder damit verbunden ist, Leistung bereitzustellen. In verschiedenen Anwendungen können Elektronikhersteller auch Leistungswandler (z. B. Tiefsetz-Hochsetz-Wandler, engl. Buck-Boost-Converter) verwenden, die verschiedene Anforderungen der USB-PD-Spezifikation erfüllen müssen, wie etwa Anforderungen zu elektromagnetischer Interferenz (EMI).
  • Figurenliste
    • 1 ist ein Schemadiagramm eines Tiefsetz-Hochsetz-Wandlers gemäß einer Ausführungsform.
    • 2 ist ein Schemadiagramm eines Dual-Port-Leistungswandlers mit einem Leistungs-Controller zum Erzeugen von zwei phasenverschobenen Taktsignalen zum Schalten eines ersten Ports (p0) und eines zweiten Ports (p1) des Dual-Port-Leistungswandlers gemäß einer Ausführungsform.
    • 3 ist ein Zeitdiagramm eines Referenztaktsignals, eines ersten phasenverschobenen Taktsignals, eines zweiten phasenverschobenen Taktsignals, eines ersten Steuersignals und eines zweiten Steuersignals gemäß einer Ausführungsform.
    • 4 ist ein Schemadiagramm eines Dual-Port-Leistungswandlers mit nur Tiefsetzmodus gemäß einer Ausführungsform.
    • 5 ist ein Schemadiagramm eines Dual-Port-Leistungswandlers mit nur Hochsetzmodus gemäß einer Ausführungsform.
    • 6 ist ein Ablaufdiagramm eines Verfahrens zum Bereitstellen von phasenverschobener Schaltsteuerung eines Multi-Port-Leistungswandlers gemäß einer Ausführungsform.
    • 7 ist ein Blockdiagramm eines chipinternen IC-Controllers mit einem USB-PD-Subsystem mit Phasentaktgeneratoren in mindestens einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachfolgende Beschreibung legt zahlreiche spezifische Einzelheiten, wie etwa Beispiele spezifischer Systeme, Komponenten, Verfahren und so weiter dar, um für gutes Verständnis verschiedener Ausführungsformen von hierin beschriebenen Schalttaktphasenverschiebungen für Multi-Port-Leistungswandler, wie etwa Tiefsetz-Hochsetz-Wandler, zu sorgen. Für Fachpersonen ist jedoch offensichtlich, dass mindestens einige Ausführungsformen ohne diese spezifischen Einzelheiten ausgeführt werden können. In anderen Fällen werden wohlbekannte Komponenten, Elemente oder Verfahren nicht im Einzelnen beschrieben oder in einfachem Blockdiagrammformat dargestellt, um das unnötige Verschleiern des hierin beschriebenen Gegenstands zu vermeiden. Somit sind die im Folgenden dargelegten spezifischen Einzelheiten lediglich beispielhaft. Bestimmte Umsetzungen können von diesen beispielhaften Einzelheiten abweichen und trotzdem als innerhalb des Gedankens und Umfangs der vorliegenden Ausführungsformen liegend betrachtet werden.
  • Ein Verweis in der Beschreibung auf „eine Ausführungsform“, „eine beispielhafte Ausführungsform“, „einige Ausführungsformen“ und „verschiedene Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur, ein bestimmter Schritt oder Vorgang oder eine bestimmte Charakteristik, die oder der in Verbindung mit der Ausführungsform oder den Ausführungsformen beschrieben ist, in mindestens einer Ausführungsform enthalten ist. Ferner beziehen sich Instanzen der Ausdrücke „eine Ausführungsform“, „eine beispielhafte Ausführungsform“, „einige Ausführungsformen“ und „verschiedene Ausführungsformen“ an verschiedenen Stellen in der Beschreibung nicht unbedingt alle auf dieselbe Ausführungsform oder dieselben Ausführungsformen.
  • Die Beschreibung umfasst Verweise auf die beiliegenden Zeichnungen, die einen Teil der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen Darstellungen gemäß Ausführungsbeispielen. Diese Ausführungsformen, auf die hierin auch als „Beispiele“ verwiesen werden kann, werden ausreichend ausführlich beschrieben, um es Fachpersonen zu ermöglichen, die Ausführungsformen des hierin beschriebenen Gegenstands auszuführen. Die Ausführungsformen können kombiniert werden, es können andere Ausführungsformen genutzt werden oder es können strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne vom Umfang und Gedanken des beanspruchten Gegenstands abzuweichen. Es versteht sich, dass die hierin beschriebenen Ausführungsformen den Umfang des Gegenstands nicht einschränken sollen, sondern es Fachpersonen ermöglichen sollen, den Gegenstand auszuführen, herzustellen und/oder zu verwenden.
  • Hierin sind verschiedene Ausführungsformen von Referenz- und Phasentakt-Controllern in USB-Typ-C-Controllern beschrieben, die dazu angeordnet werden können, in verschiedenen elektronischen Vorrichtungen zu arbeiten. Beispiele derartiger elektronischer Vorrichtungen umfassen, ohne Einschränkung, Personal-Computer (z. B. Laptop-Computer, Notebook-Computer usw.), mobile Rechenvorrichtungen (z. B. Tablets, Tablet-Computer, E-Reader-Vorrichtungen usw.), mobile Kommunikationsvorrichtungen (z. B. Smartphones, Zellulartelefone, persönliche digitale Assistenten, Taschen-PCs usw.), Konnektivitäts- und Ladevorrichtungen (z. B. Kabel, Hubs, Docking-Stationen, Adapter, Ladegeräte usw.), Audio-/Video-/Datenaufzeichnungs- und/oder -abspielvorrichtungen (z. B. Kameras, Sprachrecorder, Hand-Scanner, Monitore usw.) und andere ähnliche elektronische Vorrichtungen, die USB-Schnittstellen zur Kommunikation, zum Laden von Akkus und/oder zur Leistungszufuhr verwenden können.
  • Wie hierin verwendet, bezieht sich „USB-fähige“ Vorrichtung oder „USBfähiges“ System auf eine Vorrichtung oder ein System, die/das eine USB-Verbinderschnittstelle umfasst, damit konfiguriert ist oder anderweitig damit assoziiert ist. Eine USB-fähige elektronische Vorrichtung kann mindestens einer Ausgabe einer Universal-Serial-Bus(USB)-Spezifikation entsprechen. Beispiele derartiger USB-Spezifikationen umfassen ohne Einschränkung die USB-Spezifikation Revision 2.0, die USB-3.0-Spezifikation, die USB-3.1-Spezifikation, die USB-3.2-Spezifikation und/oder verschiedene Nachträge, Versionen und Errata derselben. Die USB-Spezifikationen definieren allgemein die Eigenschaften (z. B. Attribute, Protokolldefinition, Transaktionsarten, Busverwaltung, Programmierschnittstellen usw.) eines differentiellen seriellen Busses, die zum Auslegen und Herstellen standardmäßiger Kommunikationssysteme und Peripheriegeräte benötigt werden. Zum Beispiel kann eine USB-fähige Peripherievorrichtung über einen USB-Port einer Host-Vorrichtung an der USB-fähigen Host-Vorrichtung angebracht werden, um ein USB-fähiges System zu bilden. Ein USB-2.0-Port umfasst eine Leistungsspannungsleitung mit 5 V (als VBUS bezeichnet), ein differentielles Paar Datenleitungen (als D+ oder DP und D- oder DN bezeichnet) und eine Masseleitung zur Leistungsrückleitung (als GND bezeichnet). Ein USB-3.0-Port stellt ebenfalls die Leitungen VBUS, D+, D- und GND bereit, um mit USB 2.0 rückwärts kompatibel zu sein. Um einen schnelleren differentiellen Bus zu unterstützen (den USB-SuperSpeed-Bus) stellt ein USB-3.0-Port darüber hinaus auch ein differentielles Paar Senderdatenleitungen (als SSTX+ und SSTX- bezeichnet), ein differentielles Paar Empfängerdatenleitungen (als SSRX+ und SSRX- bezeichnet), eine Stromleitung für die Leistung (als DPWR bezeichnet) und eine Masseleitung zur Leistungsrückführung (als DGND bezeichnet) bereit. Ein USB-3.1-Port stellt zur Rückwärtskompatibilität mit USB-2.0- und USB-3.0-Kommunikation die gleichen Leitungen wie ein USB-3.0-Port bereit, erweitert jedoch die Leistungsfähigkeit des SuperSpeed-Bus um eine Sammlung von Merkmalen, die als Enhanced SuperSpeed bezeichnet werden.
  • Eine neuere, USB-Typ-C genannte Technik für USB-Verbinder (hierin auch als „USB-C“ bezeichnet) ist in verschiedenen Ausgaben und/oder Versionen der USB-Typ-C-Spezifikation definiert. Die USB-Typ-C-Spezifikation definiert eine Typ-C-Buchse, einen Typ-C-Stecker und Typ-C-Kabel, die die USB-Kommunikation sowie die Leistungszufuhr über neuere USB-Leistungszufuhrprotokolle, die in verschiedenen Revisionen/Versionen der USB-PD-Spezifikation definiert sind, unterstützen können. Beispiele von USB-Typ-C-Funktionen und Anforderungen können, ohne Einschränkung, Folgendes umfassen: Daten- und andere Kommunikation gemäß USB 2.0 und USB 3.0/3.1, elektromechanische Definitionen und Leistungsverhaltensanforderungen für Typ-C-Kabel, elektromechanische Definitionen und Leistungsverhaltensanforderungen für Typ-C-Buchsen, elektromechanische Definitionen und Leistungsverhaltensanforderungen für Typ-C-Stecker, Anforderungen für Kabelanordnungen und Adapter für Typ-C zu Altsystemen, Anforderungen für Typ-C-basierte Vorrichtungserkennung und Schnittstellenkonfiguration, Anforderungen für optimierte Leistungszufuhr für Typ-C-Verbinder usw. Gemäß der bzw. den USB-Typ-C-Spezifikation(en) stellt ein Typ-C-Port unter anderen folgende Leitungen bereit: VBUS, D+, D-, GND, SSTX+, SSTX-, SSRX+ und SSRX-. Außerdem stellt ein Typ-C-Port auch eine Sideband-Use-Leitung (als SBU bezeichnet) zum Melden von Seitenbandfunktionalität und eine Konfigurationskanalleitung (oder Kommunikationskanalleitung, als CC bezeichnet) zum Auffinden, Konfigurieren und Verwalten von Verbindungen in einem Typ-C-Kabel bereit. Ein Typ-C-Port kann mit einem Typ-C-Stecker und/oder einer Typ-C-Buchse assoziiert sein. Zur einfachen Verwendung sind der Typ-C-Stecker und die Typ-C-Buchse als umkehrbares Paar ausgelegt, das unabhängig von der Orientierung von Stecker zu Buchse funktioniert. Somit stellt ein als standardmäßiger Typ-C-Stecker oder standardmäßige Typ-C-Buchse angeordneter standardmäßiger USB-Typ-C-Verbinder unter anderem Pins für vier VBUS-Leitungen, vier Masseleitungen (GND), zwei D+-Leitungen (DP1 und DP2), zwei D--Leitungen (DN1 und DN2), zwei SSTX+-Leitungen (SSTXP1 und SSTXP2), zwei SSTX-Leitungen (SSTXN1 und SSTXN2), zwei SSRX+-Leitungen (SSRXP1 und SSRXP2), zwei SSRX--Leitungen (SSRXN1 und SSRXN2), zwei CC-Leitungen (CC1 und CC2) und zwei SBU-Leitungen (SBU1 und SBU2) bereit.
  • Manche USB-fähigen elektronischen Vorrichtungen können einer spezifischen Revision und/oder Version der USB-PD-Spezifikation entsprechen. Die USB-PD-Spezifikation definiert ein Standardprotokoll, das dazu ausgelegt ist, die maximale Funktionalität von USB-fähigen Vorrichtungen zu ermöglichen, indem es für flexiblere Leistungszufuhr zusammen mit Datenkommunikation über ein einziges USB-Typ-C-Kabel über USB-Typ-C-Ports sorgt. Die USB-PD-Spezifikation beschreibt außerdem die Architektur, die Protokolle, das Leistungszufuhrverhalten, die Parameter und die Kabel, die zum Verwalten der Leistungszufuhr über USB-Typ-C-Kabel mit bis zu 100 W Leistung notwendig sind. Gemäß der USB-PD-Spezifikation können Vorrichtungen mit USB-Typ-C-Ports (z. B. USB-fähige Vorrichtungen) über ein USB-Typ-C-Kabel mehr Strom und/oder höhere oder niedrigere Spannungen aushandeln, als in älteren USB-Spezifikationen zulässig ist (z. B. der USB-2.0-Spezifikation, der USB-3.1-Spezifikation, der USB-Battery-Charging-Spezifikation Rev. 1.1/1.2 usw.). Die USB-PD-Spezifikation definiert zum Beispiel die Anforderungen für einen Leistungszufuhrvertrag (PD-Vertrag), der zwischen einem Paar USB-fähiger Vorrichtungen ausgehandelt werden kann. Der PD-Vertrag kann sowohl das Leistungsniveau als auch die Richtung der Leistungsübertragung, die von beiden Vorrichtungen gehandhabt werden können, festlegen und kann auf Anfrage von einer der Vorrichtungen und/oder als Reaktion auf verschiedene Ereignisse und Bedingungen, wie etwa Vertauschen der Leistungsrollen, Vertauschen der Datenrollen, harte Zurücksetzung, Ausfall der Leistungsquelle usw., dynamisch neu ausgehandelt werden (z. B. ohne Vorrichtungen auszustecken). Wie hierin verwendet, bezieht sich „USB-PD-Subsystem“ auf einen oder mehrere Logikblöcke und andere analoge/digitale Hardwarestromkreise, die von Firmware in einem IC-Controller steuerbar sind und die dazu konfiguriert und betriebsfähig sind, die Funktionen auszuführen und die in mindestens einer Ausgabe der USB-PD-Spezifikation festgelegten Anforderungen zu erfüllen. Der IC-Controller kann in einer USB-Typ-C-Vorrichtung umgesetzt werden. Der IC-Controller kann in einer USB-Vorrichtung umgesetzt werden.
  • Die Leistungszufuhr gemäß der bzw. den USB-PD-Spezifikation(en) kann in verschiedenen Arten von USB-Typ-C-Anwendungen verkörpert werden. Beispiele derartiger Typ-C-Anwendungen umfassen, sind aber nicht unbedingt beschränkt auf: eine Downstream-Facing-Port(DFP)-Anwendung, in der ein IC-Controller mit einem USB-PD-Subsystem dazu konfiguriert ist, einen Downstream-Facing-USB-Port (z. B. in einer USB-fähigen Host-Vorrichtung) bereitzustellen; eine Upstream-Facing-Port(UFP)-Anwendung, in der ein IC-Controller mit einem USB-PD-Subsystem dazu konfiguriert ist, einen Upstream-Facing-USB-Port (z. B. in einer USB-fähigen Peripherievorrichtung oder einem USB-fähigen Adapter) bereitzustellen; eine Dual-Role-Port(DRP)-USB-Anwendung, in der ein IC-Controller mit einem USB-PD-Subsystem dazu konfiguriert ist, sowohl DFP- als auch UFP-Anwendungen auf demselben USB-Port zu unterstützen (z. B. einem USB-Typ-C-Port, der dazu konfiguriert ist, als entweder ein Leistungsversorger oder ein Leistungsverbraucher zu arbeiten oder durch Verwenden von USB-PD-Leistungsrollentausch dynamisch zwischen diesen zwei Rollen zu wechseln); und eine aktive Kabelanwendung, in der ein IC-Controller mit einem USB-PD-Subsystem in einem EMCA-Typ-C-Kabel (EMCA = Electronically Marked Cable Assembly) angeordnet ist und dazu konfiguriert ist, darin zu arbeiten.
  • Manche Dual-Port-Leistungswandler (oder allgemein Multi-Port-Leistungswandler) können von jedem Port aus Leistung (z. B. bis zu 100 Watt (W)) zuführen. Zum Beispiel kann im Fall eines Dual-Port-Tiefsetz-Hochsetz-Wandlers ein Induktorstrom für jeden Port in einem Schaltzyklus geladen und entladen werden, um Ausgangsleistung durch jeden jeweiligen Port zuzuführen. Es können ein oder mehrere Leistungs-Controller (z. B. Leistungszufuhr-Controller) verwendet werden, um High-Side-Schalter und Low-Side-Schalter (z. B. Feldeffekttransistoren (FETs), ungefähre Gate-Kapazität bis zu 3 Nanofarad) in einem Schaltzyklus anzusteuern, um die Ausgangsleistung bereitzustellen. Der Leistungs-Controller kann die Schalter schnell ansteuern (z. B. mit Anstiegs-/Abfallzeiten von ungefähr zehn bis zwanzig Nanosekunden), um Schaltverluste zu minimieren. Das kann zu hohen Spitzenströmen an dem Versorgungs- und dem Masseanschluss führen, da möglicherweise verschiedene High-Side- und Low-Side-Schalter umgeschaltet werden. Wenn beide Tiefsetz-Hochsetz-Wandler des Dual-Port-Leistungswandlers mit der gleichen Schaltfrequenz und mit höherer Ausgangslast geschaltet werden, kann in einem einzigen Schaltzyklus der zweifache Spitzenstrom auftreten, was einen höheren dynamischen Spannungsabfall und Probleme mit EMI verursachen kann.
  • Aspekte der vorliegenden Offenbarung lösen die vorangehenden Mängel unter anderem durch Bereitstellen einer Architektur und eines Verfahrens zum Steuern eines Dual-Port-Leistungswandlers (oder Multi-Port-Leistungswandlers) mit der gleichen Schaltfrequenz, aber mit einer Phasenverschiebung unter Verwendung eines einzigen Leistungs-Controllers. Das Einbeziehen einer Phasenverschiebung zwischen dem Schalten jedes Ports reduziert Spitzenströme in jedem Schaltzyklus und minimiert ferner EMI-Probleme. Da der Dual-Port-Leistungswandler mit einem einzigen IC-Leistungs-Controller gesteuert wird, kann die Anschlussfläche des Leistungswandlers reduziert werden, da kein zusätzlicher externer Takt-Pin benötigt wird, um eine Phasenverschiebung einzubringen (verglichen mit der Verwendung von zwei Leistungs-Controllern).
  • Nachfolgend sind Einzelheiten eines Multi-Port-Leistungswandlers beschrieben. Außerdem sind hierin verschiedene Ausführungsformen beschrieben, die auf einen IC-Controller gerichtet sind, der einen oder mehrere Taktgeber umfasst, um einen Haupttakt und verschiedene phasenverschobene Nebentakte zu erzeugen. In einer beispielhaften Ausführungsform umfasst ein Multi-Port-Leistungswandler einen ersten Leistungszufuhr-Port (Power-Delivery(PD)-Port), einen zweiten PD-Port und einen Leistungs-Controller, der an den ersten PD-Port und den zweiten PD-Port gekoppelt ist. Der Leistungs-Controller umfasst einen Referenztaktgenerator zum Erzeugen eines Referenztaktsignals mit einer ersten Frequenz, einen Hochfrequenztaktgenerator zum Erzeugen eines Taktsignals mit einer zweiten Frequenz, die höher als die erste Frequenz ist, einen ersten Phasentaktgenerator zum Erzeugen eines ersten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine erste Phase in Bezug auf das Referenztaktsignal und einen zweiten Phasentaktgenerator zum Erzeugen eines zweiten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine zweite Phase in Bezug auf das Referenztaktsignal. Der erste PD-Port gibt Leistung als Reaktion auf ein erstes Steuersignal aus, das auf dem ersten phasenverschobenen Taktsignal basiert. Der zweite PD-Port gibt Leistung als Reaktion auf ein zweites Steuersignal aus, das auf dem zweiten phasenverschobenen Taktsignal basiert.
  • 1 ist ein Schemadiagramm eines Tiefsetz-Hochsetz-Wandlers 100 gemäß einer Ausführungsform. Der Tiefsetz-Hochsetz-Wandler 100 umfasst einen Induktor 102, einen ersten Schalter 104, einen zweiten Schalter 106, einen dritten Schalter 108 und einen vierten Schalter 110. Die Schalter 104 und 110 werden auch als High-Side(HS)-Schalter bezeichnet und die Schalter 106 und 108 werden auch als Low-Side(LS)-Schalter bezeichnet. Der erste Schalter 104 ist an eine Eingangsspannung (Vin) 130 gekoppelt und der vierte Schalter 110 ist an eine Ausgangsspannung (Vout) 140 gekoppelt. Die Schalter können dazu gesteuert werden, den Tiefsetz-Hochsetz-Wandler 100 in einem von vier Modi zu betreiben, die einen Tiefsetzmodus, einen Tiefsetz-Hochsetz-Tiefsetzmodus (Buck-Boost(BB)-Tiefsetzmodus), einen BB-Hochsetzmodus und einen Hochsetzmodus umfassen.
  • 2 ist ein Schemadiagramm eines Dual-Port-Leistungswandlers 200 mit einem Leistungs-Controller 250 zum Erzeugen von zwei phasenverschobenen Taktsignalen zum Schalten eines ersten Ports (p0) und eines zweiten Ports (p1) des Dual-Port-Leistungswandlers 200 gemäß einer Ausführungsform. In einigen Ausführungsformen kann es sich bei dem Dual-Port-Leistungswandler 200 um einen USB-Typ-C-Power-Delivery(USB-C/PD)-Leistungswandler handeln. Der Leistungswandler 200 kann einen ersten Tiefsetz-Hochsetz-Wandler 200a und einen zweiten Tiefsetz-Hochsetz-Wandler 200b umfassen, die einem ersten Ausgangs-Port (p0) bzw. einem zweiten Ausgangs-Port (p1) entsprechen. Der erste Ausgangs-Port und der zweite Ausgangs-Port können Leistung basierend auf Taktsignalen wie nachfolgend beschrieben ausgeben. Der erste Ausgangs-Port kann eine erste Ausgangsspannung (Vout_p0) 235 ausgeben und der zweite Ausgangs-Port kann eine zweite Ausgangsspannung (Vout_p1) 240 ausgeben. Der erste Ausgangs-Port p0 (auch als erster Leistungszufuhr(PD)-Port bezeichnet) und der zweite Ausgangs-Port p1 (auch als zweiter PD-Port bezeichnet) können eine gemeinsame Eingangsspannungsquelle (Vin) 230 aufweisen. Der Leistungswandler 200 kann außerdem den Leistungs-Controller 250 (auch als PD-Controller bezeichnet) umfassen, der an den ersten Tiefsetz-Hochsetz-Wandler 200a und den zweiten Tiefsetz-Hochsetz-Wandler 200b gekoppelt ist. In einigen Ausführungsformen kann es sich bei dem Leistungs-Controller 250 um einen IC-USB-PD/C-Leistungs-Controller handeln.
  • Der erste Tiefsetz-Hochsetz-Wandler 200a umfasst einen Induktor 202, einen ersten Schalter (HS1) 204, einen zweiten Schalter (LS1) 206, einen dritten Schalter (LS2) 208 und einen vierten Schalter (HS2) 210. Der erste Schalter 204 ist an die Eingangsspannung 230 gekoppelt und der vierte Schalter 210 ist an die erste Ausgangsspannung 235 gekoppelt.
  • Der zweite Tiefsetz-Hochsetz-Wandler 200b umfasst einen Induktor 212, einen ersten Schalter (HS1) 214, einen zweiten Schalter (LS1) 216, einen dritten Schalter (LS2) 218 und einen vierten Schalter (HS2) 220. Der erste Schalter 214 ist an die Eingangsspannung 230 gekoppelt und der vierte Schalter 220 ist an die zweite Ausgangsspannung 240 gekoppelt.
  • Der Leistungs-Controller 250 stellt dem ersten Tiefsetz-Hochsetz-Wandler 220a und dem zweiten Tiefsetz-Hochsetz-Wandler 200b verschiedene Steuerfunktionen bereit (z. B. indem er ein oder mehrere Steuersignale, Taktsignale, Spannungssignale und dergleichen schickt). Der Leistungs-Controller umfasst einen Niederfrequenztaktgenerator 252 (z. B. einen Referenztaktgenerator) und einen Hochfrequenztaktgenerator 254. Der Leistungs-Controller umfasst einen ersten hochsetzseitigen Gate-Treiber 260, einen ersten Tiefsetz-Hochsetz-Controller 262, einen ersten tiefsetzseitigen Gate-Treiber 264 und einen ersten Phasentaktgenerator 266, die dem ersten Port p0 entsprechen. Der Leistungs-Controller 250 umfasst außerdem einen zweiten hochsetzseitigen Gate-Treiber 270, einen zweiten Tiefsetz-Hochsetz-Controller 272, einen zweiten tiefsetzseitigen Gate-Treiber 274 und einen zweiten Phasentaktgenerator 276, die dem zweiten Port p1 entsprechen. Der Leistungs-Controller 250 kann einen oder mehrere Anschlüsse zum Koppeln an den ersten Port und einen oder mehrere zusätzliche Anschlüsse zum Koppeln an den zweiten Port umfassen.
  • Der Niederfrequenztaktgenerator 252 kann ein als Referenztaktsignal (Ref_clk) 201 zu verwendendes Niederfrequenzreferenztaktsignal (z. B. mit 50 Kilohertz (KHz) oder 100 KHz) erzeugen. Der Hochfrequenztaktgenerator 254 kann ein Hochfrequenztaktsignal 203 erzeugen (z. B. mit 24 Megahertz (MHz), 48 MHz) usw. Der Niederfrequenztaktgenerator 252 kann unter Verwendung des Teilen-durch-clk-Verfahrens aus dem Hochfrequenztakt 203 erzeugt werden. Die Phasentaktgeneratoren 266 und 276 empfangen jeweils das Referenztaktsignal 201 von dem Niederfrequenztaktgenerator 252 und das Hochfrequenztaktsignal 203 von dem Hochfrequenztaktgenerator 254. Der Phasentaktgenerator 266 kann ein erstes phasenverschobenes Taktsignal (Sync_clk_P0) 205 gemäß der Schaltfrequenz (z. B. 200 kHz, 400 kHz usw.) des ersten Ports (p0) durch Einbringen einer ersten Phasenverschiebung (z. B. einer Zeitverzögerung) unter Verwendung des Hochfrequenztaktsignals 203 erzeugen. Der Phasentaktgenerator 276 kann ein zweites phasenverschobenes Taktsignal (Sync_clk_P1) 215 gemäß der Schaltfrequenz (z. B. 200 kHz, 400 kHz usw.) des zweiten Ports (p1) durch Einbringen einer zweiten Phasenverschiebung (z. B. einer Zeitverzögerung) unter Verwendung des Hochfrequenztaktsignals 203 erzeugen. In einigen Ausführungsformen kann die zweite Phasenverschiebung von der ersten Phasenverschiebung verschieden sein, sodass das Schalten der LS- und der HS-Schalter für den ersten Port (p0) und das für den zweiten Port (p1) zueinander phasenverschoben sind, selbst wenn die Schaltfrequenz des ersten Ports (p0) und des zweiten Ports (p1) die gleiche Frequenz ist.
  • Was den ersten Tiefsetz-Hochsetz-Wandler 200a angeht, empfängt der erste Tiefsetz-Hochsetz-Controller 262 ein erstes phasenverschobenes Taktsignal 205 von dem ersten Phasentaktgenerator 266. Der erste Tiefsetz-Hochsetz-Controller 262 kann ein oder mehrere erste Steuersignale 207 zum Steuern des ersten hochsetzseitigen Gate-Treibers 260 erzeugen und kann ein oder mehrere zweite Steuersignale 209 zum Steuern des ersten tiefsetzseitigen Gate-Treibers 264 erzeugen. Der erste hochsetzseitige Gate-Treiber 260 empfängt ein oder mehrere erste Steuersignale 207 und der erste tiefsetzseitige Gate-Treiber 264 empfängt ein oder mehrere zweite Steuersignale 209. Das eine oder die mehreren ersten Steuersignale 207 und das eine oder die mehreren zweiten Steuersignale 209 können auf dem ersten phasenverschobenen Taktsignal 205 basieren. In einigen Ausführungsformen können das eine oder die mehreren ersten Steuersignale 207 und das eine oder die mehreren zweiten Steuersignale 209 gleich oder ähnlich sein. Der erste hochsetzseitige Gate-Treiber 260 kann zusätzliche Steuersignale zum Steuern des dritten Schalters (LS2) 208 und des vierten Schalters (HS2) 210 erzeugen. Der erste tiefsetzseitige Gate-Treiber 264 kann zusätzliche Steuersignale zum Steuern des ersten Schalters (HS1) 204 und des zweiten Schalters (LS1) 206 erzeugen.
  • Was den zweiten Tiefsetz-Hochsetz-Wandler 200b angeht, empfängt der zweite Tiefsetz-Hochsetz-Controller 272 ein zweites phasenverschobenes Taktsignal 215 von dem zweiten Phasentaktgenerator 276. Der zweite Tiefsetz-Hochsetz-Controller 272 kann ein oder mehrere erste Steuersignale 217 zum Steuern des zweiten hochsetzseitigen Gate-Treibers 270 erzeugen und kann ein oder mehrere zweite Steuersignale 219 zum Steuern des zweiten tiefsetzseitigen Gate-Treibers 274 erzeugen. Der zweite hochsetzseitige Gate-Treiber 270 empfängt ein oder mehrere erste Steuersignale 217 und der zweite tiefsetzseitige Gate-Treiber 274 empfängt ein oder mehrere zweite Steuersignale 219. Das eine oder die mehreren ersten Steuersignale 217 und das eine oder die mehreren zweiten Steuersignale 219 können auf dem zweiten phasenverschobenen Taktsignal 215 basieren. In einigen Ausführungsformen können das eine oder die mehreren ersten Steuersignale 217 und das eine oder die mehreren zweiten Steuersignale 219 gleich oder ähnlich sein. Der zweite hochsetzseitige Gate-Treiber 270 kann zusätzliche Steuersignale zum Steuern des dritten Schalters (LS2) 218 und des vierten Schalters (HS2) 220 erzeugen. Der zweite tiefsetzseitige Gate-Treiber 274 kann zusätzliche Steuersignale zum Steuern des ersten Schalters (HS1) 214 und des zweiten Schalters (LS1) 216 erzeugen.
  • In einigen Ausführungsformen kann es sich bei dem Leistungswandler um einen Multi-Port-Wechselstrom-zu-Gleichstrom(AC-DC)-Leistungswandler statt einen Multi-Port-Tiefsetz-Hochsetz-Leistungswandler handeln. In diesem Fall kann ein einziger Leistungs-Controller phasenverschobene Taktsignale erzeugen, die dazu verwendet werden, das Schalten jedes Ports des AC-DC-Leistungswandlers zu steuern. Es können Steuersignale zum Steuern von zwei Schaltern pro Port erzeugt werden (statt vier Schaltern, wie im Fall des Tiefsetz-Hochsetz-Leistungswandlers), um Leistung durch den entsprechenden Port auszugeben.
  • 3 ist ein beispielhaftes Zeitdiagramm des Referenztaktsignals 201, des ersten phasenverschobenen Taktsignals 205, des zweiten phasenverschobenen Taktsignals 215, eines ersten Steuersignals 301 und eines zweiten Steuersignals 311 gemäß einer Ausführungsform. Das erste Steuersignal 301 kann auf dem ersten Steuersignal 207 und dem zweiten Steuersignal 209 des ersten Tiefsetz-Hochsetz-Wandlers 200a basieren. Das erste Steuersignal 301 kann das Schalten von mindestens dem ersten Schalter (HS1) 204 und dem dritten Schalter (LS2) 208 bereitstellen, um die erste Ausgangsspannung (Vout_p0) 235 für den ersten Tiefsetz-Hochsetz-Wandler 200a bereitzustellen. Das zweite Steuersignal 311 kann auf dem ersten Steuersignal 217 und dem zweiten Steuersignal 219 des zweiten Tiefsetz-Hochsetz-Wandlers 200b basieren. Das zweite Steuersignal 311 kann das Schalten von mindestens dem ersten Schalter (HS1) 214 und dem dritten Schalter (LS2) 218 bereitstellen, um die zweite Ausgangsspannung (Vout_p1) 240 für den zweiten Tiefsetz-Hochsetz-Wandler 200a bereitzustellen.
  • Bei dem Referenztaktsignal (Ref_clk) 201 kann es sich um ein programmierbares Taktsignal handeln, das basierend auf System- und/oder Verbraucheranforderungen modifiziert werden kann (z. B. mittels Registern des Leistungs-Controllers 250). Das für den ersten Port (p0) zu verwendende erste phasenverschobene Taktsignal 205 und das für den zweiten Port (p1) zu verwendende zweite phasenverschobene Taktsignal 215 können zum Wechseln der Frequenz, wie von System- und/oder Verbraucheranforderungen verlangt, für jeweilige Ports programmiert werden (z. B. mittels Registern des Leistungs-Controllers 250). Das erste phasenverschobene Taktsignal 205 und das zweite phasenverschobene Taktsignal 215 können bezogen auf eine Anstiegsflanke des Referenztaktsignals 201 um eine Phase verschoben sein (z. B. mittels Registern des Leistungs-Controllers 250). In einigen Ausführungsformen kann entweder das erste phasenverschobene Taktsignal 205 oder das zweite phasenverschobene Taktsignal 215 um eine Phase zwischen 0 Grad und 180 Grad phasenverschoben sein. In anderen Ausführungsformen kann entweder das erste phasenverschobene Taktsignal 205 oder das zweite phasenverschobene Taktsignal 215 um eine Phase zwischen 0 Grad und 360 Grad phasenverschoben sein. In einigen Ausführungsformen kann das erste phasenverschobene Taktsignal 205 um eine erste Phase zwischen 0 Grad und 180 Grad verschoben sein, während das zweite phasenverschobene Taktsignal 215 um eine zweite Phase zwischen 0 Grad und 180 Grad verschoben sein kann.
  • Wenn der Leistungs-Controller 250 des Leistungswandlers 200 freigegeben ist, kann in einigen Ausführungsformen der Niederfrequenztaktgenerator 252 das Referenztaktsignal 201 erzeugen und der Hochfrequenztaktgenerator 254 kann das Hochfrequenztaktsignal 203 erzeugen, die einander zunächst decken (z. B. ihre Anstiegsflanken decken sich in der Zeit). Das Hochfrequenztaktsignal 203 kann von beiden Phasentaktgeneratoren 266 und 276 empfangen werden. Die Phasentaktgeneratoren 266 und 276 können jeweils unterschiedliche Phasenverschiebungen aufbringen (z. B. eine erste Phasenverschiebung bzw. eine zweite Phasenverschiebung), um das erste phasenverschobene Taktsignal 205 und das zweite phasenverschobene Taktsignal 215 zu erzeugen. In einigen Ausführungsformen können die Anstiegsflanke des ersten phasenverschobenen Taktsignals 205 und die Anstiegsflanke des zweiten phasenverschobenen Taktsignals 215 zu verschiedenen Zeitpunkten stattfinden. Das bewirkt, dass das erste Steuersignal 301 und das zweite Steuersignal 311 in Bezug aufeinander verschoben werden. Anschließend können die Schalter 204 und 208 (und schließlich die Schalter 206 und 210, da das Gate-Signal für den Schalter 206 gemäß dem Gate-Signal des Schalters 204 erzeugt wird und ebenso das Gate-Signal für den Schalter 210 gemäß dem Gate-Signal des Schalters 204 erzeugt wird) durch Wellenformen geschaltet werden, die gegenüber den Schaltern 214 und 218 (und schließlich den Schaltern 216 und 220, da das Gate-Signal für den Schalter 216 gemäß dem Gate-Signal des Schalters 214 erzeugt wird und ebenso das Gate-Signal für den Schalter 220 gemäß dem Gate-Signal des Schalters 218 erzeugt wird) phasenverschoben sind. In einigen Ausführungsformen ist die Phasenverschiebung zwischen dem ersten Steuersignal 301 und dem zweiten Steuersignal 311 derart, dass sie in Bezug auf das andere phasenverschoben sind und die Schalter 204 und 208 phasenverschoben zu den Schaltern 214 und 218 (ein/aus) geschaltet werden. Anders ausgedrückt stellt der erste Port die erste Ausgangsspannung 235 bereit und der zweite Port stellt die zweite Ausgangsspannung 240 bereit, sodass die von dem ersten Port bereitgestellte Leistung verglichen mit der von dem zweiten Port bereitgestellten Leistung ein phasenverschobenes Profil aufweist. Wenn das erste Steuersignal 301 und das zweite Steuersignal 311 um 180 Grad phasenverschoben sind (z. B. sie überlagern einander nicht), überlagern in einigen Ausführungsformen die erste Zeitdauer und die zweite Zeitdauer einander nicht (z. B. sie sind nicht überlagernd), was zu einander nicht überlagernden Leistungsprofilen der zwei Ports führt. Anders ausgedrückt weisen die von dem ersten Port bereitgestellte und die von dem zweiten Port bereitgestellte Leistung Profile auf, die einander nicht überlagern oder sich decken. In einigen Ausführungsformen sind das erste Steuersignal 301 und das zweite Steuersignal 311 ausreichend phasenverschoben, sodass die von dem ersten Port bereitgestellte Leistung und die von dem zweiten Port bereitgestellte Leistung Profile aufweisen, die einander nicht überlagern oder sich decken. Bei anderen Ausführungsformen sind das erste Steuersignal 301 und das zweite Steuersignal 311 teilweise phasenverschoben und die erst Zeitdauer und die zweite Zeitdauer können einander mindestens teilweise überlagern, sodass die von dem ersten Port bereitgestellte Leistung und die von dem zweiten Port bereitgestellte Leistung Profile aufweisen, die einander teilweise überlagern.
  • Die von den Phasentaktgeneratoren 266 und 276 aufgebrachte Phasenverschiebung kann von der Firmware des Leistungs-Controllers 250 basierend auf Anwendungs- und/oder Verbraucheranforderungen digital gesteuert werden. Das Steuern der Phasenverschiebung zwischen dem ersten Steuersignal 301 und dem zweiten Steuersignal 311 (und daher das Schalten i) der Schalter 204 und 208 und ii) der Schalter 214 und 218) kann Spitzenströme auf Leistung und Masse des Chips reduzieren und die EMI des Leistungswandlers 200 reduzieren. Da der Leistungswandler 200 nur einen einzigen Leistungs-Controller 250 umfasst und beide phasenverschobenen Taktsignale 205 und 215 basierend auf dem Niederfrequenztaktgenerator 252 und dem Hochfrequenztaktgenerator 254 erzeugt werden und mit den Phasentaktgeneratoren 266 und 276 phasenverschoben werden, werden keine zusätzlichen Komponenten oder Taktquellen im Leistungs-Controller 250 benötigt, um eine Phasenverschiebung zwischen dem ersten Port und dem zweiten Port zu unterstützen.
  • Obwohl in 2 der Leistungswandler 200 als zwei Ports, die zwei Ausgangsspannungen (Vout_p0 und Vout_pl) bereitstellten, dargestellt ist, können die vorangehend beschriebenen Verfahren auf Multi-Port-Leistungswandler (z. B. mit drei, vier, fünf oder mehr Ports) anwendbar sein. In diesem Fall kann jeder Port mit einer willkürlichen oder vorab definierten Phasenverschiebung geschaltet werden (z. B. unter Verwendung entsprechender Phasentaktgeneratoren). In einigen Ausführungsformen kann jeder Port mit anderen Phasen geschaltet werden, sodass die von jedem Port bereitgestellte Leistung ein Profil aufweist, das abhängig von der programmierten Phasenverschiebung nicht überlagernd oder teilweise überlagernd oder vollständig überlagernd ist. In einigen Ausführungsformen kann jeder Port derart geschaltet werden, dass zu einer gegebenen Zeit nur ein Port Leistung bereitstellt. Bei anderen Ausführungsformen kann jeder Port derart geschaltet werden, dass eine erste Teilmenge der Ports für eine erste Zeitdauer Leistung bereitstellen kann, eine zweite Teilmenge der Ports für eine zweite Zeitdauer Leistung bereitstellen kann, eine dritte Teilmenge der Ports für eine dritte Zeitdauer Leistung bereitstellen kann, usw., wobei jede Zeitdauer eine andere Zeitdauer überlagern oder nicht überlagern kann. In einigen Ausführungsformen kann zum Beispiel die erste Teilmenge von Ports für die erste Zeitdauer Leistung bereitstellen; wenn die erste Teilmenge von Ports aufhört, Leistung bereitzustellen, kann die zweite Teilmenge von Ports für die zweite Zeitdauer Leistung bereitstellten; wenn die zweite Teilmenge von Ports aufhört, Leistung bereitzustellen, kann die dritte Teilmenge von Ports für die dritte Zeitdauer Leistung bereitstellen, usw. In einigen Ausführungsformen können zwischen dem Bereitstellen von Leistung durch jede Teilmenge von Ports Zeitlücken vorhanden sein (z. B. es kann Zeiten geben, zu denen kein Port Leistung bereitstellt).
  • 4 ist ein Schemadiagramm eines Dual-Port-Leistungswandlers 400 mit nur Tiefsetzmodus gemäß einer Ausführungsform. Der Leistungswandler 400 kann dem Leistungswandler 200 von 2 ähnlich sein, außer, dass der Leistungswandler 400 in einem Nur-Tiefsetzmodus arbeitet. Zum Beispiel kann es sich in einigen Ausführungsformen bei dem Leistungswandler 400 um einen USB-PD-Typ-C(USB-PD/C)-Leistungswandler handeln. Der Leistungswandler 400 umfasst einen Leistungs-Controller 450, der dem Leistungs-Controller 250 von 2 ähnlich sein kann, außer, dass er möglicherweise nicht die hochsetzseitigen Gate-Treiber 260 und 270 umfasst.
  • Der Leistungswandler 400 kann einen ersten Ausgangs-Port (p0) zum Ausgeben einer ersten Ausgangsspannung (Vout_p0) 435 und einen zweiten Ausgangs-Port (p1) zum Ausgeben einer zweiten Ausgangsspannung (Vout_p1) 440 umfassen. Der erste Ausgangs-Port und der zweite Ausgangs-Port können eine gemeinsame Eingangsspannung (Vin) 430 aufweisen. Der Leistungswandler 400 kann außerdem einen Leistungs-Controller 450 umfassen. Der Leistungswandler kann einen ersten Induktor 402 und einen zweiten Induktor 412 umfassen, die an den ersten Ausgangs-Port bzw. den zweiten Ausgangs-Port gekoppelt sind. Der Leistungswandler 400 kann einen ersten Schalter (HS1) 404, einen zweiten Schalter (LS1) 406, einen dritten Schalter (HS1) 414 und einen vierten Schalter (LS1) 416 umfassen. Der erste Schalter 404 und der dritte Schalter 414 sind an die Eingangsspannung 430 gekoppelt.
  • Der Leistungs-Controller 450 stellt verschiedene Steuerfunktionen bereit (z. B. indem er ein oder mehrere Steuersignale, Taktsignale, Spannungen und dergleichen schickt), um den Leistungsausgang durch den ersten Port und den zweiten Port zu steuern. Der Leistungs-Controller 450 kann einen Niederfrequenztaktgenerator und einen Hochfrequenztaktgenerator umfassen. Der Leistungs-Controller 450 kann einen ersten Tiefsetz-Hochsetz-Controller oder Tiefsetz-Controller, einen ersten tiefsetzseitigen Gate-Treiber und einen ersten Phasentaktgenerator, die dem ersten Port p0 entsprechen, umfassen. Der Leistungs-Controller 450 kann außerdem einen zweiten Tiefsetz-Hochsetz-Controller oder Tiefsetz-Controller, einen zweiten tiefsetzseitigen Gate-Treiber und einen zweiten Phasentaktgenerator, die dem zweiten Port p1 entsprechen, umfassen.
  • Wie vorangehend mit Verweis auf 2 beschrieben, kann der Niederfrequenztaktgenerator ein Niederfrequenztaktsignal erzeugen (z. B. mit 50 Kilohertz (kHz), 100 kHz usw.), um als Referenztaktsignal (Ref_clk) verwendet zu werden. Der Hochfrequenztaktgenerator kann ein Hochfrequenztaktsignal erzeugen (z. B. mit 24 Megahertz (MHz), 48 MHz usw. Der erste und der zweite Phasentaktgenerator können jeweils das Referenztaktsignal von dem Niederfrequenztaktgenerator und das Hochfrequenztaktsignal von dem Hochfrequenztaktgenerator empfangen. Die Phasentaktgeneratoren können jeweils eine separate Phasenverzögerung auf das Hochfrequenztaktsignal aufbringen, sodass das Schalten der LS- und der HS-Schalter für den ersten Port (p0) und das für den zweiten Port (p1) zueinander phasenverschoben sind.
  • 5 ist ein Schemadiagramm eines Dual-Port-Leistungswandlers 500 mit nur Hochsetzmodus gemäß einer Ausführungsform. Der Leistungswandler 500 kann dem Leistungswandler 200 von 2 ähnlich sein, außer, dass der Leistungswandler 500 in einem Nur-Hochsetzmodus arbeitet. Zum Beispiel kann es sich in einigen Ausführungsformen bei dem Leistungswandler 500 um einen USB-PD-Typ-C(USB-PD/C)-Leistungswandler handeln. Der Leistungswandler 500 umfasst einen Leistungs-Controller 550, der dem Leistungs-Controller 250 von 2 ähnlich sein kann, außer, dass er möglicherweise die tiefsetzseitigen Gate-Treiber 264 und 274 nicht umfasst.
  • Der Leistungswandler 500 kann einen ersten Ausgangs-Port (p0) zum Ausgeben einer ersten Ausgangsspannung (Vout_p0) 535 und einen zweiten Ausgangs-Port (p1) zum Ausgeben einer zweiten Ausgangsspannung (Vout_p1) 540 umfassen. Der erste Ausgangs-Port und der zweite Ausgangs-Port können eine gemeinsame Eingangsspannung (Vin) 530 aufweisen. Der Leistungswandler 500 kann außerdem einen Leistungs-Controller 550 umfassen. Der Leistungswandler 500 kann einen ersten Induktor 502 und einen zweiten Induktor 512 umfassen, die an den ersten Ausgangs-Port bzw. den zweiten Ausgangs-Port gekoppelt sind. Der Leistungswandler 500 kann einen ersten Schalter (LS2) 508, einen zweiten Schalter (HS2) 510, einen dritten Schalter (LS2) 518 und einen vierten Schalter (HS2) 520 umfassen.
  • Der Leistungs-Controller 550 stellt verschiedene Steuerfunktionen bereit (z. B. indem er ein oder mehrere Steuersignale, Taktsignale, Spannungen und dergleichen schickt), um den Leistungsausgang durch den ersten Port und den zweiten Port zu steuern. Der Leistungs-Controller 550 kann einen Niederfrequenztaktgenerator und einen Hochfrequenztaktgenerator umfassen. Der Leistungs-Controller 550 kann einen ersten Tiefsetz-Hochsetz-Controller oder Hochsetz-Controller, einen ersten hochsetzseitigen Gate-Treiber und einen ersten Phasentaktgenerator, die dem ersten Port p0 entsprechen, umfassen. Der Leistungs-Controller 550 kann außerdem einen zweiten Tiefsetz-Hochsetz-Controller oder Hochsetz-Controller, einen zweiten hochsetzseitigen Gate-Treiber und einen zweiten Phasentaktgenerator, die dem zweiten Port p1 entsprechen, umfassen.
  • Wie vorangehend mit Verweis auf 2 beschrieben, kann der Niederfrequenztaktgenerator ein Niederfrequenztaktsignal erzeugen (z. B. mit 50 Kilohertz (kHz), 100 kHz usw.), um als Referenztaktsignal (Ref_clk) verwendet zu werden. Der Hochfrequenztaktgenerator kann ein Hochfrequenztaktsignal erzeugen (z. B. mit 24 Megahertz (MHz), 48 MHz usw. Der erste und der zweite Phasentaktgenerator können jeweils das Referenztaktsignal von dem Niederfrequenztaktgenerator und das Hochfrequenztaktsignal von dem Hochfrequenztaktgenerator empfangen. Die Phasentaktgeneratoren können jeweils eine separate Phasenverzögerung auf das Hochfrequenztaktsignal aufbringen, sodass das Schalten der LS- und der HS-Schalter für den ersten Port (p0) und das für den zweiten Port (p1) zueinander phasenverschoben sind.
  • Obwohl der Leistungswandler 200 von 2, der Leistungswandler 400 von 4 und der Leistungswandler 500 von 5 als zwei Ports aufweisend dargestellt sind (z. B. als Dual-Port-Leistungswandler), können die Verfahren von phasenverschobenen Taktsignalen zum Steuern von Ausgangsleistung an verschiedenen Ports auf Multi-Port-Leistungswandler (z. B. Leistungswandler mit drei, vier, fünf oder mehr Ports) angewandt werden.
  • 6 ist ein Ablaufdiagramm eines Verfahrens 600 zum Bereitstellen von phasenverschobener Schaltsteuerung eines Multi-Port-Leistungswandlers gemäß einer Ausführungsform. Das Verfahren 600 kann von Hardware, Firmware oder beliebige Kombinationen davon umfassender Verarbeitungslogik ausgeführt werden. Das Verfahren 600 kann von dem Leistungswandler 200 von 2 ausgeführt werden. In einigen Ausführungsformen kann das Verfahren 600 von dem Leistungswandler 250 von 2 ausgeführt werden. In einigen Ausführungsformen kann das Verfahren 600 von dem Leistungswandler 400 von 4 ausgeführt werden. In einigen Ausführungsformen kann das Verfahren 600 von dem Leistungswandler 450 von 4 ausgeführt werden. In einigen Ausführungsformen kann das Verfahren 600 von dem Leistungswandler 500 von 5 ausgeführt werden. In einigen Ausführungsformen kann das Verfahren 600 von dem Leistungswandler 550 von 5 ausgeführt werden.
  • Mit Rückverweis auf 6 beginnt das Verfahren 600 damit, dass die Verarbeitungslogik ein Referenztaktsignal mit einer ersten Frequenz erzeugt (Block 602). Die Verarbeitungslogik erzeugt ein Taktsignal mit einer zweiten Frequenz (Block 604). Die zweite Frequenz ist höher als die erste Frequenz. Die Verarbeitungslogik erzeugt ein erstes phasenverschobenes Taktsignal durch Verschieben des Taktsignals um eine erste Phase in Bezug auf das Referenztaktsignal (Block 606). Die Verarbeitungslogik erzeugt ein zweites phasenverschobenes Taktsignal durch Verschieben des Taktsignals um eine zweite Phase in Bezug auf das Referenztaktsignal (Block 608). Die Verarbeitungslogik gibt als Reaktion auf ein erstes Steuersignal Leistung aus (Block 610). Die erste Steuerfunktion basiert auf dem ersten phasenverschobenen Taktsignal. Die Verarbeitungslogik gibt als Reaktion auf ein zweites Steuersignal Leistung aus (Block 612). Das zweite Steuersignal basiert auf dem zweiten phasenverschobenen Taktsignal; und das Verfahren 600 endet.
  • Die Verarbeitungslogik erzeugt das erste Steuersignal und das zweite Steuersignal mittels eines ersten Tiefsetz-Hochsetz-Controllers bzw. eines zweiten Tiefsetz-Hochsetz-Controllers. Bei weiteren Ausführungsformen empfängt die Verarbeitungslogik das erste Steuersignal und steuert einen ersten High-Side(HS)-Schalter und einen ersten LS-Schalter basierend auf dem ersten Steuersignal. Die Verarbeitungslogik empfängt das erste Steuersignal und steuert einen zweiten HS-Schalter und einen zweiten LS-Schalter basierend auf dem ersten Steuersignal. Die Verarbeitungslogik empfängt das zweite Steuersignal und steuert einen dritten HS-Schalter und einen dritten LS-Schalter basierend auf dem zweiten Steuersignal. Die Verarbeitungslogik empfängt das zweite Steuersignal und steuert einen vierten HS-Schalter und einen vierten LS-Schalter basierend auf dem zweiten Steuersignal.
  • In einigen Ausführungsformen sind der erste HS-Schalter und der erste LS-Schalter an eine Eingangsspannungsquelle gekoppelt. Der zweite HS-Schalter und der zweite LS-Schalter sind an den ersten PD-Port gekoppelt. Der dritte HS-Schalter und der dritte LS-Schalter sind an die Eingangsspannungsquelle gekoppelt. Der vierte HS-Schalter und der vierte LS-Schalter sind an den zweiten PD-Port gekoppelt.
  • Bei weiteren Ausführungsformen erzeugt die Verarbeitungslogik ein drittes phasenverschobenes Taktsignal durch Verschieben des Taktsignals um eine dritte Phase in Bezug auf das Referenztaktsignal. Die Verarbeitungslogik gibt als Reaktion auf ein drittes Steuersignal Leistung aus. Das dritte Steuersignal basiert auf dem dritten phasenverschobenen Taktsignal.
  • In einigen Ausführungsformen beträgt die erste Phase zwischen 0 Grad und 180 Grad und die zweite Phase beträgt zwischen 0 Grad und 180 Grad. In einigen Ausführungsformen ist die zweite Frequenz höher als die erste Frequenz.
  • In einigen Ausführungsformen handelt es sich bei dem Leistungswandler um einen Gleichstrom-zu-Gleichstrom(DC-DC)-Wandler, wie etwa einen Tiefsetz-Hochsetz-Wandler, einen Hochsetzwandler oder einen Tiefsetzwandler. Bei anderen Ausführungsformen handelt es sich bei dem Leistungswandler um einen AC-DC-Leistungswandler oder dergleichen.
  • 7 ist ein Blockdiagramm eines chipinternen IC-Controllers 2100 mit einem USB-PD-Subsystem mit Phasentaktgeneratoren in mindestens einer Ausführungsform. Bei dem IC-Controller 2100 handelt es sich um eine beispielhafte Halbleitervorrichtung, die gemäß dem Referenztaktgenerator und dem Phasentaktgenerator, die hierin beschrieben sind, konfiguriert ist. Bei der in 7 gezeigten Ausführungsform handelt es sich bei dem IC-Controller 2100 um einen auf einem Halbleiterchip hergestellten Einchip-IC-Controller. In einem anderen Beispiel kann es sich bei dem IC-Controller 2100 um eine Einchip-IC handeln, die als System-on-Chip (SoC) hergestellt ist. Bei anderen Ausführungsformen kann es sich bei dem IC-Controller 2100 um ein Multichip-Modul handeln, das in einem einzigen Halbleiterpaket gekapselt ist. Der IC-Controller 2100 umfasst unter anderen Komponenten ein Central-Processing-Unit(CPU)-Subsystem 2102, ein System-Interconnect 2112, ein Peripheral-Interconnect 2114, Systemressourcen 2116, ein Eingabe/Ausgabe(E/A)-Subsystem 2118, ein USB-PD-Subsystem 2120 und verschiedene Anschlüsse (z. B. Pins), die zum Empfangen und Senden von Signalen konfiguriert sind.
  • Das CPU-Subsystem 2102 umfasst eine oder mehrere CPUs 2104, einen Flash-Speicher 2106, SRAM (Static Random Access Memory) 2108, ROM (Read Only Memory) 2110 usw., die an das System-Interconnect 2112 gekoppelt sind. Bei der CPU 2104 handelt es sich um einen geeigneten Prozessor, der in einer IC oder einer SoC-Vorrichtung arbeiten kann. Bei dem Flash-Speicher 2106 handelt es sich um einen nichtflüchtigen Speicher (z. B. NAND-Flash, NOR-Flash usw.), der zum Speichern von Daten, Programmen und/oder anderen Firmwareanweisungen konfiguriert ist. Der Flash-Speicher 2106 ist eng in das CPU-Subsystem 2102 eingebunden, um die Zugriffszeiten zu verbessern. Bei dem SRAM 2108 handelt es sich um einen flüchtigen Speicher, der zum Speichern von Daten und Firmwareanweisungen, auf die die CPU 2104 zugreift, konfiguriert ist. Bei dem ROM 2110 handelt es sich um einen Festwertspeicher (oder ein anderes geeignetes Speichermedium), der zum Speichern von Boot-Up-Routinen, Konfigurationsparametern und anderen Firmwareparametern und Einstellungen konfiguriert ist. Bei dem System-Interconnect 2112 handelt es sich um einen Systembus (z. B. einen Einstufen- oder Mehrstufen-Advanced-High-Performance-Bus, AHB), der als Schnittstelle konfiguriert ist, die die verschiedenen Komponenten des CPU-Subsystems 2102 miteinander koppelt, sowie um eine Daten- und Steuerschnittstelle zwischen den verschiedenen Komponenten des CPU-Subsystems und dem Peripheral-Interconnect 2114.
  • Bei dem Peripheral-Interconnect 2114 handelt es sich um einen Peripheriebus (z. B. einen Einstufen- oder Mehrstufen-AHB), der die Hauptdaten- und -steuerschnittstelle zwischen dem CPU-Subsystem 2102 und seiner Peripherie und anderen Ressourcen, wie etwa den Systemressourcen 2116, dem E/A-Subsystem 2118 und dem USB-PD-Subsystem 2120 bereitstellt. Das Peripheral-Interconnect 2114 kann verschiedene Controller-Schaltungen umfassen (z. B. Direktspeicherzugriffs- oder DMA-Controller), die programmiert sein können, um Daten zwischen Peripherieblöcken zu übertragen, ohne das CPU-Subsystem 2102 zu beanspruchen. In verschiedenen Ausführungsformen können die Komponenten des CPU-Subsystems und das Peripheral-Interconnect für jede Wahl oder Art von CPU, Systembus und/oder Peripheriebus unterschiedlich sein.
  • Die Systemressourcen 2116 umfassen verschiedene elektronische Schaltungen, die den Betrieb des IC-Controllers 2100 in seinen verschiedenen Zuständen und Modi unterstützen. Die Systemressourcen 2116 können zum Beispiel ein Leistungssubsystem umfassen, das für jeden Controllerzustand/Modus benötigte Analog- und/oder Digitalschaltungen, wie etwa Ruhezustandssteuerschaltungen, einen Wake-Up-Interrupt-Controller (WIC), Power-On-Reset (POR), Spannungs- und/oder Stromreferenz(REF)-Schaltungen usw. aufweist. In einigen Ausführungsformen kann das Leistungssubsystem außerdem Schaltungen umfassen, die es dem IC-Controller 2100 ermöglichen, Leistung mit unterschiedlichen Spannungs- und/oder Strompegeln von externen Quellen zu beziehen oder diesen bereitzustellen, und den Controller-Betrieb in mehreren Leistungszuständen 2117 (wie z. B. aktivem Zustand, Ruhezustand und einem „Tiefschlafzustand“ mit ausgeschalteten Taktgebern) zu unterstützen. Ferner kann in einigen Ausführungsformen das CPU-Subsystem 2102 für den Niedrigleistungsbetrieb mit umfangreichem Clock-Gating optimiert sein und kann verschiedene interne Controller-Schaltungen umfassen, die es der CPU ermöglichen, in verschiedenen Leistungszuständen 2117 zu arbeiten. Die CPU kann zum Beispiel einen Wake-Up-Interrupt-Controller umfassen, der dazu konfiguriert ist, die CPU aus einem Ruhezustand aufzuwecken, wodurch die Leistungszufuhr ausgeschaltet werden kann, wenn sich der IC-Chip im Ruhezustand befindet. Die Systemressourcen 2116 können außerdem ein Taktgebersubsystem mit Analog- und/oder Digitalschaltungen zur Takterzeugung und Taktverwaltung umfassen, wie zum Beispiel Taktsteuerschaltungen, Watchdog-Timer(WDT)-Schaltung(en), Internal-Low-Speed-Oscillator(ILO)-Schaltung(en) und Internal-Main-Oscillator(IMO)-Schaltung(en) usw. Die Systemressourcen 2116 können außerdem Analog- und/oder Digitalschaltungsblöcke umfassen, die eine Rücksetzsteuerung bereitstellen und externes Zurücksetzen (External Reset, XRES) unterstützen.
  • In verschiedenen Ausführungsformen kann das E/A-Subsystem 2118 mehrere unterschiedliche Arten von E/A-Blöcken und -Subsystemen umfassen. Bei der in 7 dargestellten Ausführungsform umfasst das E/A-Subsystem 2118 zum Beispiel GPIO-Blöcke (General-Purpose-Input-Output-Blöcke) 2118a, TCPWM-Blöcke (Timer/Counter/Pulse-Width-Modulation-Blöcke) 2118b und SCBs (Serial-Communication-Blöcke) 2118c. Die GPIOs 2118a umfassen Analog- und/oder Digitalschaltungen, die zum Umsetzen verschiedener Funktionen konfiguriert sind, zum Beispiel Pull-Ups, Pull-Downs, Input-Threshold-Select, Eingangs- und Ausgangspuffer freigeben/sperren, Multiplexen mit verschiedenen E/A-Pins verbundener Signale usw. Die TCPWMs 2118b umfassen Analog- und/oder Digitalschaltungen, die zum Umsetzen von Zeitgebern, Zählern, Pulsweitenmodulatoren, Decodierern und verschiedenen anderen Analog-/Mischsignalelementen, die dazu konfiguriert sind, auf Eingangs-/Ausgangssignalen zu arbeiten, konfiguriert sind. Die SCBs 2118c umfassen Analog- und/oder Digitalschaltungen, die zum Umsetzen verschiedener serieller Kommunikationsschnittstellen konfiguriert sind, zum Beispiel 12C, SPI (Serial Peripheral Interface), UART (Universal Asynchronous Receiver/Transmitter), CAN-Schnittstellen (Controller-Area-Network-Schnittstellen), CXPI (Clock eXtension Peripheral Interface) usw.
  • Das USB-PD-Subsystem 2120 stellt die Schnittstelle zu einem USB-Typ-C-Port bereit und ist dazu konfiguriert, USB-Kommunikation sowie andere USB-Funktionalität, wie etwa Leistungszufuhr und Akkuladung, zu unterstützen. Das USB-PD-Subsystem 2120 umfasst die an einem Typ-C-Port erforderlichen Schutzschaltungen gegen elektrostatische Entladung (Electrostatic Discharge, ESD). Das USB-PD-Subsystem 2120 umfasst außerdem einen Typ-C-Transceiver und Bitübertragungsschicht-Logik (Physical Layer Logic, PHY), die als integrierte Basisband-PHY-Schaltung konfiguriert sind, um verschiedene digitale Codier-/Decodierfunktionen (z. B. Biphase-Mark-Code(BMC)-Codierung/Decodierung, zyklische Redundanzprüfungen (Cyclical Redundancy Checks, CRC) usw.) und an Bitübertragungsschichtübertragungen beteiligte Analogsignalverarbeitungsfunktionen auszuführen. Das USB-PD-Subsystem 2120 stellt außerdem die Abschlusswiderstände (RP und RD) und deren Schalter bereit, wie von der USB-PD-Spezifikation verlangt, um Verbindungserkennung, Steckerorientierungserkennung und Leistungszufuhrrollen über ein Typ-C-Kabel umzusetzen. Der IC-Controller 2100 (und/oder das USB-PD-Subsystem 2120 desselben) kann außerdem dazu konfiguriert sein, auf Mitteilungen zu reagieren, die in einer USB-PD-Spezifikation definiert sind, wie zum Beispiel SOP(Start-of-Packet)-, SOP'- und SOP"-Nachrichten. Das USB-PD-Subsystem 2120 kann ferner einen Referenz- und/oder Phasentakt-Controller 2101 zum Erzeugen der Referenztaktsignale und der phasenverschobenen Taktsignale wie hierin beschrieben umfassen.
  • Das USB-PD-Subsystem 2120 kann neben anderen Stromkreisen ferner Folgendes umfassen: einen oder mehrere Analog-Digital-Wandler (ADCs) zum Umwandeln verschiedener Analogsignale in Digitalsignale; einen VCONN FET; einen Fehlerverstärker (ERROR AMP) zum Steuern der an die VBUS-Leistung angelegten Leistungsquellenspannung gemäß einem PD-Vertrag; einen Hochspannungsregler (HV REG) zum Umwandeln der Leistungsversorgungsspannung in die genaue für den IC-Controller 2100 benötigte Spannung (z. B. 3-5 V); einen Stromerfassungsverstärker (Current Sense Amplilfier, CSA) und Überspannungsschutz-Schaltungen zum Bereitstellen von Überstromschutz (Overcurrent Protection, OCP) und Überspannungsschutz (Overvoltage Protection, OVP) und Unterspannungsschutz (Undervoltage Protection, IVP) auf der VBUS-Leitung mit konfigurierbaren Schwellenwerten und Ansprechzeiten; einen Pulsweitenmodulator (PWM); einen oder mehrere Gate-Treiber (GATE DRV) zum Steuern der Leistungsschalter, die die Bereitstellung von Leistung über die VBUS-Leistung EIN und aus schalten; einen Low-Side-Gate-Treiber (LSDR), einen High-Side-Gate-Treiber (HSDR) zum Steuern von Schaltern des Tiefsetz-Hochsetz-Wandlers; eine Kommunikationskanal-PHY(CC BB PHY)-Logik zum Unterstützen der Kommunikation auf einer Typ-C-Kommunikationskanal(CC)-Leitung; einen Ladeprotokoll-Erfassungsblock (CHG DET) zum Erfassen verschiedener Arten von PD-Ladegeräten; und mindestens zwei On-Chip-Entladeschaltungen (VBUS DISCH), die eine VBUS-Netzspannung auf ein beliebiges eines Bereichs programmierbarer Spannungsniveaus entladen kann.
  • Verschiedene Ausführungsformen der hierin beschriebenen Schalttaktphasenverschiebung für Multi-Port-Wandler können verschiedene Operationen umfassen. Diese Operationen können von Hardwarekomponenten, digitaler Hardware und/oder Firmware und/oder Kombinationen davon ausgeführt und gesteuert werden. Wie hierin verwendet kann der Begriff „gekoppelt an“ direkt verbunden oder indirekt durch eine oder mehrere dazwischenliegende Komponenten verbunden bedeuten. Beliebige der über verschiedene hierin beschriebe chipinterne Busse bereitgestellten Signale können mit anderen Signalen zeitgemultiplext und über einen oder mehrere gemeinsame chipinterne Busse bereitgestellt werden. Außerdem können die Verbindung und zwischen Schaltungskomponenten oder -Blöcken als Busse oder als einzelne Signalleitungen gezeigt werden. Bei jedem der Busse kann es sich alternativ um eine oder mehrere Signalleitungen handeln und bei jeder der einzelnen Signalleitungen kann es sich alternativ um Busse handeln.
  • Gewisse Ausführungsformen können durch Firmwareanweisungen umgesetzt werden, die auf einem nichttransitorischen computerlesbaren Medium gespeichert sind, z. B. einem flüchtigem Speicher und/oder einem nichtflüchtigem Speicher. Diese Anweisungen können verwendet werden, um eine oder mehrere Vorrichtungen, die Prozessoren (z. B. CPUs) oder Entsprechungen derselben (z. B. Verarbeitungskerne, Verarbeitungsmaschinen, Microcontroller und dergleichen) umfassen, zu programmieren und/oder zu konfigurierten, sodass die Anweisungen, wenn sie von dem Prozessor oder den Prozessoren oder den Entsprechungen derselben ausgeführt werden, bewirken, dass die Vorrichtung(en) die beschriebenen Operationen für die hierin beschriebenen Schalttaktphasenverschiebungen für Multiport-Tiefsetz-Hochsetz-Wandler ausführen. Das nichttransitorische computerlesbare Speichermedium kann ein elektromagnetisches Speichermedium, Festspeicher (ROM), Direktzugriffsspeicher (RAM), löschbare Festspeicher (z. B. EPROM und EEPROM), Flash-Speicher oder andere derzeit bekannte oder später entwickelte nichttransitorische Arten von Medium, das dazu geeignet ist, Informationen zu speichern, umfassen, ist aber nicht darauf beschränkt.
  • Obwohl die Operationen der Schaltung oder Schaltungen und des Blocks oder der Blöcke hierin in einer bestimmten Reihenfolge gezeigt und beschrieben sind, kann in einigen Ausführungsformen die Reihenfolge der Operationen jeder Schaltung/jedes Blocks geändert werden, sodass gewisse Operationen in umgekehrter Reihenfolge oder derart ausgeführt werden, dass gewisse Operationen mindestens teilweise gleichzeitig mit und/oder parallel zu anderen Operationen ausgeführt werden. Bei anderen Ausführungsformen können Anweisungen oder Teiloperationen individueller Operationen intermittierend oder abwechselnd ausgeführt werden.
  • In der vorangehenden Beschreibung wurde die Erfindung mit Verweis auf spezifische beispielhafte Ausführungsformen derselben beschrieben. Es versteht sich jedoch, dass verschiedene Abwandlungen und Änderungen daran vorgenommen werden können, ohne vom weiteren Gedankten und Umfang der Erfindung, wie sie in den angehängten Ansprüchen dargelegt sind, abzuweichen. Dementsprechend sind die Beschreibung und die Zeichnungen eher in veranschaulichendem als in einschränkendem Sinn zu betrachten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 17410888 [0001]
    • US 63073884 [0001]

Claims (20)

  1. Ein Multi-Port-Universal-Serial-Bus-Typ-C-Power-Delivery(USB-C/PD)-Leistungswandler, der Folgendes beinhaltet: einen ersten USB-C/PD-Port; einen zweiten USB-C/PD-Port; und einen Leistungs-Controller, der an den ersten USB-C/PD-Port und den zweiten USB-C/PD-Port gekoppelt ist, wobei der Leistungs-Controller Folgendes beinhaltet: einen ersten Phasentaktgenerator zum Erzeugen eines ersten phasenverschobenen Taktsignals durch Verschieben eines Taktsignals um eine erste Phase in Bezug auf ein Referenztaktsignal, wobei das Referenztaktsignal eine erste Frequenz beinhaltet und das Taktsignal eine zweite Frequenz beinhaltet, die höher als die erste Frequenz ist; und einen zweiten Phasentaktgenerator zum Erzeugen eines zweiten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine zweite Phase in Bezug auf das Referenztaktsignal, wobei: der erste USB-C/PD-Port als Reaktion auf ein erstes Steuersignal Leistung ausgeben soll, wobei das erste Steuersignal auf dem ersten phasenverschobenen Taktsignal basiert; und der zweite USB-C/PD-Port als Reaktion auf ein zweites Steuersignal Leistung ausgeben soll, wobei das zweite Steuersignal auf dem zweiten phasenverschobenen Taktsignal basiert.
  2. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, der ferner Folgendes beinhaltet: einen Referenztaktgenerator zum Erzeugen des Referenztaktsignals; und einen Taktgenerator zum Erzeugen des Taktsignals.
  3. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, der ferner Folgendes beinhaltet: einen ersten Tiefsetz-Hochsetz-Wandler, der an den ersten USB-C/PD-Port und an eine Eingangsspannungsquelle gekoppelt ist; und einen zweiten Tiefsetz-Hochsetz-Wandler, der an den zweiten USB-C/PD-Port und an die Eingangsspannungsquelle gekoppelt ist, wobei der Leistungs-Controller ferner Folgendes beinhaltet: einen ersten Tiefsetz-Hochsetz-Controller zum Empfangen des ersten phasenverschobenen Taktsignals und Erzeugen des ersten Steuersignals; und einen zweiten Tiefsetz-Hochsetz-Controller zum Empfangen des zweiten phasenverschobenen Taktsignals und Erzeugen des zweiten Steuersignals.
  4. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, der ferner Folgendes beinhaltet: einen ersten High-Side(HS)-Schalter und einen ersten Low-Side(LS)-Schalter, die an eine Eingangsspannungsquelle gekoppelt sind; einen zweiten HS-Schalter und einen zweiten LS-Schalter, die an den ersten USB-C/PD-Port gekoppelt sind; einen dritten HS-Schalter und einen dritten LS-Schalter, die an die Eingangsspannungsquelle gekoppelt sind; und einen vierten HS-Schalter und einen vierten LS-Schalter, die an den zweiten USB-C/PD-Port gekoppelt sind.
  5. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 4, wobei der Leistungs-Controller ferner Folgendes beinhaltet: einen ersten Tiefsetz-Hochsetz-Controller zum Empfangen des ersten phasenverschobenen Taktsignals und Erzeugen des ersten Steuersignals; einen ersten tiefsetzseitigen Gate-Treiber zum Empfangen des ersten Steuersignals und Steuern des ersten HS-Schalters und des ersten LS-Schalters; einen ersten hochsetzseitigen Gate-Treiber zum Empfangen des ersten Steuersignals und Steuern des zweiten HS-Schalters und des zweiten LS-Schalters; einen zweiten Tiefsetz-Hochsetz-Controller zum Empfangen des zweiten phasenverschobenen Taktsignals und Erzeugen des zweiten Steuersignals; einen zweiten tiefsetzseitigen Gate-Treiber zum Empfangen des zweiten Steuersignals und Steuern des dritten HS-Schalters und des dritten LS-Schalters; und einen zweiten hochsetzseitigen Gate-Treiber zum Empfangen des zweiten Steuersignals und Steuern des vierten HS-Schalters und des vierten LS-Schalters.
  6. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, der ferner Folgendes beinhaltet: einen dritten USB-C/PD-Port, der an den Leistungs-Controller gekoppelt ist, wobei der Leistungs-Controller ferner einen dritten Phasentaktgenerator zum Erzeugen eines dritten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine dritte Phase in Bezug auf das Referenztaktsignal umfasst, wobei: der dritte USB-C/PD-Port als Reaktion auf ein drittes Steuersignal Leistung ausgeben soll, wobei das dritte Steuersignal auf dem dritten phasenverschobenen Taktsignal basiert.
  7. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, wobei die erste Phase zwischen 0 Grad und 180 Grad beträgt und die zweite Phase zwischen 0 Grad und 180 Gad beträgt.
  8. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, wobei das erste Steuersignal und das zweite Steuersignal einander nicht überlagern.
  9. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, wobei es sich bei dem Multi-Port-USB-C/PD-Leistungswandler um einen Tiefsetz-Hochsetz-Wandler handelt.
  10. Multi-Port-USB-C/PD-Leistungswandler gemäß Anspruch 1, wobei es sich bei dem Multi-Port-USB-C/PD-Leistungswandler um eines von einem Tiefsetzwandler, einem Hochsetzwandler oder einen Wechselstrom-zu-Gleichstrom(AC-DC)-Wandler handelt.
  11. Ein Verfahren für einen Universal-Serial-Bus-Typ-C-Power-Delivery(USB-C/PD)-Controller, wobei das Verfahren Folgendes beinhaltet: Erzeugen, durch einen ersten Phasentaktgenerator in dem USB-C/PD-Controller, eines ersten phasenverschobenen Taktsignals durch Verschieben eines Taktsignals um eine erste Phase in Bezug auf ein Referenztaktsignal, wobei das Referenztaktsignal eine erste Frequenz beinhaltet und das Taktsignal eine zweite Frequenz beinhaltet, die höher als die erste Frequenz ist; Erzeugen, durch einen zweiten Phasentaktgenerator in dem USB-C/PD-Controller, eines zweiten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine zweite Phase in Bezug auf das Referenztaktsignal, Ausgeben, durch einen ersten USB-C/PD-Port, von Leistung als Reaktion auf ein erstes Steuersignal, wobei das erste Steuersignal auf dem ersten phasenverschobenen Taktsignal basiert; und Ausgeben, durch einen zweiten USB-C/PD-Port, von Leistung als Reaktion auf ein zweites Steuersignal, wobei das zweite Steuersignal auf dem zweiten phasenverschobenen Taktsignal basiert.
  12. Verfahren gemäß Anspruch 11, das ferner Folgendes beinhaltet: Erzeugen, durch einen Referenztaktgenerator, des Referenztaktsignals; und Erzeugen, durch einen Taktgenerator, des Taktsignals.
  13. Verfahren gemäß Anspruch 11, das ferner Folgendes beinhaltet: Empfangen, durch einen ersten Tiefsetz-Hochsetz-Controller, des ersten phasenverschobenen Taktsignals; Erzeugen, durch den ersten Tiefsetz-Hochsetz-Controller, des ersten Steuersignals; Empfangen, durch einen zweiten Tiefsetz-Hochsetz-Controller, des zweiten phasenverschobenen Taktsignals; Erzeugen, durch den zweiten Tiefsetz-Hochsetz-Controller, des zweiten Steuersignals.
  14. Verfahren gemäß Anspruch 13, das ferner Folgendes beinhaltet: Empfangen, durch einen ersten tiefsetzseitigen Gate-Treiber, des ersten Steuersignals und Steuern eines ersten High-Side(HS)-Schalters und eines ersten Low-Side(LS)-Schalters basierend auf dem ersten Steuersignal; Empfangen, durch einen ersten hochsetzseitigen Gate-Treiber, des ersten Steuersignals und Steuern eines zweiten HS-Schalters und eines zweiten LS-Schalters basierend auf dem ersten Steuersignal; Empfangen, durch einen zweiten tiefsetzseitigen Gate-Treiber, des zweiten Steuersignals und Steuern eines dritten HS-Schalters und eines dritten LS-Schalters basierend auf dem zweiten Steuersignal; und Empfangen, durch einen zweiten hochsetzseitigen Gate-Treiber, des zweiten Steuersignals und Steuern eines vierten HS-Schalters und eines vierten LS-Schalters basierend auf dem zweiten Steuersignal.
  15. Verfahren gemäß Anspruch 14, wobei: Der erste HS-Schalter und der erste LS-Schalter an eine Eingangsspannungsquelle gekoppelt sind; der zweite HS-Schalter und der zweite LS-Schalter an den ersten USB-C/PD-Port gekoppelt sind; der dritte HS-Schalter und der dritte LS-Schalter an die Eingangsspannungsquelle gekoppelt sind; und der vierte HS-Schalter und der vierte LS-Schalter an den zweiten USB-C/PD-Port gekoppelt sind.
  16. Verfahren gemäß Anspruch 11, das ferner Folgendes beinhaltet: Erzeugen, durch einen dritten Phasentaktgenerator in dem USB-C/PD-Controller, eines dritten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine dritte Phase in Bezug auf das Referenztaktsignal; und Ausgeben, durch einen dritten USB-C/PD-Port, von Leistung als Reaktion auf ein drittes Steuersignal, wobei das dritte Steuersignal auf dem dritten phasenverschobenen Taktsignal basiert.
  17. Verfahren gemäß Anspruch 11, wobei die erste Phase zwischen 0 Grad und 180 Grad beträgt und die zweite Phase zwischen 0 Grad und 180 Grad beträgt.
  18. Ein IC-Universal-Serial-Bus-Typ-C-Power-Delivery(USB-C/PD)-Controller, wobei der Controller Folgendes beinhaltet: einen ersten Anschluss zum Koppeln an einen ersten USB-C/PD-Port; einen zweiten Anschluss zum Koppeln an einen zweiten USB-C/PD-Port; einen Referenztaktgenerator zum Erzeugen eines Referenztaktsignals mit einer ersten Frequenz; einen Taktgenerator zum Erzeugen eines Taktsignals mit einer zweiten Frequenz, wobei die zweite Frequenz höher als die erste Frequenz ist; einen ersten Phasentaktgenerator zum Erzeugen eines ersten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine erste Phase in Bezug auf das Referenztaktsignal; und einen zweiten Phasentaktgenerator zum Erzeugen eines zweiten phasenverschobenen Taktsignals durch Verschieben des Taktsignals um eine zweite Phase in Bezug auf das Referenztaktsignal.
  19. IC-USB-C/PD-Controller gemäß Anspruch 18, wobei: der erste USB-C/PD-Port als Reaktion auf ein erstes Steuersignal Leistung ausgeben soll, wobei das erste Steuersignal auf dem ersten phasenverschobenen Taktsignal basiert; und der zweite USB-C/PD-Port als Reaktion auf ein zweites Steuersignal Leistung ausgeben soll, wobei das zweite Steuersignal auf dem zweiten phasenverschobenen Taktsignal basiert.
  20. IC-USB-C/PD-Controller gemäß Anspruch 18, der ferner Folgendes beinhaltet: einen ersten Tiefsetz-Hochsetz-Controller zum Empfangen des ersten phasenverschobenen Taktsignals und Erzeugen eines ersten Steuersignals; einen ersten tiefsetzseitigen Gate-Treiber zum Empfangen des ersten Steuersignals und Steuern eines ersten High-Side(HS)-Schalters und eines ersten Low-Side(LS)-Schalters, wobei der erste HS-Schalter und der erste LS-Schalter an eine Eingangsspannungsquelle gekoppelt sind; einen ersten hochsetzseitigen Gate-Treiber zum Empfangen des ersten Steuersignals und Steuern eines zweiten HS-Schalters und eines zweiten LS-Schalters, wobei der zweite HS-Schalter und der zweite LS-Schalter an den ersten USB-C/PD-Port gekoppelt sind; einen zweiten Tiefsetz-Hochsetz-Controller zum Empfangen des zweiten phasenverschobenen Taktsignals und Erzeugen eines zweiten Steuersignals; einen zweiten tiefsetzseitigen Gate-Treiber zum Empfangen des zweiten Steuersignals und Steuern eines dritten HS-Schalters und eines dritten LS-Schalters, wobei der dritte HS-Schalter und der dritte LS-Schalter an die Eingangsspannungsquelle gekoppelt sind; und einen zweiten hochsetzseitigen Gate-Treiber zum Empfangen des zweiten Steuersignals und Steuern eines vierten HS-Schalters und eines vierten LS-Schalters, wobei der vierte HS-Schalter und der vierte LS-Schalter an den zweiten USB-C/PD-Port gekoppelt sind.
DE112021004551.2T 2020-09-02 2021-08-27 Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler Pending DE112021004551T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063073884P 2020-09-02 2020-09-02
US63/073,884 2020-09-02
US17/410,888 US11625355B2 (en) 2020-09-02 2021-08-24 Switching clock phase shift for multi-port buck-boost converter
US17/410,888 2021-08-24
PCT/US2021/047910 WO2022051180A1 (en) 2020-09-02 2021-08-27 Switching clock phase shift for multi-port buck-boost converter

Publications (1)

Publication Number Publication Date
DE112021004551T5 true DE112021004551T5 (de) 2023-08-31

Family

ID=80356658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021004551.2T Pending DE112021004551T5 (de) 2020-09-02 2021-08-27 Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler

Country Status (4)

Country Link
US (1) US11625355B2 (de)
CN (1) CN116018573A (de)
DE (1) DE112021004551T5 (de)
WO (1) WO2022051180A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705750B2 (en) * 2020-06-25 2023-07-18 Intel Corporation Power negotiation sequence to improve user experience and battery life
US11671013B2 (en) * 2020-09-02 2023-06-06 Cypress Semiconductor Corporation Control logic performance optimizations for universal serial bus power delivery controller
US20230119332A1 (en) * 2021-10-18 2023-04-20 Celerity Technologies Inc. Usb connector for fiber optic cable and related usb extender
US11569728B1 (en) * 2021-11-29 2023-01-31 Infineon Technologies Ag Error detection for power converter
US20230361689A1 (en) * 2022-05-05 2023-11-09 Cypress Semiconductor Corporation Voltage bus discharge for universal serial bus power delivery

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597157B1 (en) * 2001-07-25 2003-07-22 3Dlabs, Inc., Ltd Parallel phased switch control
US9219369B2 (en) * 2013-03-15 2015-12-22 Qualcomm Incorporated Multiphase charger
US9312767B2 (en) * 2013-12-06 2016-04-12 Infineon Technologies Austria Ag Reconfigurable multiphase power stage for switched mode chargers
US10326296B2 (en) * 2016-02-01 2019-06-18 Qualcomm Incorporated Dual-phase operation for concurrently charging a battery and powering a peripheral device
US10778026B2 (en) * 2016-09-23 2020-09-15 Apple Inc. Multi-phase buck-boost charger
US11101673B2 (en) * 2018-03-13 2021-08-24 Cypress Semiconductor Corporation Programmable gate driver control in USB power delivery
US10503240B1 (en) * 2018-05-21 2019-12-10 Cypress Semiconductor Corporation Power supply architecture for USB-C controllers
US10923941B2 (en) * 2018-09-18 2021-02-16 Leviton Manufacturing Company, Inc. Systems and methods for universal serial bus (USB) power delivery with multiple charging ports
US20210167623A1 (en) * 2018-09-18 2021-06-03 Leviton Manufacturing Company, Inc. Systems and methods for universal serial bus (usb) power delivery with multiple charging ports
CN113383487A (zh) * 2019-08-21 2021-09-10 电力集成公司 用于多输出充电设备的电流共享
US10756644B1 (en) * 2019-08-22 2020-08-25 Cypress Semiconductor Corporation Controlled gate-source voltage N-channel field effect transistor (NFET) gate driver

Also Published As

Publication number Publication date
CN116018573A (zh) 2023-04-25
US11625355B2 (en) 2023-04-11
US20220066980A1 (en) 2022-03-03
WO2022051180A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
DE112020003957T9 (de) Sekundärgesteuerte aktivklemmen-implementierung für verbesserte effizienz
DE112021004551T5 (de) Schalttakt-Phasenverschiebung für Multi-Port-Tiefsetz-Hochsetz-Wandler
DE112019001318T5 (de) Programmierbare gate-treiber-steuerung in der usb-leistungsabgabe
US11372468B2 (en) Power supply architecture for USB-C controllers
DE112019001303T5 (de) Programmierbare vbus-entladung bei usb-stromlieferung
US10862399B1 (en) Primary controller calibration and trimming using secondary controller in secondary-controlled flyback converters
DE112019002626T5 (de) Spannungsschutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE112016002768T5 (de) Eine Niedrigstrom-Implementierung eines Typ-C-Verbinder-Teilsystems
US11316441B2 (en) Controlled gate-source voltage N-channel field effect transistor (NFET) gate driver
US11736023B2 (en) Communicating fault indications between primary and secondary controllers in a secondary-controlled flyback converter
US11100034B1 (en) Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery
DE102021121018A1 (de) Programmierbarer sanftanlauf für abwärts-aufwärts-wandler
DE102021121019A1 (de) Masse- und versorgungskabel-kompensationsarchitektur für usb-leistungszufuhrsubsystem
DE102023105160A1 (de) Floating-gate-treiber mit programmierbarer treiberstärke für ein breites spektrum an universal-serial-bus(usb)-leistungsabgabeanwendungen
CN117097165A (zh) 用于次级受控有源钳位反激式（acf）模式的驱动方案
US20230402914A1 (en) Efficiency improvement for power factor correction based ac-dc power adapters
DE102021100043A1 (de) Dynamische aufteilung der leistung unter den usb-typ-c-leistungszufuhr(usb-c/pd)-ports
DE102023106204A1 (de) Architekturen Mit Potentialfreier Masse In Usb-Typ-C-Controllern Zur Fehlererkennung
WO2022051560A1 (en) Short circuit recovery in universal serial bus type-c power delivery (usb-c/pd) systems