CN217085709U

CN217085709U - 一种控制电路、主板及电子设备

Info

Publication number: CN217085709U
Application number: CN202123443304.XU
Authority: CN
Inventors: 徐晓宗; 李静
Original assignee: Loongson Technology Corp Ltd
Current assignee: Loongson Technology Corp Ltd
Priority date: 2021-12-31
Filing date: 2021-12-31
Publication date: 2022-07-29
Anticipated expiration: 2031-12-31

Abstract

本实用新型实施例提供一种控制电路、主板和电子设备，控制电路与处理器的电源管理控制器电连接，控制电路包括负载开关芯片、多个电源转换芯片和分配电路；单路电源与负载开关芯片的输入端、每个电源转换芯片的输入端电连接，负载开关芯片与电源管理控制器电连接；电源管理控制器的输出信号用于控制负载开关芯片输出第一输出电源，多个电源转换芯片用于输出多路第二输出电源；每个电源转换芯片的输出端与分配电路电连接，分配电路还与电源管理控制器电连接；电源管理控制器的输出信号用于控制分配电路输出多路目标输出电源的信号。本实用新型实施例可以实现不同电源域内多路电源的输出，发挥通用CPU在单路电源工况中的电源管理功能。

Description

一种控制电路、主板及电子设备

技术领域

本实用新型涉及电源分配技术领域，特别是涉及一种控制电路、主板及电子设备。

背景技术

随着电子设备的功能更加丰富，其硬件的集成度需求更高，对电源管理的要求也更高，为适应这种需求，电子设备中往往使用电源管理控制器对多路多时序电源进行分配管理，通过控制多路电源的上电时序来实现电源管理。

通用CPU(Central Processing Unit，中央处理器)用于通用个人计算机中时，由于通用个人计算机本身提供的电源便是多路电源，因此，可以充分发挥现有的电源管理控制器的电源管理功能。

然而，当通用CPU用于单路电源供电的工况中时，无法形成多路电源信号，导致电源管理控制器的电源管理功能失效。

实用新型内容

本实用新型提供一种控制电路、主板及电子设备，以解决现有通用CPU用于单路电源供电的工况中时，电源管理控制器的电源管理功能失效的问题。

本实用新型实施例提供一种控制电路，用于对单路电源的控制，所述控制电路与处理器电连接，所述处理器内集成有电源管理控制器，所述控制电路包括负载开关芯片、多个电源转换芯片和分配电路；

所述单路电源与所述负载开关芯片的输入端、每个所述电源转换芯片的输入端电连接，所述负载开关芯片与所述电源管理控制器电连接；

其中，所述电源管理控制器的输出信号用于控制所述负载开关芯片输出所述单路电源在第一电源域对应的第一输出电源，多个所述电源转换芯片用于输出所述单路电源在第二电源域和第三电源域内的多路第二输出电源的信号；

每个所述电源转换芯片的输出端与所述分配电路电连接，所述分配电路还与所述电源管理控制器电连接；其中，所述电源管理控制器的输出信号用于控制所述分配电路输出多路所述第二输出电源在目标电源域内的多路目标输出电源的信号。

可选地，所述单路电源为SB域第一电源，所述第一输出电源为S0域第一电源；

多路所述第二输出电源包括SB域第二电源、SB域第三电源和S3域第一电源；

其中，所述SB域第一电源与所述S0域第一电源电压大小相同，所述SB域第一电源、SB域第二电源、SB域第三电源、S3域第一电源依次减小。

可选地，所述分配电路包括第一晶体管、第二晶体管和NMOS管；

所述第一晶体管的控制端与所述电源管理控制器的S3N引脚电连接，所述第一晶体管的输入端和所述SB域第三电源电连接，所述第一晶体管的输出端和接地点电连接；

所述第二晶体管的控制端与所述第一晶体管的输入端电连接，所述第二晶体管的输入端和所述S0域第一电源电连接，所述第一晶体管的输出端和接地点电连接；

所述NMOS管的栅极与所述第二晶体管的输入端电连接，所述NMOS管的源极与所述S3域第一电源电连接，所述NMOS管的漏极用于输出第一目标输出电源的信号。

可选地，所述分配电路包括第三晶体管和第一PMOS管；

所述第三晶体管的控制端与所述电源管理控制器的S4N引脚电连接，所述第三晶体管的输入端和所述SB域第一电源电连接，所述第三晶体管的输出端和接地点电连接；

所述第一PMOS管的栅极与所述第三晶体管的输入端电连接，所述第一PMOS管的源极与所述SB域第二电源电连接，所述第一PMOS管的漏极用于输出第二目标输出电源的信号。

可选地，所述分配电路包括第四晶体管和第二PMOS管；

所述第四晶体管的控制端与所述电源管理控制器的S4N引脚电连接，所述第四晶体管的输入端和所述SB域第一电源电连接，所述第四晶体管的输出端和接地点电连接；

所述第二PMOS管的栅极与所述第四晶体管的输入端电连接，所述第二PMOS管的源极与所述SB域第三电源电连接，所述第二PMOS管的漏极用于输出第三目标输出电源的信号。

可选地，所述分配电路包括第五晶体管和第三PMOS管；

所述第五晶体管的控制端与所述电源管理控制器的控制引脚电连接，所述第五晶体管的输入端和所述SB域第一电源电连接，所述第五晶体管的输出端和接地点电连接；

所述第三PMOS管的栅极与所述第五晶体管的输入端电连接，所述第三PMOS管的源极与所述SB域第三电源电连接，所述第三PMOS管的漏极用于输出第四目标输出电源的信号。

可选地，多个电源转换芯片通过EN引脚和PGOOD引脚级联。

可选地，所述单路电源与所述负载开关芯片的输入端之间、以及所述单路电源与每个所述电源转换芯片的输入端之间均连接有保护器件，所述保护器件用于保护所述控制电路。

本实用新型实施例还提供一种主板，所述主板包括前述任一种控制电路。

本实用新型实施例还提供一种电子设备，所述电子设备包括前述任一种控制电路或主板。

相对于现有技术，本实用新型具备如下优点：

本实用新型实施例提供的一种控制电路，该控制电路与处理器电连接，可基于处理器内电源管理控制器所输出的低压控制信号控制后级电路的电源转换芯片、负载开关芯片和分配电路，从而，可以利用低压信号控制高压器件，实现不同电源域内多路电源的输出，发挥通用CPU在单路电源工况中的电源管理功能。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种用于单路电源的控制电路的架构示意图；

图2是本实用新型实施例提供的另一种用于单路电源的控制电路的架构示意图；

图3是本实用新型实施例提供的第一种分配电路的原理示意图；

图4是本实用新型实施例提供的第二种分配电路的原理示意图；

图5是本实用新型实施例提供的第三种分配电路的电路示意图；

图6是本实用新型实施例提供的第四种分配电路的电路示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

本实用新型实施例提供了一种控制电路，应用于对单路电源的控制。图1示出了本实用新型实施例提供的一种用于单路电源的控制电路的架构示意图。

参照图1，本实用新型提供了一种用于单路电源的控制电路，所述控制电路与处理器电连接，所述处理器内集成有电源管理控制器，所述控制电路包括负载开关芯片10、多个电源转换芯片11和分配电路12；

所述单路电源与所述负载开关芯片10的输入端、每个所述电源转换芯片11的输入端电连接，所述负载开关芯片10与所述电源管理控制器电连接；

其中，所述电源管理控制器的输出信号用于控制所述负载开关芯片10输出所述单路电源在第一电源域对应的第一输出电源的信号，多个所述电源转换芯片11用于输出所述单路电源在第二电源域和第三电源域内的多路第二输出电源的信号；

每个所述电源转换芯片11的输出端与所述分配电路12电连接，所述分配电路12还与所述电源管理控制器电连接；其中，所述电源管理控制器的输出信号用于控制所述分配电路12输出多路所述第二输出电源的信号在目标电源域内的多路目标输出电源的信号。

具体而言，如图1的示意，示出了本实用新型实施例的用于单路电源的控制电路的原理示意图。为了实现计算机设备电源的低功耗管理，电源管理控制器可以为包含ACPI(Advanced Configuration and Power Management Interface，板卡高级配置和电源接口)功能的控制器(如ACPI控制器)。具体地，在CPU中集成ACPI控制器，由ACPI控制器向各个电源域分配电源并控制各个电源域的上电顺序。从而，利用ACPI控制电源状态处于S0，S1，S2，S3，S4，S5中的某种状态下，实现电源的低功耗管理。因此，在本实用新型实施例中，电源管理控制器可以为集成在CPU内部的ACPI控制器，图2还以ACPI控制器为例示出了用于单路电源的控制电路的原理示意图，需要说明的是，尽管后续的实施例中结合有ACPI控制器进行描述，并不意味着本实用新型的电源管理控制器仅能使用ACPI控制器。

在本实用新型实施例中，基于ACPI技术定义的S0状态表示正常工作状态，即该控制电路所应用的主板上各个硬件模块均按照上电时序完成上电，设备处于正常工作的状态。S3状态表示待机到内存的状态，该状态时，只有主板上的内存以及USB(UniversalSerial Bus，通用串行总线)端口和网口上电，其他硬件的电源均被切断，也就是说，此时，电子设备处于休眠的省电状态，用户可以通过操作鼠标、键盘或者远程网络等外设唤醒电子设备。S4状态表示待机到硬盘的状态，该状态时，只有主板上的硬盘上电，其他硬件的电源均被切断，也就是说，此时，电子设备也处于省电的状态，用户可以通过操作电源按钮唤醒电子设备。S5状态则表示关机状态，该状态下，只有CPU的ACPI控制器部分上电，可以监测到电源按钮被触发时，控制电源开关电路向各个硬件按照上电时序供电，因此，维持ACPI控制器工作只需要低压电源信号即可。需要说明的是，下述对电源域的划分所包括的SB域指系统处于待机状态时保持上电的硬件集合，S3域指系统处于S3状态时保持上电的硬件集合。

如图1所示，示出了本实用新型实施例的一种用于单路电源的控制电路，该控制电路与处理器内集成的电源管理控制器电连接。具体地，该控制电路包括负载开关芯片10、多个电源转换芯片11和分配电路12。

单路电源作为该控制电路外部唯一的电源供应给该控制电路，使控制电路以及后级电路工作。为了满足不同电源域的用电需求，首先，将单路电源与负载开关芯片10电连接，负载开关芯片10同时还与电源管理控制器电连接。在ACPI控制器输出的低压信号的控制下，负载开关芯片10在其内部电路的作用下，将单路电源转换为第一电源域对应的第一输出电源。示例性地，如图2所示，以电源适配器提供的12V直流电源作为单路电源为例，该12V直流电源即作为SB域的电源，标记为12V_SB，12V_SB电源连接在负载开关芯片10的电源输入引脚IN上，向负载开关芯片10供电，同时，负载开关芯片10的EN引脚还与ACPI控制器的ACPI_S3N引脚(ACPI_S3N表示通过该引脚输出的低电平信号可以控制系统切换到S3状态)连接，ACPI_S3N引脚可以向EN引脚提供一高电平信号，在EN引脚的使能作用下，负载开关芯片10可以将12V_SB电源转换为S0域内的12V_S0电源，以供S0域对应的硬件使用。基于此，也即实现了第一电源域S0域对应的第一输出电源的输出。若ACPI_S3N引脚向EN引脚提供一低电平信号，则不输出12V_S0电源。当然，实际应用中，所使用的负载开关芯片10可以是任意在ACPI_S3N输出的低电平信号下可以完成电源转换的芯片，本实用新型实施例中对此不做限定。

同时，为满足更多硬件的工作需求，单路电源还与每个电源转换芯片11的输入端电连接，多个电源转换芯片11用于输出单路电源在第二电源域和第三电源域内的多路第二输出电源的信号。该电源转换芯片11可以为降压芯片，以将较高电压的单路电源转换为第二电源域和第三电源域所需的低压电源。示例性地，可以使用单晶片式降压开关稳压器来实现电源的转换。如图1所示，将单路电源12V_SB与三个电源转换芯片11的输入端连接，三个电源转换芯片11可以分别输出5V_SB电源、3.3V_SB电源和1.5V_S3电源，以供SB域和S3域对应的硬件使用。基于此，也即实现了第二电源域SB域以及第三电源域S3域对应的第二输出电源信号的输出。同时，通过增加使用电源转换芯片11还可以输出1.1V_SB电源，以供SB域对应的其它硬件使用。基于此，也即实现了第二电源域SB域对应的其它第二输出电源的信号的输出。需要说明的是，在本实用新型实施例中，所使用的多个电源转换芯片11的型号可以相同，也可以不同，取决于芯片自身是否支持多路输出，本实用新型实施例对此不进行限定。

此外，在每个电源转换芯片11的输出端还电连接有分配电路12，分配电路12还与电源管理控制器电连接。具体地，分配电路12的数量至少与电源转换芯片11的数量相同，以保证每个电源转换芯片11的输出端均可以与对应的分配电路12电连接。当需要将电源转换芯片11输出的电源进一步转换为两个或多个目标输出电源时，还可以在同一个电源转换芯片11的输出端电连接两个或多个对应的分配电路12。结合图1的示意，可以理解的是，单个的分配电路只能对一个输入进行处理，因此，单个的分配电路只需与唯一的电源转换芯片11电连接。电源管理控制器可以向分配电路12提供低压控制信号，该低压控制信号可以触发分配电路12将电源转换芯片11输出的第二输出电源进一步转换，转换为目标电源域内的多路目标输出电源，多路第二输出电源经过转换后的多路目标输出电源可以包括不同电压等级的第一目标输出电源、第二目标输出电源、第三目标输出电源和第四目标输出电源，以满足更多硬件的工作需求。

可选地，参照图1，所述单路电源为SB域第一电源，所述第一输出电源为S0域第一电源；

具体而言，随着电子技术的发展进步，各种处理器所要控制的外围硬件越来越多，为了满足不同硬件按序协同工作以及低功耗的需求，多电源域的设计应运而生，不同的电源域可以独立的上下电。如图1所示，一种实施方式中，单路电源可以为SB域第一电源，例如，由电源适配器直接输出的12V_SB电源，该电源与ATX(Advanced Technology Extended)电源中的Standby电源作用相同，都是维持操作系统进行电源管理功能所需的电源，也即只要连接上电源适配器，就立即产生12V_SB电源。上述的第一输出电源可以为S0域第一电源，由于第一输出电源为单路电源通过负载开关芯片10转化而来，因此，其电源域发生变化，而电压大小仍保持不变，例如，12V_SB电源可以转换为12V_S0电源，可以为S0域内的硬盘、光驱、软驱的主轴电机和寻道电机提供电源，以及为ISA(Industrial StandardArchitecture，工业标准结构总线)插槽提供工作电压。

基于电源转换芯片11的降压以及电源域的隔离作用，前述的单路电源经过多个电源转换芯片11之后，至少可以输出SB域第二电源、SB域第三电源和S3域第一电源。可以理解的是，SB域第二电源、SB域第三电源和S3域第一电源的电压均小于第一输出电源的电压，由于各个电源分别供给不同硬件使用，因此，SB域第二电源可以为5V_SB电源，SB域第三电源可以为3.3V_SB电源，S3域第一电源可以为1.5V_S3电源。从而，向不同电源域提供的不同电源可以实现不同硬件上电时序的控制。

可选地，参照图3，所述分配电路12包括第一晶体管121、第二晶体管122和NMOS管123；

所述第一晶体管121的控制端1211与所述电源管理控制器的S3N引脚电连接，所述第一晶体管121的输入端1212和所述SB域第三电源电连接，所述第一晶体管121的输出端1213和接地点电连接；

所述第二晶体管122的控制端1221与所述第一晶体管121的输入端1212电连接，所述第二晶体管122的输入端1222和所述S0域第一电源电连接，所述第一晶体管121的输出端1213和接地点电连接；

所述NMOS管123的栅极1231与所述第二晶体管122的输入端1222电连接，所述NMOS管123的漏极1232与所述S3域第一电源电连接，所述NMOS管123的源极1233用于输出第一目标输出电源的信号。

具体而言，一种实施方式中，上述的分配电路12可以包括第一晶体管121、第二晶体管122和NMOS管123。第一晶体管121、第二晶体管122可以为起到开关作用的NPN型三极管或NMOS管等。对于NPN型三极管，第一晶体管121的控制端1211、第二晶体管122的控制端1221指的是基极，第一晶体管121的输入端1212、第二晶体管122的输入端1222指的是集电极，第一晶体管121的输出端1213、第二晶体管122的输出端1223指的是发射极。对于NMOS管，第一晶体管121的控制端1211、第二晶体管122的控制端1221指的是栅极，第一晶体管121的输入端1212、第二晶体管122的输入端1222指的是漏极，第一晶体管121的输出端1213、第二晶体管122的输出端1223指的是源极。

如图3所示，第一晶体管121和第二晶体管122均以NMOS管为例，第一晶体管121的栅极与电源管理控制器的S3N引脚电连接，第一晶体管121的漏极通过上拉电阻与SB域第三电源(例如，3.3V_SB电源)电连接，第一晶体管121的源极与接地点电连接。电源管理控制器可以监测外部电源按钮的状态，当外部电源按钮触发的一瞬间，S3N引脚(S3N表示该引脚输出的信号可以控制系统切换到S3状态)向第一晶体管121的栅极提供一高电平信号，触发第一晶体管121的漏极和源极导通。

第二晶体管122的栅极与第一晶体管121的漏极电连接，第二晶体管122的漏极和S0域第一电源电连接，第一晶体管121的源极和接地点电连接。在第一晶体管121导通的条件下，第二晶体管122的栅极被拉低，导致第二晶体管122的漏极和源极断开。

由于NMOS管123的栅极1231与第二晶体管122的漏极电连接，NMOS管123的漏极1232与S3域第一电源(例如，1.5V_S3电源)电连接。因此，在第二晶体管122的漏极和源极断开的条件下，NMOS管123的栅极1231即接收到来自于S0域第一电源的高电平信号，所以NMOS管123处于导通状态。此时NMOS管123可将S3域第一电源转化为第一目标输出电源，可供内存等硬件工作使用。可以理解的是，当S3域第一电源为1.5V_S3电源时，第一目标输出电源可以为S0域的1.5V_S0电源。

反之，当电源管理控制器监测到软件要求电源进入到S3状态时，即意味着需要关闭该分配电路所控制的第一目标输出电源，以达到节能目的。此时，电源管理控制器控制S3N引脚向第一晶体管121的栅极提供一低电平信号，第一晶体管121关断，第二晶体管122导通，NMOS管123处于关断状态，此时即不存在第一目标输出电源，可以实现断电节能降低功耗的作用。

可选地，参照图4，所述分配电路12包括第三晶体管124和第一PMOS管125；

所述第三晶体管124的控制端1241与所述电源管理控制器的S4N引脚电连接，所述第三晶体管124的输入端1242和所述SB域第一电源电连接，所述第三晶体管124的输出端1243和接地点电连接；

所述第一PMOS管125的栅极1251与所述第三晶体管的输入端电连接，所述第一PMOS管125的源极1252与所述SB域第二电源电连接，所述第一PMOS管125的漏极1253用于输出第二目标输出电源的信号。

具体而言，一种实施方式中，上述的分配电路12可以包括第三晶体管124和第一PMOS管125。第三晶体管124可以为起到开关作用的NPN型三极管或NMOS管等。对于NPN型三极管，第三晶体管124的控制端1241指的是基极，第三晶体管124的输入端1242指的是集电极，第三晶体管124的输出端1243指的是发射极。对于NMOS管，第三晶体管124的控制端1241指的是栅极，第三晶体管124的输入端1242指的是漏极，第三晶体管124的输出端1243指的是源极。

如图4所示，第三晶体管124以NMOS管为例，第三晶体管124的栅极与电源管理控制器的S4N引脚电连接，第三晶体管124的漏极通过上拉电阻与SB域第一电源(例如，12V_SB电源)电连接，第三晶体管124的源极与接地点电连接。电源管理控制器可以监测外部电源按钮的状态，当外部电源按钮触发的一瞬间，S4N引脚向第三晶体管124的栅极提供一高电平信号，触发第三晶体管124的漏极和源极导通。

由于第一PMOS管125的栅极1251与第三晶体管124的漏极电连接，第一PMOS管125的源极1252与SB域第二电源(例如，5V_SB电源)电连接。因此，在第三晶体管124的漏极和源极导通的条件下，第一PMOS管125的栅极1251即接收到一低电平信号，所以第一PMOS管125处于导通状态，可以将SB域第二电源转换为第二目标输出电源，可供USB模块等硬件工作使用。可以理解的是，当SB域第二电源为5V_SB电源时，第二目标输出电源可以为S3域的5V_S3电源。

反之，当电源管理控制器监测到软件要求电源进入到S4状态时，即意味着需要关闭该分配电路所控制的第二目标输出电源，以达到节能目的。此时，S4N引脚向第三晶体管124的栅极提供一低电平信号，第三晶体管124关断，第一PMOS管125的栅极1251即接收到一高电平信号，第一PMOS管125处于关断状态，此时即不存在第二目标输出电源，可以实现断电节能降低功耗的作用。

需要说明的是，若该方案中采用NMOS管替代第一PMOS管125，则由于NMOS管高电平导通的特性，当接入单路电源的一瞬间，便会产生SB域第一电源，在SB域第一电源的高电平作用下，NMOS管直接导通，向后级电路输出第二目标输出电源，基于电源管理控制器所控制的上电逻辑，当电源管理控制器上电完毕后，S4N引脚会输出一低电平，将导致NMOS管断开，可见，由于不可避免的上电顺序将导致在上电前NMOS管出现一次通断，导致上电波形震荡。结合前述关于第一PMOS管125的分析，可知，第一PMOS管125则可以消除上电波形震荡的现象，实现第二目标输出电源持续稳定的输出。

可选地，参照图5，所述分配电路12包括第四晶体管126和第二PMOS管127；

所述第四晶体管126的控制端1261与所述电源管理控制器的S4N引脚电连接，所述第四晶体管126的输入端1262和所述SB域第一电源电连接，所述第四晶体管126的输出端1263和接地点电连接；

所述第二PMOS管127的栅极1271与所述第四晶体管126的输入端1262电连接，所述第二PMOS管127的源极1272与所述SB域第三电源电连接，所述第二PMOS管127的漏极1273用于输出第三目标输出电源的信号。

具体而言，一种实施方式中，上述的分配电路12可以包括第四晶体管126和第二PMOS管127。第四晶体管126可以为起到开关作用的NPN型三极管或NMOS管等。对于NPN型三极管，第四晶体管126的控制端1261指的是基极，第四晶体管126的输入端1262指的是集电极，第四晶体管126的输出端1263指的是发射极。对于NMOS管，第四晶体管126的控制端1261指的是栅极，第四晶体管126的输入端1262指的是漏极，第四晶体管126的输出端1263指的是源极。

如图5所示，第四晶体管126以NMOS管为例，第四晶体管126的栅极与电源管理控制器的S4N引脚电连接，第四晶体管126的漏极通过上拉电阻与SB域第一电源(例如，12V_SB电源)电连接，第四晶体管126的源极与接地点电连接。电源管理控制器可以监测外部电源按钮的状态，当外部电源按钮触发的一瞬间，S4N引脚向第四晶体管126的栅极提供一高电平信号，触发第四晶体管126的漏极和源极导通。

由于第二PMOS管127的栅极1271与第四晶体管126的漏极电连接，第二PMOS管127的源极1272与SB域第三电源(例如，3.3V_SB电源)电连接。因此，在第四晶体管126的漏极和源极导通的条件下，第二PMOS管127的栅极1271即接收到一低电平信号，所以第二PMOS管127处于导通状态，可以将SB域第三电源转换为第三目标输出电源，可供PCIE(PeripheralComponent Interconnect Express，外围设备高速互连)插槽等硬件工作使用。可以理解的是，当SB域第三电源为3.3V_SB电源时，第三目标输出电源可以为S3域的3.3V_S3电源。

反之，当电源管理控制器监测到软件要求电源进入到S4状态时，即意味着需要关闭该分配电路所控制的第二目标输出电源，以达到节能目的。此时，S4N引脚向第四晶体管126的栅极提供一低电平信号，第四晶体管126关断，第二PMOS管127的栅极1271即接收到一高电平信号，第二PMOS管127处于关断状态，此时即不存在第三目标输出电源，可以实现断电节能降低功耗的作用。

需要说明的是，若该方案中采用NMOS管替代第二PMOS管127，同样由于不可避免的上电顺序将导致在上电前NMOS管出现一次通断，导致上电波形震荡。结合前述关于第二PMOS管127的分析，可知，第二PMOS管127则可以消除上电波形震荡的现象，实现第三目标输出电源的持续稳定的输出。

可选地，参照图6，所述分配电路12包括第五晶体管128和第三PMOS管129；

所述第五晶体管128的控制端1281与所述电源管理控制器的控制(如用SLPLANN表示)引脚电连接，所述第五晶体管128的输入端1282和所述SB域第一电源电连接，所述第五晶体管1283的输出端和接地点电连接；

所述第三PMOS管129的栅极1291与所述第五晶体管128的输入端1282电连接，所述第三PMOS管129的源极1292与所述SB域第三电源电连接，所述第三PMOS管129的漏极1293用于输出第四目标输出电源的信号。

具体而言，一种实施方式中，上述的分配电路12可以包括第五晶体管128和第三PMOS管129。第五晶体管128可以为起到开关作用的NPN型三极管或NMOS管等。对于NPN型三极管，第五晶体管128的控制端1281指的是基极，第五晶体管128的输入端1282指的是集电极，第五晶体管128的输出端1283指的是发射极。对于NMOS管，第五晶体管128的控制端1281指的是栅极，第五晶体管128的输入端1282指的是漏极，第五晶体管128的输出端1283指的是源极。

如图6所示，第五晶体管128以NMOS管为例，第五晶体管128的栅极与电源管理控制器的控制引脚电连接，第五晶体管128的漏极通过上拉电阻与SB域第一电源(例如，12V_SB电源)电连接，第五晶体管128的源极与接地点电连接。电源管理控制器可以监测外部电源按钮的状态，当外部电源按钮触发的一瞬间，控制引脚向第五晶体管128的栅极提供一高电平信号，触发第五晶体管128的漏极和源极导通。

由于第三PMOS管129的栅极1291与第五晶体管128的漏极电连接，第三PMOS管129的源极1292与SB域第三电源(例如，3.3V_SB电源)电连接。因此，在第五晶体管128的漏极和源极导通的条件下，第三PMOS管129的栅极1291即接收到一低电平信号，所以第三PMOS管129处于导通状态，可以将SB域第三电源转换为第四目标输出电源。由于在电源管理控制器中，SLPLANN信号专用于控制主板上网口的供电，即作为网络电源控制信号。因此，第四目标输出电源为用于网口供电的3.3V_SLPLANN电源。

反之，当电源管理控制器监测软件控制控制引脚向第五晶体管128的栅极提供一低电平信号，第五晶体管128关断，第三PMOS管129的栅极1291即接收到一高电平信号，第三PMOS管129处于关断状态，此时即不存在第四目标输出电源，可以实现断电节能降低功耗的作用，同时，还可以避免因使用3.3V_S3电源向网口持续供电引发的网络安全风险。

需要说明的是，若该方案中采用NMOS管替代第三PMOS管129，同样由于不可避免的上电顺序将导致在上电前NMOS管出现一次通断，导致上电波形震荡。结合前述关于第三PMOS管129的分析，可知，第三PMOS管129则可以消除上电波形震荡的现象，实现第四目标输出电源的持续稳定的输出。

可选地，多个电源转换芯片11通过EN引脚和PGOOD引脚级联。

具体而言，一种实施方式中，每个电源转换芯片11均具有控制其工作与否的EN引脚，以及指示上电是否完成的PGOOD引脚，将一个电源转换芯片11的EN引脚与另一个电源转换芯片11的PGOOD引脚依次级联则可以实现多路第二输出电源的时序控制。例如，可以控制5.5_SB电源、3.3_SB电源和1.5V_S3电源的时序。

可选地，参照图1，所述单路电源与所述负载开关芯片10的输入端之间、以及所述单路电源与每个所述电源转换芯片11的输入端之间均连接有保护器件13，所述保护器件13用于保护所述控制电路。

具体而言，一种实施方式中，如图1所示，还可以在该控制电路的电源入口处设置保护器件13，保护器件13位于单路电源与负载开关芯片10的输入端之间、以及单路电源与每个电源转换芯片11的输入端之间，在图1中，以单个保护器件13进行图示，当然，并不视为排除在每个电源转换芯片11的输入端单独连接保护器件13的方案。保护器件13可以为采用晶体管、电容、电阻等组成的集成电路，以避免出现过流，过压，欠压，反接，过温，瞬态尖峰等现象，保护控制电路以及控制电路。

本实用新型实施例还提供了一种主板，所述主板包括前述实施例所述的任一种控制电路。

具体而言，应用该控制电路的主板可以是具备单路电源输入接口的工控主板。因而，可以扩展通用CPU在工控板卡上的产业化应用，促使产生经济效益。

另外，本实用新型实施例还提供了一种电子设备，所述电子设备包括前述实施例所述的任一种控制电路或前述的主板。

具体而言，应用上述控制电路的电子设备或者应用上述主板的电子设备可以是具备单路电源输入接口的工控计算机或服务器等。因而，可以扩展通用CPU在工业领域的产业化应用，促使产生经济效益。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种控制电路、主板及电子设备，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的结构及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims

1.一种控制电路，应用于对单路电源的控制，所述控制电路与处理器电连接，所述处理器内集成有电源管理控制器，其特征在于，所述控制电路包括负载开关芯片、多个电源转换芯片和分配电路；

所述单路电源分别与所述负载开关芯片的输入端、每个所述电源转换芯片的输入端电连接，所述负载开关芯片与所述电源管理控制器电连接；

其中，所述电源管理控制器的输出信号用于控制所述负载开关芯片输出所述单路电源在第一电源域对应的第一输出电源的信号，多个所述电源转换芯片用于输出所述单路电源在第二电源域和第三电源域内的多路第二输出电源的信号；

2.根据权利要求1所述的控制电路，其特征在于，所述单路电源为SB域第一电源，所述第一输出电源为S0域第一电源；

其中，所述SB域第一电源与所述S0域第一电源电压大小相同，所述SB域第一电源、所述SB域第二电源、所述SB域第三电源、所述S3域第一电源依次减小。

3.根据权利要求2所述的控制电路，其特征在于，所述分配电路包括第一晶体管、第二晶体管和NMOS管；

所述NMOS管的栅极与所述第二晶体管的输入端电连接，所述NMOS管的漏极与所述S3域第一电源电连接，所述NMOS管的源极用于输出第一目标输出电源的信号。

4.根据权利要求2所述的控制电路，其特征在于，所述分配电路包括第三晶体管和第一PMOS管；

5.根据权利要求2所述的控制电路，其特征在于，所述分配电路包括第四晶体管和第二PMOS管；

6.根据权利要求2所述的控制电路，其特征在于，所述分配电路包括第五晶体管和第三PMOS管；

7.根据权利要求1至6任一项所述的控制电路，其特征在于，多个电源转换芯片通过EN引脚和PGOOD引脚级联。

8.根据权利要求1至6任一项所述的控制电路，其特征在于，所述单路电源与所述负载开关芯片的输入端之间，以及所述单路电源与每个所述电源转换芯片的输入端之间均连接有保护器件，所述保护器件用于保护所述控制电路。

9.一种主板，其特征在于，所述主板包括权利要求1至8任一项所述的控制电路。

10.一种电子设备，其特征在于，所述电子设备包括权利要求1至8任一项所述的控制电路或权利要求9所述的主板。