KR19980071048A - 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법 - Google Patents

웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법 Download PDF

Info

Publication number
KR19980071048A
KR19980071048A KR1019980003008A KR19980003008A KR19980071048A KR 19980071048 A KR19980071048 A KR 19980071048A KR 1019980003008 A KR1019980003008 A KR 1019980003008A KR 19980003008 A KR19980003008 A KR 19980003008A KR 19980071048 A KR19980071048 A KR 19980071048A
Authority
KR
South Korea
Prior art keywords
die
test
monitor
wafer
monitor unit
Prior art date
Application number
KR1019980003008A
Other languages
English (en)
Inventor
파퍼트버나드제이.
세파드클라크
크로우치알프레드래리
아쉬로버트
Original Assignee
빈센트비.인그라시아
모토로라인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트비.인그라시아, 모토로라인코포레이티드 filed Critical 빈센트비.인그라시아
Publication of KR19980071048A publication Critical patent/KR19980071048A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

다이 및/또는 웨이퍼의 소모성 영역에 있는 모니터 회로를 사용한 영입력(IDDQ) 전류 작용으로 불완전 CMOS를 검출하는 방법. 본 발명의 한 실시예는, 모니터 유닛(10)을 웨이퍼의 스크라이브 그리드에 포함시키고, 패드(2, 3, 4)를 다이(5)의 한 구석에 만들고 상기 웨이퍼에 금속 접속을 통해 상기 모니터 유닛(10)에 접속시킨다. 상기 모니터 유닛(10)은 시간에 따른 전압 감쇠(Vdd)로 표현되는 IDDQ에 따라 불완전한 다이를 결정하고, 상기 Vdd는 모니터 유닛(10)의 스위치(20)를 통해 다이에 제공된다. 또다른 실시예는 유형이 다양하고, 상기 모니터 유닛(10)이 기능적이고 여러 테스트가 가능하다. 다른 실시예들도 상기 다이 상의 모니터 유닛에 최근의 테스트 및 사용자 확인이 가능하다.

Description

웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터 프로세서 및 그 검사 방법
본 발명은 집적 회로의 테스트, 특히 영입력(quiescent) 전류 테스트와 웨이터 레벨 테스트에 관련된다.
상보형 금속 산화 반도체(CMOS) 회로가 영입력 상태(quiescent state)일 때, 이상적으로는 상기 회로에 의해 전원으로부터 아무런 전류도 흐르지 않는다. 불완전한 CMOS 논리 장치는 전원으로부터 전류가 인입되는 경향이 있다. 이론적으로는, 영입력 드레인(소스) 전류(IDDQ)를 측정하여 CMOS 논리 장치를 특징 지울 수 있고, 불완전한 장치를 찾아낼 수 있다. 비록 불완전한 CMOS 장치가 그 과도 전류에 비정규 동작을 행할 수 있지만, 일반적으로, 불완전한 개별 게이트에 기인한 비정규 과도 전류가 전체 회로 과도 전류에 의해 차폐되는 것이 예상된다. 물론, 거의 모든 논리 게이트에 대해 전류 검출기를 만들어 비정규 과도 전류가 검출될 수 있고 테스트 속도가 개선되는 것이 가능하다. 그러나, 상기 시도는 많은 비용을 필요로 하고, 실행상 거의 비현실적이다.
프랑스 파리에서 열린 유럽 디자인 및 테스트 회의에서 IEEE에 의해 1995년 출판된 A. Rubio 등의, A Built-In Monitor for CMOS VLSI Circuits과, 1992년 3월 IEEE 고체 회로 저널에 출판된 W. Maly 및 M. Patyra의 Built-in Current Testing과, 1992년 Electronic Testing, Theory and Application 저널에 출판된 J. Rius 및 J. Figueras의, Proportional BIC Sensor for Current Testing과, 1993년 국제 테스트 회의에서 뉴저지 프린스턴 소재의 ATT 벨 연구소가 출판한 C. Hsue 및 C. Lin의, Built-In Current Sensor for IDDQ Test in CMOS 등에서와 같이, 다양한 종래 기술의 영 입력 전류 테스트 방법에 대한 많은 정보가 있다.
상기 종래 기술에서 볼 수 있듯이, 영입력 전류 테스트는, 현저한 결점을 검출하기 위한 높은 유효 레벨(coverage level)을 제공하고, 감소된 수의 테스트 인자만을 필요로 하는, CMOS 디지털 회로에서 효과적이다. 온-칩 내장 전류 센서는, 비교적 고속인 테스트 속도에서 보다 변별력 있게 불완전한 영입력 전류 레벨을 검출할 수 있는 등, 오프-칩에 비해 장점이 있다. 신뢰성 있는 회로의 디자인은 전류 테스트 기술 응용의 핵심이 된다. 영입력 전류 테스트 회로는 초대규모 집적 회로(VLSI) CMOS 회로의 테스트에서 평가된다. 센서 개발의 현저한 향상이 가능하다.
스태틱 CMOS 셀의 전류는 시간에 대해 일정치 않다. 출력 클럭 전이가 발생하면, IDD 전류의 피크가 발생한다. 상기 피크는, 출력 회로 노드에서의 부하 커패시턴스의 충전과 방전에 기인하고, 또한, 회로 부분 변화 상태(circuit portion changing state) 내의 PMOS 및 NMOS 트랜지스터를 흐르는 오버랩 전류에 기인한다. 상기 전이가 종료되면, 상기 셀은 영입력 상태이고, 실제로, IDD는 0에 가까워지며 새로운 전이가 발생할 때까지 상기 범위 내에서 유지된다. 상기 영입력 전류는 회로 열화 및 정규 IDDQ보다 여러 배 큰 IDDQ를 발생하는 다른 결점에 매우 민감하다. 상기 특성은 IDDQ 전류를 사용하여 결점을 검출하는데 응용된다.
기본적으로 장치의 불완전 전류 측정은 상기 장치(Vdd)의 저하 레벨을 관측하여 얻어진다. 이는 상기 장치(Vdd)의 전원 라인의 기생 커패시턴스의 방전에 기인한다. 도 2를 참고로, IDDQ 전류 측정은 부가적인 Vdd 패드나, 도 2에 도시된 스위치(20)와 같은, 스위치를 통해 동적 전류를 공급하는 의사 Vdd(pseudo Vdd:PVdd)를 필요로 한다. 두 외부 디지털 신호, 즉 활성(activation:12)과 모니터(14)는 불완전 전류를 나타내는 지연 시간을 결정하는데 사용된다. 도 2에 도면 부호가 모니터 부호(10)인 회로가 칩 상의 매 Vdd 핀에 대해 반복될 수 있음에 주의해야 한다.
영 입력 전류 측정 및 테스트는 상기 CMOS 장치의 여러 측면에서의 정보를 제공한다. 상기 테스트와 관련된 하드웨어를 줄이는 한편, 상기 테스트에 필요한 시간을 감소시켜 장치 테스트, 특히 영입력 전류 테스트를 능률적으로 하는 것이 바람직하다. 또한, 영 입력 테스트를 확장하여 오류 범위를 보장하기 위해 필요한 테스트의 수를 감소시키는 것이 바람직하다.
이하의 설명에서, 여러 특정 설명은 본 발명의 완전한 이해를 위해 특정 타이밍, 워드 또는 바이트 길이, 등등으로 설정된다. 그러나, 당업자라면 본 발명이 상기 특정 예 외에도 실행될 수 있음을 알 것이다. 다른 예에서, 회로는 본 발명을 불필요하게 애매하게 하지 않도록 블록도 형태로 도시되어 있다. 대부분, 타이밍 등에 관련된 설명은, 본 발명을 완전히 이해하는데 필요하지 않으며, 당업자라면 이해할 것이다.
용어 버스는, 데이터, 어드레스, 제어 또는 상태(status) 등의 하나 이상의 다양한 유형의 정보를 전달하는데 사용될 수 있는 다수의 신호 또는 도전체를 언급하는데 사용된다. 용어 표명하다(assert) 및 부정하다(negate)는, 신호, 상태 비트, 또는 유사한 장치가 각각, 논리적으로 정(true) 상태와 논리적으로 부(false) 상태를 표현함을 언급할 때 사용한다. 상기 논리적으로 정 상태가 논리 레벨 1이면, 상기 논리적으로 부 상태는 논리 레벨 0이다. 또한, 상기 논리적으로 정 상태가 논리 레벨 0이면, 상기 논리적으로 부 상태는 논리 레벨 1이다.
식별 및 연속성을 위해, 의사 Vdd 및 출력(PVdd/OUT0) 모두에 사용되는 패드와 같이, 여러 기능 및/또는 여러 이름을 갖는 패드나 핀은, 명확히하기 위해 나뉘어졌던 여러 이름인, 응용가능한 임의의 또는 모든 이름으로 언급된다. 상기 임의의 또는 모든 응용가능한 이름의 부재(absence)는 상기 패드나 핀의 임의의 기능이나 특성의 부재를 나타내지는 않는다.
간략하고 명확히 도시하기 위해 실제 축척으로 도시하지는 않았다. 예를 들어, 일부 소자의 길이는 명확히 하기 위해 다른 소자에 비해 확대하여 도시하였다. 또한, 도면 번호는 대응하거나 유사한 소자에는 반복하여 사용하였다.
본 발명은 종래 기술의 테스트 단점을 극복하고 상기 테스트를 실행하기에 필요한 종래의 테스트 벡터의 수를 감소시킨 영입력 전류 검사 방법을 제공한다. 특히, 본 발명은 종래 기술에서 필요로 하던 다수의 스위치를 사용하지 않는 대규모 집적 회로에 응용할 수 있다. 웨이퍼 레벨 검사에 응용된 본 발명의 한 실시예에서, 테스트 회로는, 회로 검사를 위해 집적 회로 상에 정확한 실리콘 영역을 사용할 필요를 없앤, 스크라이브 그리드(scribe grid)에 만들어진다. 본 발명은 장치에 전력을 제공하기 위해 단일 핀을 필요로 하는 영입력 전류 검사를 실행하는 방법을 제공한다. 본 발명의 또다른 실시예는 상기 포트 핀과 관련된 대규모 P 채널 풀업을 이용하여 실행되는 병렬 스위치를 사용한다. 본 발명의 또다른 실시예는 상기 집적 회로에 테스트 신호를 제공하는 선형 피드백 시프트 레지스터(linear feed-back shift register:LFSR)를 포함시킨다. 제 2 LFSR는 테스트 결과의 기호 분석이나 확인에 이용할 수 있다. 상기 LFSR중 하나 또는 모두가 상기 스크라이브 그리드에 포함될 수 있다.
본 발명의 한 실시예에서, 전류 모니터, 테스트 여진 발생기(test stimulus generator), 응답 분석기(response analyzer), 및 클럭은 모두, 테스트 실행을 위해 필요한 실리콘 면적을 감소시키는, 상기 테스트중인 회로(circuit under test:CUT)의 외부에 위치한다. 웨이퍼 레벨 검사를 위해, 상기 스크라이브의 사용하지 않은 영역은 검사를 위해 사용된 후 다이(die) 어셈블리동안 폐기된다(discarded). 상기 검사 방법 등의 이점은, 설계된 집적 회로에 이용가능한 증가된 칩 영역과, 전형적으로 웨이퍼 레벨 테스트(즉, 장치 테스터의 속도)에 가능한 주파수보다 더 높은 주파수에서 상기 다이를 검사 받도록하는, 가변 주파수 제어 가능성과, 다중 집적 회로의 검사를 위한 스크라이브에 모니터 회로를 사용할 수 있는 가능성을 포함한다.
본 발명의 다른 실시예는 패키징의 구성상 이유 등으로 인해 사용되지 않았던 상기 다이 영역을 이용한다. 예를 들어, 전형적으로 구석(corner)은 열적 및 기계적 응력으로 인해 결합시키기 불가능하고, 따라서 패시베이션 균열 등의 결과를 가져온다. 소모성 영역을 사용함으로써, 웨이퍼 레벨 검사간의 응용을 확장한 향상된 자동 자체 테스트(built-in-self-test:BIST)가 가능하다. BIST는 실수요자와 공장 검사에 유용하다. 실시예에서, 상기 전류 모니터, 여진 발생기, 응답 분석기 및 클럭 모두는, 집적 회로 상에 존재하여, 테스트 인자의 수를 감소시켜 테스트 장치를 간편하게 한다.
본 발명의 다른 실시예는, 상기 전류 모니터를 상기 스크라이브 그리드에 통합시키고 상기 여진 발생기와 클럭을 상기 다이 상에 위치하게 한다. 고안자와 실수요자에게는 본 발명의 다양한 변화가 가능하다.
도 1은 본 발명의 실시예에 따른 테스트 시스템을 도시한 블록도.
도 2는 본 발명의 실시예에 따른 다이 내에 포함된 테스트 유닛과 다이 외부의 모니터 유닛을 갖는 도 1에 도시된 테스트 시스템을 상세히 도시한 회로도.
도 3은 본 발명의 실시예에 따른, 스크라이브 그리드에 포함된 모니터를 갖는 웨이퍼의 일부분을 도시한 블록도.
도 4는 본 발명의 실시예에 따른 영 입력 전류 스크라이브 그리드 유닛을 도시한 블록도.
도 5는 본 발명의 실시예에 따른 다이 및 모니터 유닛을 갖는 웨이퍼를 도시한 블록도.
도 6은 본 발명의 실시예에 따른 영 입력 테스트용 테스트 그룹을 갖는 다이의 블록도.
도 7은 본 발명의 실시예에 따른 테스트 그룹을 사용한 논리 회로 및 모니터 유닛을 갖는 도 6에 도시된 다이의 일부분의 블록도.
도 8은 본 발명의 실시예에 따른 도 7의 모니터 유닛의 블록도.
도 9는 본 발명의 실시예에 따른 도 7의 테스트 그룹의 일부분의 블록도.
도 10은 본 발명의 실시예에 따른 입력 테스트 그룹과 출력 테스트 그룹을 갖는 도 7에 도시된 회로를 테스트하기 위한 응답 분석기와 패턴 발생기를 구비한 테스트 시스템의 블록도.
도 11은 본 발명의 실시예에 따른 영 입력 전류를 분석하는 모니터 신호와 활성화의 관계를 도시한 타이밍도.
도 12는 본 발명의 실시예에 따른 영 입력 전류 테스트 동안의 Vdd 전압의 유지 및 저하를 도시한 타이밍도.
도 13은 본 발명의 실시예에 따른 프로브 카드 실행 영 입력 전류 테스트 및 웨이퍼 상의 다이를 테스트한 프로브 카드의 얼라인먼트의 블록도.
도 14는 본 발명의 실시예에 따른 가변 주파수를 테스트하는 클럭 발생기를 갖는 테스트 시스템의 블록도.
* 도면 주요 부분에 대한 부호의 설명 *
2, 3, 4 : 패드 5 : 다이
10 : 모니터 유닛 20 : 스위치
도 1은 다이(5)와 모니터 유닛(10)을 갖는 테스트 시스템(1)을 도시한다. 다이(5)는, 그 구석에 테스트 유닛(8)을 포함하고, 적어도 하나의 전압원(Vdd)을 갖는다. 모니터 유닛(10)은 도전체(16)를 통해 다이(5)에 전압(Vdd)을 공급하고 도전체(17)을 통해 모니터 유닛(10)에 접지가 전달된다. 다이(5)는 도전체(12)를 통해 모니터 유닛(10)에 활성 신호(activation signal)를 공급한다. 상기 활성 신호는 테스트 유닛(8)에 제공된다. 테스트 유닛(8)은 모니터 유닛(10)에 도전체(18)를 통해 의사 Vdd, 즉 PVdd를 제공한다. 본 발명의 한 실시예에서, 다이(5)는 모니터 유닛(10)에 IDDQ 모드 신호를 제공한다. 또한, 다이(5)는 모니터 유닛(10)에 도전체(120) 상의 IDDQ MODE 신호를 제공한다. IDDQ MODE 신호는 다이(5)가 동작중이거나 IDDQ 검사를 위해 배열된 것을 나타낸다.
모니터 유닛(10)은 다이(5) 상의 영입력 검사를 행할 수 있다. 상기 다이(5)의 검사받을 회로 부분은 테스트중인 회로, 즉, CUT로 언급된다.
도 2는 Rubio에 의해 앞에서 언급한 글에 상세히 설명된 모니터 유닛(10)이다. 다이(5)는 Vdd 결합 패드(6)와 모니터 유닛(10)에 연결된 접지 결합 패드(7)를 포함한다. Vdd(6)는 도전체(16)를 통해 상기 모니터 유닛(10)에 연결된다. 본 발명의 한 실시예에서, 도전체(16)는 금속층을 통해 접속된 웨이퍼 상에 형성된다. 다른 실시예에서, 도전체(16)는 프로브 카드를 통해 단락될 수 있다. 도 2에 도시된 도전체(16)는 상기 스크라이브 그리드를 통해 제공된다. 모니터 유닛(10)이 상기 스크라이브 그리드 내에 있음에 유의해야 한다. 다이(5)는 또한 빗금 그어진 부가적인 결합 패드를 포함하고, 영입력 검사와 직접 관련되지는 않는다. 상기 부가적인 결합 패드(9)는 다이(5)의 동작과 관련한 다른 기능을 한다.
본 발명의 한 실시예에서, 다이(5)의 상부 구석은 테스트 유닛(8)이다. 테스트 유닛(8)은, 전형적으로 결합되지 않고 소모 영역(wasted area)을 나타내는 구석인, 다이(5)의 소모성 부분(expendable portion)에 형성된다. 테스트 유닛(8)은 결합 패드(ACT(2), MONOUT(3), PVdd(4))를 포함한다. ACT(2)는 도전체(12)를 통해 모니터 유닛(10)에 연결되고, 활성 신호를 공급하는데 사용된다. 테스트 유닛(8)은 게이트(22)와, 증폭기(24)와, 레벨 검출기(26)와, 래치(28)에 상기 활성 신호를 공급한다. 본 발명의 한 실시예에서, PVdd(4)는 도 2의 모니터 유닛(10) 내의 모든 회로에 전력을 공급한다. 게이트(22)는 NOR 게이트이고, 활성 신호는 래치(28)의 리셋 입력에 제공됨에 유의해야 한다. MONOUT(3)는 도전체(14)를 통해 모니터 유닛(10)에 연결되어, 테스트 유닛(8)이 모니터 신호를 수신하도록 한다. 상기 모니터 신호는 래치(28)의 출력으로 제공된다. PVdd(4)는 도전체(18)를 통해 모니터 유닛(10)에 연결된다. PVdd(4)는 모니터 유닛(10)의 스위치(20)와 증폭기(24)에 연결된 의사 Vdd이다. 상기 PVdd(4)가 스크라이브 그리드의 모니터 유닛(10)을 통해 Vdd(6)에 연결됨에 주의해야 한다. 또한, 도전체(16)는 증폭기(24)의 입력에 연결된다. 증폭기(24)는 도전체(19)를 통해 레벨 검출기(26)에 연결된다. 레벨 검출기(26)는 도전체(13)를 통해 래치(28)에 연결된다.
도 3은 웨이퍼(70) 일부분 상의 다이 및 모니터의 형상을 도시한다. 웨이퍼(70)는 스크라이브 그리드(65)에 의해 정의된 레이아웃에 다수의 다이로 형성된다. 여기서 다이(72)는 웨이퍼(70) 상에 만들어진 다이의 한 예이다. 다이(72)는 네 모니터 유닛(60, 61, 62, 63)에 둘러싸여 있다. 웨이퍼(70)의 범위(parameters) 내에, 각 다이가 적어도 하나의 인접한 모니터 유닛을 가짐에 유의해야 한다. 다른 실시예는, 보다 적은 모니터 유닛을 필요로 하는, 다양한 형상을 갖는다. 각 모니터 유닛은 모니터 유닛(10)과 동일하다. 모니터(63)는 다이(72)와 다이(74) 사이에 위치한다. 본 발명의 한 실시예에서, 모니터(63)는 다이(72)를 검사하고 다이(74)를 검사하는데 사용된다. 다시 말해, 모니터(63)는 다이(72) 및/또는 다이(74)를 검사할 수 있다. 다른 실시예에서, 모니터(63)는 전적으로 다이(74)를 검사하는데 사용되고 모니터(62)는 전적으로 다이(72)를 검사하는데 사용된다. 본 발명의 한 실시예에서, 모니터 유닛(60, 61, 62, 63) 각각은, 도 1에 따른 테스트 유닛(8)과 모니터 유닛(10)의 요소를 포함한다.
다른 실시예들도 다수의 모니터를 포함하고, 모니터 유닛(10)의 다른 실시예들을 포함할 수 있음에 유의해야 한다. 모니터(60, 61, 62, 63) 각각은 스크라이브 그리드(65) 내에 포함된다. 본 발명의 한 실시예에서, 모니터(60, 61, 62, 63) 모두는 다이(72)를 검사하기 위해 사용되고, 각 개별 다이는 각 면 상의 상기 모니터 유닛을 이용하여 검사되어 대형 다이 전체가 각 단일 유닛 상의 초과 전력 수요를 포함한다. 주문 형상(custom configuration)은 다양한 웨이퍼 크기를 수용할 수 있음에 유의해야 한다.
계속해서, 도 4는 스크라이브 그리드(65)에 위치한, 모니터 유닛(10)인, IDDQ 스크라이브 그리드 유닛(51)을 도시한다. 모니터 논리 유닛(54)는 IDDQ 스크라이브 그리드 유닛(51)의 일부분이다. PVdd(30, 32, 50), Vdd(34, 36), MONOUT(38), ACT(40), IN0(42), IN1(44), IN2(46), IN3(48), GND(52) 등의 여러 패드가 모니터 논리 유닛(54)에 인접하다. 도 4에 도시된 실시예에서, IDDQ 스크라이브 그리드 유닛(51)은 도 2의 테스트 유닛(8)에 포함되어 도시된 패드를 포함한다. 도 2에 도시된 바와 같이, 패드 ACT(2), MONOUT(3), PVdd(4) 각각이, 도 2의 ACT(40), MONOUT(38), PVdd(50)에 대응한다. IDDQ 스크라이브 그리드 유닛(51)에서, Vdd(34), Vdd(36), GND(52)는 대응 전력원 및 검사되는 장치의 접지 핀에 연결된다. 도 4에 도시된 실시예는 도 1의 테스트 유닛(8)에 부가된 부가적인 패드를 필요로 하지 않지만, 테스트용 패드를 실행하기 위한 스크라이브 그리드의 소모 영역을 이용한다. 본 발명의 한 실시예에서, 모니터 논리 유닛(54)은 도 1에 따른 테스트 유닛(8) 및 모니터 유닛(10)에 포함된 소자의 복합으로 구성된다.
도 5는 도 2에 따른 테스트 시스템을 도시한 것으로, ACT(2), MONOUT(3), PVdd(4), Vdd(6),GND(7) 각각은 모니터 유닛(10)에 연결된다. 실시예에서, ACT(2), MONOUT(3), PVdd(4), Vdd(6), GND(7) 각각으로부터 모니터 유닛(10)으로 각 개별 패드로부터 다이의 에지로의 경로를 제공한 후 스크라이브의 적어도 한 층을 통해 연결하여 모니터 유닛(10)에 연결된다. 계속해서 설명하기 위해, 다른 결합 패드는 빗금을 친다. 도 5의 상기 테스트 시스템은 다이 상의 특정 스위치, 즉 다이 외부의 스위치에 의한 또는 상기 다이 상의 입력/출력(I/O) 링으로 배선된(hardwired) 형상에 의해 필요한 절환을 실행할 수 있다.
도 1과, 도 2와, 도 5에 도시된 실시예를 참고로, 웨이퍼 레벨 검사가 다이(5)의 적어도 한 구석에 테스트 유닛(8)을 위치시켜 행해진다. 이는 상기 구석 패드가 전형적으로 결합하지 않고 일반적으로 소모성이라는 이점이 있다. 본 발명의 다른 실시예는 테스트 유닛(8)의 일부분으로 도시된 패드, 특히 ACT(2), MONOUT(3), PVdd(4)를 다이(5)의 외부에 위치시키는 것에 유의해야 한다.
도 2의 모니터 유닛(10)의 레이아웃에 관해, 모니터 유닛(10) 내의 대부분의 영역을 스위치(20) 크기가 차지하고, 도 3에 도시한 바와 같이, 다이에 여러 모니터 유닛(10)이 응용될 수 있다. 여러 모니터는 다이(5)에 대해 보다 많은 전원을 공급할 수 있고, 특히 다이(5)가 여러 전원 패드(즉, Vdd(6))를 가질 때 바람직하다. 여러 모니터를 실행하면, 각 모니터가 활성 신호를 수신하는 전 모니터에서 다이(5)의 결점을 검출할 수 있다. 또한, 정규 테스트 상태(즉, 비영점입력 Idd 검사)에서, 모니터 유닛(10)이 상기 테스트 시스템으로부터 효과적으로 제거된다. 전력은 모니터 유닛(10)의 전류 모니터 스위치를 통해서보다 Vdd로 직접 전달된다. 비록 다른 실시예가 모니터 유닛(10)을 다이(5) 내에 위치시켰지만, 상기 스크라이브 그리드 내에 위치시키면 고안 상의 제한을 감소시키고 테스트 유연성을 증가시킨다.
특히 다이(5) 내에 있는 패드를 사용하면 유리하다. 예를 들어, 다이(5) 내에 초과 회로를 부가하는 단점을 극복하기 위해, 다른 실시예는 출력 패드에 연결된, 스위칭용 출력 버퍼를 사용한다. 도 6 및 도 7은 출력 버퍼의 재사용을 도시한다.
도 6에 따라, 다이(71)는 여러 테스트 그룹(20, 21, 29)를 포함한다. 도 7은 테스트 그룹(68)을 상세히 도시한다. 도 6에 도시한 바와 같이, 테스트 그룹(68)은 PVdd/OUT0(23), PVdd/OUT1(35), Vdd(25), PVdd/OUT2(37), PVdd/OUT3(27)을 포함한다. 테스트동안, 패드(23)는 의사 Vdd, 즉 PVdd로 사용할 수 있고, 정규 동작동안 패드(23)는 출력, 즉 OUT0로 사용할 수도 있다. 도시된 다른 패드도 마찬가지로 도시한다. 동일 그룹이 테스트 그룹(21 및 29)에도 존재한다. 여러 출력 패드가 테스트 그룹에 포함될 수 있다. 상기 출력 패드의 수는 전형적으로 Vdd 패드의 위치에 따른다. 테스트 그룹(20, 21, 29)은, 출력 패드(23, 35, 37, 27)에 싸인 전원 패드, Vdd(25)를 갖는, 종속성(dependence)을 나타낸다.
도 7을 참고로, 테스트 그룹(68)의 실시예의 상세한 설명은 패드(23 내지 27)를 포함한다. NOR이라고 이름붙여진, 모니터 유닛(67)의 출력은 멀티플렉서(MUX)(45 내지 47)에 연결된다. 멀티플렉서(45 내지 47) 각각은 정규 모드에서의 동작을 나타내는 정규 기능 입력(NFI)과 상기 NOR 출력으로부터의 입력을 수신한다. MUX(45)는 출력 버퍼(33)에 연결되고, MUX(47)는 출력 버퍼(31)에 연결된다. 본 실시예의 모니터 유닛(67)는 다이(71) 내에 포함되고, 검사동안 스위치로 출력 버퍼를 이용한다. Vdd(25)는 도 6 및 도 7에 PVdd/OUT2(23) 내지 PVdd/OUT3(27)로 표시된 다수의 출력 패드와 연관된다. 출력 버퍼는 전원 패드와 관련 출력 패드에 연결되고, 각 출력 버퍼는 다시 관련 멀티플렉서에 연결된다. 출력 버퍼(33)는 Vdd(25) 및 PVdd/OUT0(23)에 연결된다. MUX(45)는 출력 버퍼(33)에 연결된다. 마찬가지로, 출력 버퍼(31)는 Vdd(25)와 PVdd/OUT3(27)에 연결된다. MUX(47)는 출력 버퍼(31)에 연결된다. 본 발명의 실시예에서, 출력 N 채널 스택은 IDDQ 모드 신호가 IDDQ 검사동안 하이(high)일 때 턴오프된다.
도 7에서, 영입력 전류 검사는 모니터 유닛(67)에 의해 제어된다. 모니터 유닛은 MUX(45 내지 47)를 제어하고, 검사에 사용되는 출력 버퍼에 관련된다. 본 발명의 실시예에서, 영입력 검사동안, 모니터 유닛(67)은 모든 출력 버퍼 P 채널 풀업(33 내지 31)을 출력 N 채널 스택을 디스에이블링하는 동안 온 또는 오프시킨다. 또한, 영입력 검사동안, PVdd가 패드(23 내지 27)에 공급된다. 영입력 검사의 외의 동작을 위해서는, 정규 기능 입력(NFI) 신호가 멀티플렉서(45 내지 47)에 공급되고 패드(23 내지 27)가 상기 패드(23 내지 27)로 외부 전압이 공급되지 않는 출력 패드로 정해진다.
다시, 도 7을 참고로, Vdd(25)는 모니터 유닛(67)에 연결된다. 활성 신호는 ACT(55)로부터 모니터 유닛(67)로 제공된다. 모니터 유닛(67)은 MONOUT(43)로 모니터 신호 출력을 제공한다. 도 8을 참고로 모니터 유닛(67)을 자세히 설명한다. IDDQ 모드 신호는 IDDQ MODE(49)로부터 모니터 유닛(67)과, LFSR(57)와, MUX(45 내지 47)에 공급된다. Vdd(25)는 또한 테스트중인 회로(CUT:73)에 연결된다. 모니터 유닛(67)은 스위치(20)를 포함하는 모니터 유닛(10)인 모니터 유닛(10)과 실질적으로 상이하고, 모니터 유닛(67)은 스위치로 패드(23 내지27)와 관련된 출력 버퍼를 이용한다. 모니터 유닛(67)은 의사 Vdd가 다이(71) 외부로부터 패드(23 내지 27)를 통해 공급되도록 한다. 본 발명의 실시예에서, P 채널 스위치의 우물(well)이 정규 모드에서 Vdd이고 IDDQ 모드에서 PVdd임에 유의해야 한다. 상기 출력 핀을 다중화(muxing)하는 여러 방법이 가능하고, PVdd로부터 전력이 공급된 다목적 핀인, 다른 사용하지 않는 I/O 핀의 사용을 포함한다.
도 8은 도 7로부터 모니터 유닛(67)의 한 회로예를 상세히 도시한다. 모니터 유닛(67)은 입력 Vdd, PVdd, IDDQ 모드 신호, 활성 신호를 수신한다. 모니터 유닛(67)은 MONOUT(43)에 출력을 제공하고, NOR 신호를 제공한다. 특히, 모니터 유닛(67)은 IDDQ MODE(49)로부터 레벨 검출기(58)로의 입력으로 IDDQ 모드 신호를 수신한다. 상기 IDDQ 모드 신호는 또한 증폭기(56)에 제공된다. 증폭기(56)는 레벨 검출기(58)에 연결된다. 레벨 검출기(58)는 래치(59)에 연결된다. 래치(59)는 MONOUT(43)와 게이트(89)에 모니터 신호를 출력한다. 게이트(89)는 또한, ACT(55)로부터 활성 신호를 수신하고 MUX(45 내지 47)로 NOR 출력을 출력한다. 또한, 상기 ACT(55)로부터의 활성 신호는 래치(59)의 리셋에 제공된다. 증폭기(56)는 PVdd(53)과 Vdd(25)로부터 입력을 수신한다. ACT(55)로부터의 활성 신호는 증폭기(56)에 제공된다. 다른 실시예에서, 분리된 PVdd 패드를 내부적으로 필요로하지 않는 PVdd 신호를 제공할 수도 있다.
도 9는 IDDQ 스크라이브 그리드 유닛(51)에 인가된 도 2의 테스트 시스템의 다른 실시예에 따른 포트 핀을 도시하며, 여기서 상기 포트 핀은 풀업 디스에이블이다. 스위치(76)는 Vdd(78)와 출력 버퍼(77)에 연결된다. 출력 버퍼(77)는 Vdd(78)과 OUT0에 연결된다. 도 9에 도시된 다른 실시예에서, IDDQ 모드 신호는 커플러(69)와 부가적으로 게이트(75)에 제공되는데, 여기서 게이트(75)는 인버터이다. 정규 기능 입력(NFI) 신호는 CMOS 커플러(69)에 제공되고, 여기서 커플러(69)는 스위치(76)와 게이트(75)의 출력에 연결된다. 본 발명의 실시예에서, 모든 출력 P 채널 풀업이 IDDQ 검사동안 디스에이블이기 때문에, 스위치(20)를 통해 테스트중인 회로로 공급되는 전류는 현저히 감소된다. 따라서, 스위치(20)의 결과적 크기가 감소하고, 회로 디자인이나 제작에 매우 바람직하다.
IDDQ 모드 신호가 로우(low)가 되면, 모니터 신호는 로우가 된다. 다시 도 2를 참고하면, 활성 신호가 스위치(20)를 온 및 오프로 한다. Vdd에 인가된 전력의 정규 검사는 활성 로우 및 스위치(20) 오프가 된다. 완화된 정규 검사는 전형적으로 특정 조건에서 출력 버퍼를 검증하기 위해 행해진다. 상기 로우 IDDQ 모드 신호는, 도 9에서와 같이, P 채널 풀업을 인에이블한다. 완화된 정규 검사동안과 IDDQ 검사동안, 전력은 도 2에서와 같이, PVdd에 인가된다. 활성 신호는 완화된 정규 검사동안 하이로 유지된다.
IDDQ 검사는 도 2에 도시된 바와 같이, IDDQ 모드 신호 하이와 PVdd에 인가된 전력으로 행해진다. 스위치(20)가 상기 다이의 소모성 부분 또는 스크라이브 그리드에서 행해지면, 완화된 정규 검사와 IDDQ 검사 모두는 단일 프로브 구성(single probe configuration)및 단일 경로 프로브 검사(single pass probe testing)로 가능하다. 출력 P 채널 풀업을 사용하여 스위치(20)를 실행하고 전형적으로 적어도 두개의 프로브 구성을 필요로하는, 도 7에 도시된 실시예를 비교한다. IDDQ 검사는 PVDD/OUT2(23)에 인가된 전력으로 실행된다. 상기 출력의 확인은 VDD(25)에 인가된 전원으로의 정규 검사 동안에 행해진다.
도 10은 테스트 시스템이 테스트중인 회로로의 입력과 테스트중인 회로로부터의 출력으로 구성된, 본 발명의 실시예를 도시한다. 도 10의 테스트 시스템은 테스트중인 회로, 즉, CUT와 인터페이스하기 위해 선형 피드백 시프트 레지스터(LFSR)를 포함한다. CUT(82)는 테스트될 회로이고, 비록 본 발명에 따라 여러 구성이 있을 수 있지만, 간략히하기 위해 상기 테스트 그룹들과 LFSR들 사이에 위치시킨다. 입력 테스트 그룹(91)은 CUT(82)와 직접 인터페이스하도록 사용된다. LFSR(92)에 의해 테스트 패턴 생성이 행해지고, LFSR(92)은 CUT(82)로의 응용을 위해 입력 테스트 그룹(91)에 연결된다. 패턴 생성기는 여진 발생기로도 언급된다. 여진 발생은, 입력 테스트 그룹(91)을 통해 CUT(82)로 다양한 전압과 신호를 공급하는 LFSR(92)에 의해 생성된 패턴을 포함한다. 실시예에서, 도 4와 같이, 데이터가 LFSR(92)로 제공됨에 유의해야 한다. LFSR(92)는 CUT(82)에 인가되는 감소된 수의 입력 자원을 필요로 하는, 여진 발생을 방지시킨다.
CUT(82)에 인가되는 패턴, 즉 여진은 감소된 수의 입력 자원을 사용하여 제공될 수 있고, 인가 방법은 직렬 인가를 포함한다. 결과, 즉 검사에 대한 응답은, CUT(82)로부터 출력 테스트 그룹(90)으로의 출력으로 제공된다. 입력 테스트 그룹(91) 및/또는 출력 테스트 그룹(90)은 상기 다이 상에 존재할 수 있고, 또 상기 스크라이브 그리드에 포함될 수도 있다. 마찬가지로, 패턴 발생기 LFSR(92) 및/또는 응답 분석기 LFSR(93)은 상기 다이 상에 존재할 수 있고 또 상기 스크라이브 그리드에 포함될 수도 있다. 출력 테스트 그룹(90)은 또한, 응답 분석기로도 언급되는, 기호 분석기(signature analyzer) LFSR(93)에 연결된다. LFSR(93)은 테스트 결과 또는 출력을 방지하는데 사용되며, 그로부터 연속적으로 시프트되어, 동작의 시퀀스에 관한 기호를 메모리 장소, 즉, 레지스터와 같은 기억 유닛에 기억시킨다.
도 11은 도 2에 도시된 본 발명의 실시예에 관한 타이밍도를 도시한다. 시간(t0)에서 시작해서, 활성 신호 전이는 하이 레벨로 되고, 이는 도 2에 따라, 래치(28)를 리셋시키고 스위치(20)를 턴온시킨다. 이 때, 모니터 신호는 로우가 된다. 시간(t1)에서, 활성 신호는 스위치(20)를 턴오프시키는 로우로 되고, 모니터링될 지연 주기를 시작한다. 모니터 지연 주기는, 모니터 신호가 결함을 나타내는 하이가 될 때, 시간(t2)에서 종료한다. 모니터 신호 전이 하이는 복구시키기 위해 스위치(20)를 턴온시킨다. 하이로 되는 상기 모니터 신호가 다이(5)에서의 결함을 나타내는 것에 유의해야 한다.
도 11의 타이밍도에서, 활성 신호가 하이가 된 직후, 시간(t3)에서, 상기 모니터 신호는 다시 로우로 된다. 상기 스위치(20)가 시간(t4)까지 ON으로 유지됨을 유의해야 한다. 시간(t4)에서, 상기 활성 신호는 로우로 되고 스위치(20)를 턴오프시킨다. 시간(t4) 후, 상기 활성 신호는 로우로 되고 스위치는 OFF를 유지한다. 도 11의 타이밍도의 위에 걸쳐 도시된 바와 같이, 도시된 예에서, 시간 주기(t0내지 t3)는 영입력 IDD이 소정의 IDDQ 임계 레벨 이상일 때의 시간을 나타낸다. 시간(t4)에 이어지는 주기에 대해, 영입력 IDD는 상기 소정의 IDDQ 임계 레벨보다 작다. 각 활성 신호 사이클의 끝에서 상기 모니터 신호가 샘플 윈도우(sample window)동안 검사용으로 사용될 수 있음에 유의해야 한다.
도 12는, 도 11과 관련되고, 증폭기(24)의 출력 및 관련 전압(PVdd, Vdd, IDD)과, 레벨 검출기(26)의 출력과, 모니터 신호를 도시한다. 도 12의 타이밍도는 일반적으로 도 11의 타이밍도에 대응한다. 시간(t0)에서, 상기 활성 신호는 하이이고, 스위치(20)는 ON으로 된다. 이때, 도 12에 도시한 바와 같이, IDD에서 대응 스파이크(spike)가 있다. Vdd 레벨은 시간(t1)에서부터 감쇠하기 시작한다. 증폭기(24)의 레벨 출력은 시간(t1)에서부터 증가하기 시작하여 시간(t2)에서 임계 레벨에 이른다. 상기 임계 레벨에 도달하였음은, 검출 실패를 나타내고, 결과적인 하이 모니터 신호와 함께, 레벨 검출기(26)의 하이 출력으로 된다. 상기 모니터 신호는 시간(t3)까지 하이를 유지함에 유의해야 한다. 상기 레벨 검출기 출력은 시간(t2)에서 하이로 펄스되고 시간(t2) 내지 시간(t3)의 주기동안 로우로 된다.
도 2, 도 11, 도 12를 참고로, 상기 타이밍도는 본 발명 실시예의 동작을 자세히 도시한다. 동작 시, 모니터 유닛910)은 상기 활성 신호에 의해 인에이블된다. 상기 활성 신호의 하강 에지에서 시작하는, 상기 모니터 신호 싸이클 시작 시, 전력은, 실시예에서 P 채널 스위치 트랜지스터인, 스위치(20)를 통해 Vdd로부터 끊어진다. IDDQ 폴트(fault)가 있을 때, Vdd는 이례적인 전류 경로를 통해 감쇠하고, 상기 증폭기(24)는 상기 원래 Vdd 레벨과 상기 감쇠된 Vdd 레벨 사이의 차를 증폭한다. 상기 레벨 검출기(26)는 상기 IDDQ 모니터 래치(28)의 SET에 하이로 펄스한다. 상기 SET 래치(28)는 스위치(20)를 ON으로 하고 Vdd의 더 이상의 감쇠를 방지한다. 상기 활성 신호의 상승 에지는 상기 모니터 신호 싸이클을 종료시키고 래치(28)는 다음 싸이클을 대비하여 RESET한다.
도 13은 본 발명의 실시예에 따른, 프로브라 언급되는 웨이퍼 레벨에서 검사를 포함한, 테스트 장치를 도시한다. 프로브에서 프로브 카드는 검사될 웨이퍼와의 인터페이스에 이용된다. 상기 프로브 카드는 전형적으로, 테스트 패턴을 공급하고 수신하는 접촉 표면과, 전원과, 접지와, 클럭 신호와, 프로브 검사동안의 테스트에서 회로로의 다른 신호를 포함한다. 상기 접촉 표면은 상기 테스터나 테스트 시스템에 접속한다. 웨이퍼와 장치 내에 배치된 핀 또는 바늘이 상기 접촉 패드에 접속되어, 상기 접촉이 상기 CUT 상의 각 패드와 정합된다.
도 13은 프로브 카드(101)가 도 4의 IDDQ 스크라이브 그리드 유닛의 패드에 대응하는 프로브 바늘을 포함하는 프로브 카드 장치(100)를 도시한다. 간단하고 명료한 비교를 위해, 단지 수개의 바늘만을 도시하였다. 특히, 상기 프로브 카드(101)의 프로브 바늘은 PVdd(30), Vdd(34, 36), MONOUT(38), ACT(40), OUT1(87), OUT2(88)을 포함한다. Vdd(34 및 36)는 프로브 카드(101) 상에서 서로 단락되고, 하나는 CUT를 포함하는 다이(5)에 정렬되고, 하나는 모니터(62)에 정렬된다. 상기 다이(5)가 도 3의 웨이퍼(70)와 동일한 웨이퍼의 일부분임에 유의해야 한다. 또한, OUT1(87)과 OUT2(88)는 다이(5)에 정렬되고, 상기 언급된 다른 바늘들은 모니터(62)에 정렬된다. 도 13에 도시된 바늘들은 프로브 카드(101) 내에 위치하고 다이(5)와 모니터(62)에 정렬된 바늘과 동일한 예이다. 또한, 도시된 바늘은 프로브 바늘의 일부분을 나타낸다. 본 발명의 다른 실시예에서, 프로브 바늘의 동일 부분은 프로브 카드(101) 주변과 다이(5)와 모니터(61), 다이(5)와 모니터(63), 다이(5)와 모니터(60)의 인터페이스에 위치한다. 또다른 실시예에서, 모니터 유닛(60, 61, 62, 및/또는 63)과 다이(5)와의 어떤 결합도 가능하다. 다양한 배치에 따라 대형 다이, 즉 전략적으로 배치된 전력을 소비하는 모듈을 갖는 다이의 효과적이고 확실한 검사가 가능하다. 또한, 본 발명은, 상이한 다이의 다양한 모양에 테스트 환경을 적합하게 하는, 바늘 부분을 유연하게 배치할 수 있다.
도 14에 도시된 본 발명의 다른 실시예는, 도 10에 도시된 실시예와 동일하다. 데이터는 LFSR을 포함하는 여진 발생기(81)에 제공된다. 여진 발생기(81)는 CUT(83)에 양방향으로 연결된다. CUT(83)는, CUT에 독립 클럭 신호(independent clock signal)를 공급하는 클럭 발생기(85)에 연결된다. 부가적인 클럭 소스의 이점은 CUT(83) 검사의 주파수 유연성을 부가한다. 클럭 발생기(85)는 CUT(83)에 다른 주파수를 제공하는데, 상기 주파수는 상기 테스터 또는 테스트 환경에서 가능한 최대 주파수보다 클 수 있다. 다른 주파수 발생은 테스트 환경을 보다 낡고, 느리게하여, 새로운 장치의 상승하는 주파수에서의 고성능 검사를 행하게 한다. 일반적으로, 상기 프로브 바늘에 의해 유도된 인덕턴스 때문에, 테스트중인 회로는 장착된 다이보다 낮은 주파수에서 프로브되어야 한다. 또한, 웨이퍼 레벨 검사에서, 전원과 접지간의 짧은 도선 길이를 필요로 상기 다이에 아주 근접하게 감결합 커패시터(decoupling capacitors)를 부착시키기 어렵다.
전류 모니터(86)는 CUT(83)에 연결되어 CUT(83)에 Vdd를 제공한다. 또한, 응답 분석기(84)는 CUT(83)에 양방향으로 연결된다. 다음, 응답 분석기(84)는 데이터 출력을 제공한다. 본 발명의 실시예에서, 데이터 출력은 직렬 출력이다. 제어 신호는 상기 테스트 시스템, 특히, 여진 발생기(81)와, 전류 모니터(86)와, 응답 분석기(84)와, 클럭 발생기(85)를 제어하기 위해 사용된다. 도 14에 도시된 본 발명의 실시예에서, 여진 발생기(81)는 상기 검사 시스템보다 높은 클럭 속도로 작동한다. 응답 분석기(84)는 상기 테스터에 의한 검증을 위해, 실시예에서 여진 발생기(81)보다 느린 클럭 속도로 외부 핀으로 직렬 시프트된 출력 기호로 감쇠된다.
본 발명의 실시예에서, 클럭 발생기(85)와, 여진 발생기(81)와, 응답 분석기(84)는 모두 CUT(83) 외부에 있고, CUT(83)가 있는 웨이퍼의 스크라이브 그리드에 포함된다. 상기 검사 회로를 스크라이브 그리드 내에 위치시켜, 효과적으로 사용할 수 있는 다이 면적이 증가한다. 또한, 상기 검사 회로를 사용하여 여러 다이를 테스트할 수 있다. 클럭 발생기(85)에 의해 제공된 가변 주파수 제어는, 제한된 주파수 테스터로 고속 검사를 해야하는, 웨이퍼 레벨 검사에서의 주요 결점을 해소시킨다.
본 발명의 다른 실시예에서, 도 14에 도시된 성분 모두는 상기 다이 상에 있어, 본 발명의 검사 방법이 웨이퍼 레벨 검사에도 응용될 수 있게 한다. 상기 테스트 회로를 다이 상에 배치하는 것은 다이의 사용할 수 있는 면적에 비용을 들이지만, 본 발명은 향상된 내부 자체 테스트(biult-in-self-test:BIST)를 제공한다. 또한, 상기 다이 내에 포함시키면 상기 테스트 회로를 사용하는 소비자가 상기 분야에서의 분석 및 확고한 검사에 유익하다. 상기 다이 내에 포함된 요소들이 갖는 다른 이점은 후에 검사하기 위해 필요한 인자의 수를 감소시킨다는 점이다.
본 발명의 또다른 웨이퍼 레벨 실시예는 CUT(83)의 외부에 전류 모니터(86)를 갖는다. 여진 발생기(81)와 클럭 발생기(85) 모두는 상기 다이 내에 포함된다. 본 발명의 실시예에서, 상기 다이 내의 응답 분석기(84)의 실행은 도 9에 도시된 바와 같이, 테스트 출력 하의 모든 회로를 디스에이블링시킨다. 테스트동안 CUT(83)에 의해 소비되는 전류의 감소로 인해 스위치가 더 작아지고 비용이 감소된다.
본 발명은 영입력 전류 측정 및 분석을 이용하고 웨이퍼 레벨의 스크라이브 그리드의 소모성 영역을 통합시킨 융통성 있는 다이 검사 방법을 제공한다. 본 발명의 실시예에서, 상기 다이의 소모될 영역, 즉 결합되지 않는 구석 부분은 상기 테스트 회로에 통합된다. 다른 실시예들도 본 발명과 일치하는 조합 및 구성을 갖는다.
(본 발명의 동작)
본 발명에 따르면, 결함 회로 검출은 시간에 대한 전압 감쇠를 관찰하여 행해진다. 상기 관찰된 전압은 전원의 감쇠 용량성 전압(decaying capacitive voltage)이다. 상기 관련 영입력 IDD 전류, 즉 IDDQ는, 전압(Vdd)의 감쇠와 그 지연 시간의 함수이다. 본 발명은, 도 2에 도시된 바와 같은, 스위치에 공급되는 의사 전원 전압, 즉 PVdd를 이용한다. 본 발명의 실시예에서, 검사는 다이(5) 상에 상주한다. PVdd는 테스트중인 회로에서 모니터 유닛(10)으로 공급된다. 정규 동작동안, 스위치(20)는 OFF이고, 패드 PVdd(4)로부터 모니터 유닛(10)으로 아무런 전압이 공급되지 않는다. 정규 동작동안, 전원 전압은 패드 Vdd(6)로 공급된다. 정규 동작은 다이(5)의 기능적인 검사를 나타내고, 영입력 전류 검사를 포함하지 않는다.
본 발명은 패드 PVdd(4)와 스위치(20)로부터 공급된 PVdd를 이용하는 영입력 Idd를 모니터링하는 방법을 제공한다. 테스트 유닛(8)은 모니터 유닛(10)에 활성 신호를 제공한다. 프로브동안 상기 활성 신호는 테스터로부터 패드 ACT(2)로 제공되고, 패드 ACT(2)로부터 테스트 모니터 유닛(10)에 제공된다. 본 발명의 실시예에서, 상기 활성 신호는 로우 액티브 신호이다.
상기 활성 신호의 표명(assertion)은 도 11에 시간(t1)에서 도시된다. 상기 활성 신호가 표명될 때, 스위치(20)는 OFF로 된다. 이 시간동안, 도 11에서 샘플 윈도우(sample window)에서 보이는 대기 주기(wait period)가 존재한다. 상기 샘플 윈도우는 MONOUT이 스트로브되는 시간을 가리킨다. 도 11에 도시된 제 1 예에서와 같이, 상기 샘플 윈도우와 일치하는 하이 모니터 신호, MONOUT는, 다이(5)의 영입력 IDD가 IDDQ 임계보다 크다는 것을 나타내고 다이(5)에 일정 유형의 결함이 있다.
도 2에 도시된 바와 같이, 실시예에서의 모니터 유닛(10)은 다이(5) 상에 존재하지 않고, 도 3에 도시된 바와 같이 모니터 유닛(60, 61, 62, 63)중 어느 것도 될 수 있다. 모니터 유닛(10)은 상기 활성 신호에 의해 시스템 클럭 전이 사이에서 인에이블되고, 하이 활성 신호동안, 테스트 패턴이 다이(5)에 입력으로 인가된다. 일단 상기 활성 신호 전이가 로우이면, 상기 모니터 유닛(10)의 모니터링 기능이 시작한다. 상기 모니터링 사이클의 시작에서, 전력이 스위치(20)를 통해 Vdd로부터 끊어진다. 본 발명의 상기 실시예에서 스위치(20)가 P 채널 스위치 트랜지스터임에 유의해야 한다. 영입력 Idd 폴트의 존재 시, Vdd는 이례적인 전류 경로를 통해 감쇠한다. 상기 증폭단은 Vdd와 PVdd 사이의 차이를 증폭하여 제공한다. IDDQ 폴트가 존재하면, 레벨 검출기(26)는 래치(28)의 SET에 하이 펄스를 보낸다. 다음, 래치(28)는 스위치(20)를 턴온시켜 Vdd의 다른 강하를 방지한다. 정규 IDDQ 검사는 다이에 제 1 패턴 하이 IDDQ 전류가 약해진다. 디버그 모드동안 Vdd 내지 PVdd 레벨을 복구하고 테스트중인 회로의 부가적인 상태를 테스트한다. 결함있는 다이는 IDDQ 전류 검사에 실패한 하나 또는 불과 몇개의 패턴만을 갖는다. 상기 활성 신호의 상승 에지는 상기 모니터링 사이클을 종료한다. 또한, PVdd는 래치(28)가 SET 또는 RESET일 때 클럭 전이동안 모든 전력을 수신한다는 것에 유의해야 한다.
도 3을 참고로, 상기 설명한 모니터 유닛(10)은 상기 모니터(60, 61, 62, 63) 각각과 동일하다. 마찬가지로 다중 스위치가 병렬로 실행된다. 스위치(20)와 같이, 하나의 모니터 스위치가 각 내부 전원 전압 패드에 대해 바람직함에 유의해야 한다. VLSI 칩은 일반적으로 다중 모니터 스위치를 필요로 함에 유의해야 한다. 다이 영역 구속(constraints)을 만족시키는 최소한의 수의 스위치를 사용하기 위해, 스위치(20)는 병렬 대형 P 채널 장치 및 분로 다이오드로 실행될 수 있다. 상기 조합은 IDDQ 패턴 응용동안 PVdd와 Vdd 사이의 전압차를 제한한다.
상기 부가적인 결합 패드가 다이의 구석에 부가될 수 있음에 유의해야 한다. 전형적으로 세 패드가 각 구석에 부가되어 다이당 총 12 패드가 부가될 수 있다. 상기 구석 패드는 패키지 내에서 결합되지 않고 단지 웨이퍼 프로브를 위해 사용된다. 도 2에서와 같이, 구석 패드는 ACT(20), MONOUT(3), PVdd(4)로 사용될 수 있다. 도 4에 도시된 다른 실시예는 스크라이브 그리드를 이용하여 패드 ACT(2), MONOUT(3), PVdd(4)에 영역을 제공한다. 도 4에 따라, ACT(2)는 활성 패드(40)에 대응하고, MONOUT(3)는 MONOUT(38)에 대응하며, PVdD(4)는 PVdd(32, 30, 50)에 대응한다. 도 4에 도시된 실시예의 이점은, 필요한 패드를 포함하여, 상기 회로가 그 자체로 완성되고, 웨이퍼 상의 다른 다이를 테스트하는데 이용할 수 있다는 것이다.
활성 및 모니터 신호와 같이, 스위치(20)는 다이 상 또는 스크라이브 내에서 상기 에지 실(edge seal)을 통해 금속의 상부 레벨을 넘어(breaching) 실행될 수 있다. 상기 다이가 웨이퍼 상의 금속을 통해 모니터링 유닛과 접속된 실행의 일례가 도 5에 도시된다. 여기서, 영입력 검사와 관련된 상기 패드들만 모니터 유닛(10)에 접속된다. 상기 모니터 유닛(10)은 상기 웨이퍼의 소모성 영역에 포함되는 반면, 상기 영입력 전류 검사와 관련된 패드, 즉, ACT(2), MONOUT(3), PVdd(4), Vdd(6), GND(7)은, 모두 다이(5)에 포함됨에 유의해야 한다. 또한, 다이(5)에 포함된 패드중 일부는 다이(5)의 소모성 부분에 포함됨에 유의해야 한다. 상기 실행으로, 동일한 테스트 하드웨어를 갖는 프로브 검사를 가능하게 하는 완화된 정규 테스트와 IDDQ 테스트 모두를 실행할 수 있다. 여기서, 전력은 스위치(20)를 통해 상기 칩에 인가되고, 스위치(20)는 상기 완화된 정규 테스트동안 도통된다. 완화된 정규 검사는 보다 느린 출력 전이를 행함을 유의해야 한다.
도 6 내지 도 8에 도시된 본 발명의 실시예에서, 모니터 유닛(10)은 다이(71)에 포함된다. 다이(71)는 도 7에 도시된 테스트 그룹(68)을 포함함을 유의해야 한다. 상기 실시예에서 스위치(20)는 패드(23 내지 27)와 관련된 출력 버퍼를 이용하여 실행된다. 스위치(31 내지 33)의 사용은, 전형적으로 모니터 유닛(10)의 가장 큰 부분인 스위치(20)에 대한 필요성을 감소시킴에 유의해야 한다. 이는 또한 PVdd 패드 위치의 출력 패드(23 내지 27)의 사용이 도 2의 실시예에서 필요하도록 한다. 도 6에 도시된 실시예에서, 상기 모니터 유닛은 다이(71) 내에 포함된다.
도 7을 참고로, ACT(55)는 모니터 유닛(67)에 활성 신호를 제공하는데 이용된다. 모니터 유닛(67)이 모니터 유닛(10)과 동일하나, 모니터 유닛(10)에 포함된 스위치가 모니터 유닛(67)에는 필요하지 않음에 유의해야 한다. 모니터 유닛(67)은 IDDQ 모드 패드(49)로부터 IDDQ 모드 신호를 수신한다. IDDQ 모드 신호는 또한 MUX(45 내지 47)의 기능을 결정한다. 사실상, 상기 IDDQ 모드 신호는 영입력 IDD 전류 검사를 행할지 또는 상기 출력 포트의 정규 기능을 행할지를 결정한다. 이 경우 스위치(20)는 상기 출력 버퍼를 사용하여 실행되나, 모니터 유닛(67)의 기능은 변하지 않고 타이밍은 도 11에 따른다. 상기 본 발명의 실행에서의 차이점은 단지 모니터 유닛(67)이 다이(71) 상에 있고 스위치로 출력 버퍼(23 내지 27)를 사용한다는 것임을 유의해야 한다.
도 13에 도시된 바와 같이 다이(5) 상에 공간을 보존하기 위해, 웨이퍼의 스크라이브에 포함된 모든 부가적인 모니터링 패드를 갖는 것이 바람직하다. 도 4를 참고로, 실시예에서, IDDQ 스크라이브 그리드 유닛(51)은 상기 스크라이브의 모든 모니터링 기능 패드를 포함한다. 도 4에 도시된 IDDQ 스크라이브 그리드 유닛(51)의 실행은 도 13에 따르며, 여기서, 프로브 바늘은 IDDQ 스크라이브 그리드 유닛(51)에 포함된 패드와 상기 CUT 상의 대응 패드와의 사이의 필요한 접속을 행한다. 도 13은, 모니터링 전원 전압과 신호와 스트로브 신호를 다이(5)와 모니터(60 내지 63)에 제공하는, 프로브 카드(101)를 도시한다. 여기서 모니터(60 내지 63)는 도 4에 도시된 실시예에 설명된 IDDQ 스크라이브 그리드 유닛(51)을 형성한다.
본 발명의 많은 이점은 프로브 또는 웨이퍼 레벨 검사에서 나타난다. 도 3을 참고로, 본 발명의 다른 실시예는 단일 다이의 검사를 위해 단일 모니터 유닛을 포함하고, 또는 단일 다이의 검사를 위해 다이의 적어도 한 면 상에 위치한 여러 모니터 유닛을 포함할 수도 있다. 예를 들어, 테스트 필요, 소정의 적용 범위, 다이(72)의 크기, 웨이퍼(70)의 차원 및 다른 제한 등에 따라, 다이(72)는 모니터(62)만으로 검사할 수 있고, 모니터(62)와 모니터(61 및/또는 62 및/또는 63)의 일정 조합으로도 검사할 수 있다. 또한, 모니터 유닛은, 모니터 유닛이 웨이퍼(70) 상의 다른 다이의 일련의 검사를 위해 재사용되는(reused), 여러 다이에 응용할 수 있다. 본 발명의 실시예에 따라, 모니터(63)는 검사 다이(72)에 사용할 수 있고 검사 다이(74)에 이용할 수 있다.
본 발명은 상기 기능 검사 하드웨어와 상기 모니터 유닛을 조합하여 상기 테스트 프로세스를 능률적으로 하는 방법을 제공한다. 본 발명의 응용의 실시예가 도 14에 도시된다. CUT(83)의 기능 검사를 위해, 패턴이 여진 발생기(81)에 미리 기록되거나 데이터 입력으로 제공된다. 여진 발생기는 CUT(83)에 감소된 형태의 테스트 패턴을 제공한다. CUT(83)에 인가된 패턴은 응답 분석기(84)에 제공되는 결과 출력을 갖고, 다음 데이터 출력을 제공하고, 상기 테스트 시스템에 의해 처리될 수 있다. Vdd는 전류 모니터(86)로부터 CUT(83)로 제공됨에 유의해야 한다.
도 14에 도시된 실시예에서, 클럭 발생기(85)는 독립적으로 CUT(83)에 클럭 신호를 제공한다. 프로브에서 테스터로부터 유용한 보다 높은 주파수에서, 교번적인 주파수가 CUT(83)를 검사하기에 유용하다. 도 14의 테스트 시스템은, 테스트 환경 내에서 이용가능한 것보다 더 높은 레벨로의 테스트 주파수를 변화시키는 능력을 결합한, 단일 테스트 환경에서의 기능 검사를 갖는 조합 영입력 IDD 검사의 이점을 제공한다. 테스터 및 테스트 환경은 유연하고 더 이상 연장되지 않으며, 더욱 고속인 장치를 위해 새로운 테스트 장비를 구입할 필요가 없다.
본 발명은 영입력 전류 검사를 실행하기 위해 상기 다이 및 웨이퍼의 소모성 영역을 사용한다. 본 발명의 실시예에서, 구석 패드는 검사 패드로 사용되고, 상기 구석 부분은 소모성이며 상기 패키지 내에서 결합되지 않는다. 본 발명은 웨이퍼의 스크라이브 그리드 내에 모니터 회로가 위치한 종래 기술을 사용하여 실행될 수 있다. 상기 스크라이브 그리드 영역은 전형적으로 패드 크기 및 회로 크기에 비해 상당히 크다. 또한, 상기 모니터 유닛의 개선, 교체, 변화 등이 다이 디자인의 변경없이 쉽게 행해질 수 있다.
본 발명은 검사에 필요한 인자의 수 및 여분의 다이에 여러 전류 모니터의 사용을 감소한 웨이퍼 프로브 방법을 제공한다. 본 발명은, 모니터 회로를 통해 전원을 공급하는 대신 직접 Vdd에 전원을 인가하여 상기 테스트 회로로부터 쉽게 모니터가 제거되는, 정규 검사를 배제하지 않는다.
본 발명은, 다이가 소정의 특성 또는 다이의 결함 검출에 적합한가를 결정하거나, 다이의 기능 집적을 다양화하는, 영입력 전류 검사를 이용한 방법을 포함한다.

Claims (5)

  1. 웨이퍼의 제 1 부분 상에 집적된 제 1 다이와,
    상기 웨이퍼의 제 2 부분 상에 집적된 제 1 모니터 회로로서, 상기 웨이퍼의 제 2 부분이 상기 웨이퍼의 제 1 부분으로부터 분리되고, 상기 제 1 모니터 회로가 상기 제 1 다이의 의도된 동작을 검증하는 제 1 테스트 동작을 실행하는, 상기 제 1 모니터 회로를 포함하는 웨이퍼.
  2. 웨이퍼의 제 1 부분 상에 집적된 제 1 다이와,
    상기 웨이퍼의 제 2 부분 상에 집적된 모니터 회로로서, 상기 웨이퍼의 제 2 부분이 상기 웨이퍼의 제 1 부분으로부터 분리되고, 상기 모니터 회로가 상기 제 1 다이의 특정 동작을 검증하는 테스트 동작을 실행하는, 상기 모니터 회로와,
    상기 제 1 다이와 상기 모니터 회로에 연결되어 상기 모니터 회로를 선택적으로 인에이블하여 상기 제 1 다이의 특정 동작을 검증하는 테스트 동작을 실행하도록 하는 테스트 장치를 포함하는 테스트 시스템.
  3. 웨이퍼의 제 1 부분 상에 제 1 다이를 집적하는 단계와,
    상기 웨이퍼의 제 2 부분 상에 모니터 회로를 집적하는 단계로서, 상기 웨이퍼의 제 2 부분이 상기 웨이퍼의 제 1 부분으로부터 분리된, 상기 단계와,
    상기 모니터 회로를 인에이블하여 상기 제 1 다이의 의도된 동작을 검증하는 테스트 동작을 실행하는 단계를 포함하는 테스트 동작 실행 방법.
  4. 모드 제어 신호를 제공하여 데이터 프로세서가 제 1 동작 모드와 제 2 동작 모드에서 동작할 때를 나타내는 제어 수단과,
    상기 모드 제어 신호를 수신하는 제어 수단에 연결되고 공지된 동작 전압을 수신하는 출력 버퍼로서, 상기 모드 제어 신호가, 상기 데이터 프로세서가 상기 제 1 동작 모드에서 동작함을 나타내면, 상기 출력 버퍼가 외부적으로 신호를 제공하고, 상기 모드 제어 신호가, 상기 데이터 프로세서가 상기 제 2 동작 모드에서 동작함을 나타내면, 상기 출력 버퍼 부분이 상기 데이터 프로세서에 제공되는 상기 공지된 동작 전압을 제거하는, 상기 출력 버퍼를 포함하는 데이터 프로세서.
  5. 출력 버퍼에서 공지된 동작 전압을 수신하는 단계와,
    상기 데이터 프로세서가 모드 제어 회로를 이용한 제 1 동작 모드 및 제 2 동작 모드에서 동작할 때를 나타내는 모드 제어 신호를 제공하는 단계와,
    상기 모드 제어 신호가, 상기 데이터 프로세서가 상기 제 1 동작 모드에서 동작함을 나타낼 때, 상기 출력 버퍼의 일부분을 인에이블하여 외부적으로 신호를 제공하는 단계와,
    상기 모드 제어 신호가, 상기 데이터 프로세서가 사익 제 2 동작 모드에서 동작함을 나타낼 때, 상기 출력 버퍼의 상기 부분을 인에이블하여 상기 데이터 프로세서에 제공된 상기 공지된 동작 전압을 제거하는 단계를 포함하는 데이터 프로세서 검사 방법.
KR1019980003008A 1997-02-04 1998-02-04 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법 KR19980071048A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/795,030 US5929650A (en) 1997-02-04 1997-02-04 Method and apparatus for performing operative testing on an integrated circuit
US8/795,030 1997-02-04

Publications (1)

Publication Number Publication Date
KR19980071048A true KR19980071048A (ko) 1998-10-26

Family

ID=25164448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003008A KR19980071048A (ko) 1997-02-04 1998-02-04 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법

Country Status (7)

Country Link
US (1) US5929650A (ko)
EP (1) EP0856794A1 (ko)
JP (1) JPH10223716A (ko)
KR (1) KR19980071048A (ko)
CN (1) CN1190255A (ko)
SG (1) SG78283A1 (ko)
TW (1) TW358997B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701374B1 (ko) * 2000-01-12 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 아이디디큐 불량분석 방법
KR20170036599A (ko) * 2015-09-23 2017-04-03 삼성전자주식회사 반도체 소자 형성 방법, 그의 구조

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020157082A1 (en) * 1997-09-30 2002-10-24 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US6278956B1 (en) * 1998-04-30 2001-08-21 International Business Machines Corporation Method of locating a failed latch in a defective shift register
KR100832187B1 (ko) * 1998-08-24 2008-05-23 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置
DE19839807C1 (de) 1998-09-01 1999-10-07 Siemens Ag Verfahren zum Betrieb einer integrierten Schaltung
DE19908379A1 (de) * 1999-02-26 2000-09-14 Orga Kartensysteme Gmbh Einrichtung zum Testen der elektrischen Funktionstüchtigkeit einer kontaktbehafteten Chipkarte
DE19917586C2 (de) * 1999-04-19 2002-01-17 Infineon Technologies Ag Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
US6262585B1 (en) * 1999-06-14 2001-07-17 Intel Corporation Apparatus for I/O leakage self-test in an integrated circuit
US6429677B1 (en) * 2000-02-10 2002-08-06 International Business Machines Corporation Method and apparatus for characterization of gate dielectrics
US7173444B2 (en) * 2000-04-04 2007-02-06 Ali Pourkeramati Structure and method for parallel testing of dies on a semiconductor wafer
US6410350B1 (en) * 2000-06-29 2002-06-25 Advanced Micro Devices Detecting die speed variations
EP1180691A1 (en) * 2000-08-08 2002-02-20 Motorola, Inc. Circuit and method for stress testing a transistor in an integrated circuit device
US6844751B2 (en) * 2000-09-30 2005-01-18 Texas Instruments Incorporated Multi-state test structures and methods
CA2407766C (en) * 2000-11-22 2010-06-29 Ecole De Technologie Superieure Vddq integrated circuit testing system and method
JP2002181893A (ja) * 2000-12-11 2002-06-26 Mitsubishi Electric Corp 半導体装置の検査方法および検査装置
US6677774B2 (en) * 2001-06-26 2004-01-13 International Business Machines Corporation Method for locating IDDQ defects using multiple controlled collapse chip connections current measurement on an automatic tester
JP4041663B2 (ja) * 2001-09-12 2008-01-30 株式会社ルネサステクノロジ 半導体装置及びその検査装置
DE10146177C2 (de) * 2001-09-19 2003-12-11 Infineon Technologies Ag Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer
US7076699B1 (en) 2001-09-19 2006-07-11 Lsi Logic Corporation Method for testing semiconductor devices having built-in self repair (BISR) memory
TW546804B (en) * 2001-11-16 2003-08-11 Advanced Semiconductor Eng Electric testing method for bumps
US6623992B1 (en) * 2002-03-08 2003-09-23 Lsi Logic Corporation System and method for determining a subthreshold leakage test limit of an integrated circuit
US7007212B2 (en) * 2002-03-14 2006-02-28 Matsushita Electric Industrial Co., Ltd. Transmission device, reception device, test circuit, and test method
US7089473B2 (en) * 2002-03-29 2006-08-08 Intel Corporation Method and apparatus for testing a circuit using a die frame logic analyzer
KR100466984B1 (ko) * 2002-05-15 2005-01-24 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
EP1403767A1 (en) * 2002-09-26 2004-03-31 Hewlett-Packard Company Method and apparatus for dynamically varying the processor performance
US6980116B2 (en) * 2002-12-20 2005-12-27 Motorola, Inc. Method for failure detection in a radio frequency device
US7428675B2 (en) * 2003-02-20 2008-09-23 International Business Machines Corporation Testing using independently controllable voltage islands
JP3986989B2 (ja) * 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
KR20060019552A (ko) * 2003-05-22 2006-03-03 테세다 코포레이션 반도체 집적회로 테스트용 테스터 구조
US7289659B2 (en) * 2003-06-20 2007-10-30 International Business Machines Corporation Method and apparatus for manufacturing diamond shaped chips
US6930500B2 (en) * 2003-08-01 2005-08-16 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College IDDQ testing of CMOS mixed-signal integrated circuits
WO2005047911A1 (en) * 2003-11-05 2005-05-26 International Business Machines Corporation Hot switchable voltage bus for iddq current measurements
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis
US7437641B1 (en) * 2004-04-01 2008-10-14 Pmc-Sierra, Inc. Systems and methods for signature circuits
JP2005302809A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体装置
US7239163B1 (en) * 2004-06-23 2007-07-03 Ridgetop Group, Inc. Die-level process monitor and method
DE102004060369A1 (de) 2004-12-15 2006-06-29 Infineon Technologies Ag Halbleiterscheibe mit Teststruktur
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US7590796B2 (en) 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US7495254B2 (en) * 2005-08-30 2009-02-24 International Business Machines Corporation Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices
KR101303518B1 (ko) 2005-09-02 2013-09-03 구글 인코포레이티드 Ｄｒａｍ 적층 방법 및 장치
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
JP2007287770A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路
US7382149B2 (en) * 2006-07-24 2008-06-03 International Business Machines Corporation System for acquiring device parameters
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US20080088325A1 (en) * 2006-09-01 2008-04-17 Murray David W Method and system for performing embedded diagnostic application at subassembly and component level
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US7733109B2 (en) * 2007-10-15 2010-06-08 International Business Machines Corporation Test structure for resistive open detection using voltage contrast inspection and related methods
CN101452042B (zh) * 2007-11-30 2011-06-15 中芯国际集成电路制造(上海)有限公司 场效应管负温度不稳定性的晶片级可靠性平行测试方法
US7719299B2 (en) * 2008-04-02 2010-05-18 Texas Instruments Incorporated Process and temperature insensitive flicker noise monitor circuit
JP5454994B2 (ja) * 2008-04-07 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法
KR101085565B1 (ko) * 2008-06-02 2011-11-24 가부시키가이샤 어드밴티스트 시험용 웨이퍼 유닛, 및 시험 시스템
WO2010007472A1 (en) * 2008-07-17 2010-01-21 Freescale Semiconductor, Inc. An integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
US20110050273A1 (en) * 2009-08-25 2011-03-03 Ssu-Pin Ma Fast testable wafer and wafer test method
CN102097287B (zh) * 2009-12-15 2012-07-25 北大方正集团有限公司 一种监控芯片沟槽深度的方法及晶圆
US8587288B2 (en) 2010-06-25 2013-11-19 International Business Machines Corporation Digital interface for fast, inline, statistical characterization of process, MOS device and circuit variations
WO2012125719A2 (en) * 2011-03-14 2012-09-20 Rambus Inc. Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
CN102967821A (zh) * 2012-12-14 2013-03-13 上海华岭集成电路技术股份有限公司 使用测试机数字通道作为芯片电源的系统及方法
CN103064005A (zh) * 2012-12-21 2013-04-24 上海宏力半导体制造有限公司 低功耗芯片的性能测试方法
US9331059B2 (en) * 2013-12-10 2016-05-03 Infineon Technologies Ag Chip, chip package and die
CN105092995B (zh) * 2014-04-30 2017-11-14 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN105092930B (zh) * 2014-05-06 2020-10-30 恩智浦美国有限公司 片上电流测试电路
CN105242191A (zh) * 2015-09-01 2016-01-13 北京华大信安科技有限公司 一种防止soc芯片测试模式反向激活的方法及装置
US10002829B2 (en) * 2015-11-30 2018-06-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10156609B2 (en) * 2016-12-13 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for robustness verification
US11251139B2 (en) * 2019-01-22 2022-02-15 X-Celeprint Limited Secure integrated-circuit systems
US11322460B2 (en) * 2019-01-22 2022-05-03 X-Celeprint Limited Secure integrated-circuit systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5279975A (en) * 1992-02-07 1994-01-18 Micron Technology, Inc. Method of testing individual dies on semiconductor wafers prior to singulation
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Ｌｓｉのテスト回路
DE4305288A1 (de) * 1993-02-20 1994-08-25 Bosch Gmbh Robert Selbsttestverfahren für nicht-reguläre CMOS-Schaltstrukturen mit hoher Defekterfassung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701374B1 (ko) * 2000-01-12 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 아이디디큐 불량분석 방법
KR20170036599A (ko) * 2015-09-23 2017-04-03 삼성전자주식회사 반도체 소자 형성 방법, 그의 구조

Also Published As

Publication number Publication date
US5929650A (en) 1999-07-27
SG78283A1 (en) 2001-02-20
EP0856794A1 (en) 1998-08-05
TW358997B (en) 1999-05-21
JPH10223716A (ja) 1998-08-21
CN1190255A (zh) 1998-08-12

Similar Documents

Publication Publication Date Title
KR19980071048A (ko) 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법
US5459737A (en) Test access port controlled built in current monitor for IC devices
Rajsuman Iddq testing for CMOS VLSI
Acken Testing for bridging faults (shorts) in CMOS circuits
US5757203A (en) Multiple on-chip IDDQ monitors
Steininger Testing and built-in self-test–A survey
US20060190790A1 (en) In-situ monitor of process and device parameters in integrated circuits
Baker et al. I/sub DDQ/testing because'zero defects isn't enough': a Philips perspective
JPH0213865A (ja) テスト可能な集積回路
US5561614A (en) Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation
WO1997018481A1 (en) Method and apparatus for use in iddq integrated circuit testing
US7471099B2 (en) Semiconductor device with mechanism for leak defect detection
Lo et al. Design of Static CMOS Self-Checking Circuits using Built-In Current Sensing.
Malaiya et al. Enhancement of resolution in supply current based testing for large ICs
US8140923B2 (en) Test circuit and method for testing of infant mortality related defects
KR20060019556A (ko) 집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스
Sunter et al. Contactless digital testing of IC pin leakage currents
EP3290934B1 (en) Scan circuitry with iddq verification
Huang et al. Using fault model relaxation to diagnose real scan chain defects
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
US6986087B2 (en) Method and apparatus for improving testability of I/O driver/receivers
US6920621B1 (en) Methods of testing for shorts in programmable logic devices using relative quiescent current measurements
Gattiker et al. An overview of integrated circuit testing methods
Yang et al. A method for detecting interconnect DSM defects in systems on chip
EP0867727A2 (en) Probeless testing of pad buffers on a wafer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid