DE102004014644A1 - Integrierter Schaltkreis - Google Patents

Integrierter Schaltkreis Download PDF

Info

Publication number
DE102004014644A1
DE102004014644A1 DE102004014644A DE102004014644A DE102004014644A1 DE 102004014644 A1 DE102004014644 A1 DE 102004014644A1 DE 102004014644 A DE102004014644 A DE 102004014644A DE 102004014644 A DE102004014644 A DE 102004014644A DE 102004014644 A1 DE102004014644 A1 DE 102004014644A1
Authority
DE
Germany
Prior art keywords
integrated circuit
circuit
signal
node
line structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004014644A
Other languages
English (en)
Inventor
Ulrich Dipl.-Ing. Friedrich
Dirk Dipl.-Ing. Ziebertz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102004014644A priority Critical patent/DE102004014644A1/de
Priority to US11/088,886 priority patent/US20050212090A1/en
Priority to CN200510059502.2A priority patent/CN1681123A/zh
Publication of DE102004014644A1 publication Critical patent/DE102004014644A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft einen integrierten Schaltkreis (IC) mit einer auftrennbaren Leitungsstruktur (LS), die in einem aufgetrennten Zustand einen Zugriff auf mindestens einen Schaltungsteil (SB) des integrierten Schaltkreises (IC) verhindert, sowie einen Wafer, der mindestens einen solchen integrierten Schaltkreis umfasst. DOLLAR A Erfindungsgemäß ist die Leitungsstruktur (LS) derart positioniert, dass sie bei einer Vereinzelung des integrierten Schaltkreises (IC) aus einem Wafer (WF) aufgetrennt wird. DOLLAR A Verwendung z. B. für Transponder.

Description

  • Die Erfindung betrifft einen integrierten Schaltkreis mit einer auftrennbaren Leitungsstruktur, die in einem aufgetrennten Zustand einen Zugriff auf mindestens einen Schaltungsteil des integrierten Schaltkreises verhindert.
  • Integrierte Schaltkreise können als Schaltungsteile einen oder mehrere Datenspeicher enthalten, die Daten beispielsweise in binärer Form speichern. Die Datenspeicher können beispielsweise als ROM, EPROM oder als EEPROM ausgeführt sein. Üblicherweise werden hierbei bestimmte Daten während des Fertigungsprozesses in den Datenspeicher bzw. Schaltungsteil des integrierten Schaltkreises geschrieben bzw. programmiert, die nach der Herstellung des Schaltkreises bzw. bei dessen bestimmungsgemäßen Gebrauch nicht mehr verändert werden dürfen. In bestimmten Fällen kann sogar ein Auslesen dieser Daten unerwünscht sein.
  • Um einen derartigen ungewollten Schreib- und/oder Lese-Zugriff auf den entsprechenden Schaltungsteil bzw. auf die darin enthaltenen Daten zu verhindern, sind verschiedene Technologien und Verfahren bekannt.
  • Eine weit verbreitete Möglichkeit ist der Zugriffsschutz durch Verwendung eines Passworts. Wenn jedoch ein versuchter, vergeblicher Zugriff innerhalb des integrierten Schaltkreises nicht abspeicherbar ist, kann das Passwort so lange verändert werden, bis ein Zugriff schließlich möglich wird. Wenn die Zugriffsfreigabe nach Eingabe des richtigen Passworts als Bit-Wert in einem dynamischen Speicherelement, beispielsweise einem Flip-Flop, gespeichert wird, besteht durch gezielte Veränderung einer Betriebsspannung des integrierten Schaltkreises zusätzlich die Möglichkeit, den Speicherinhalt des Speicherelements zu kippen und derart einen unerlaubten Zugriff zu ermöglichen.
  • Wenn EEPROMS als Datenspeicher verwendet werden, wird der Programmierzugriff in der Regel durch sogenannte Verriegelungs- bzw. Lock-Bits verhindert. Hierzu wird eine zugeordnete Speicherzelle des EEPROMS programmiert. Wenn ein Zugriff auf den integrierten Schaltkreis erfolgt, wird zuerst der Wert dieser Zelle ausgelesen und bewertet. Ist der Wert beispielsweise "1", wird der Zugriff gesperrt bzw. verhindert. Die Zugriffsfreigabe wird hierbei wiederum üblicherweise als Bit-Wert in einem dynamischen Speicherelement gespeichert, wodurch, wie bereits oben beschrieben, ein unerlaubter Zugriff durch gezielte Veränderung der Betriebsspannung des integrierten Schaltkreises möglich wird.
  • Insbesondere bei sogenannten Chipkarten-Anwendung, beispielsweise bei Bankkarten, werden einseitige und zweiseitige Authentifizierungsmechanismen verwendet, die auf sogenannten Krypto-Algorithmen basieren. Dies setzt jedoch voraus, dass auf dem integrierten Schaltkreis entsprechende Schaltungsteile vorhanden sein müssen, die derartige Krypto-Algorithmen unterstützen. Dadurch nimmt die erforderliche Chipfläche und der notwendige Energiebedarf zu. Auch hier besteht wiederum die Gefahr des unerlaubten Zugriffs durch Veränderung der Betriebsspannung, wenn das Ergebnis des Authentifizierungsverfahrens in einem dynamischen Speicherelement vorgehalten wird.
  • In der ISO WD 18000-6 WD Mode 3 vom 01.02.2003 ist ein Verfahren beschrieben, bei dem die Daten verschlüsselt auf dem integrierten Schaltkreis abgespeichert werden. Die Entschlüsselung dieser Daten ist nur unter Verwendung von externen Entschlüsselungsinformationen möglich, die beispielsweise auf einem Rechner abgelegt sind, auf den ein sicherer Zugriff über ein Netzwerk möglich ist.
  • Eine weitere Möglichkeit des Zugriffsschutzes ist der Einsatz sogenannter Fuse-Strukturen zur Speicherung von nur einmalig beschreibbaren Speicherbereichen. Hierbei wird jedem Bit eines abzuspeichernden Datums eine Fuse der Struktur zugeordnet, die beim Programmieren in Abhängigkeit von der Wertigkeit des zu programmierenden Bits zerstört bzw. aufgetrennt wird oder intakt bleibt. Voraussetzung hierfür ist jedoch ein Halbleiter-Prozess, der derartige Fuses zur Verfügung stellen kann. Weiterhin nimmt der Platzbedarf mit der Zunahme der Größe der zu speichernden Daten ebenfalls stark zu.
  • Neben der Speicherung von Bitwerten mit Hilfe von Fuse-Strukturen kann auch die Zugriffssteuerung mit Hilfe einer Fuse-Struktur oder einer Leitungsstruktur erfolgen, wobei im aufgetrennten bzw. zerstörten Zustand der Fuse oder der Leitung der Zugriff verhindert wird. Üblicherweise erfolgt das Auftrennen in einem speziell hierfür vorgesehnen Fertigungsschritt auf Waferebene.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines integrierten Schaltkreises mit einer auftrennbaren Leitungsstruktur, die in einem aufgetrennten Zustand einen Zugriff auf mindestens einen Schaltungsteil des integrierten Schaltkreises verhindert, sowie eines Wafers zugrunde, die eine einfache und sichere Zugriffssteuerung ermöglichen, die einfach realisierbar sind und möglichst keine zusätzlichen Fertigungsschritte auf Waferebene benötigen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines integrierten Schaltkreises mit den Merkmalen des Anspruchs 1 sowie eines Wafers mit den Merkmalen des Anspruchs 10.
  • Erfindungsgemäß ist die Leitungsstruktur derart positioniert, dass sie bei einer Vereinzelung des integrierten Schaltkreises aus einem Wafer aufgetrennt wird. Somit wird bei dem auf Waferebene stattfindenden Vereinzelungsschritt gleichzeitig auch der Zugriff auf einen oder mehrere Schaltungsteile gesperrt. Ein getrennter Fertigungsschritt, bei dem eine Leitungsstruktur bzw. eine Fuse zerstört bzw. aufgetrennt wird, kann entfallen. Durch das Auftrennen kann ein Schreib- und/oder Lese-Zugriff verhindert werden. Möglich ist auch das Sperren bestimmter Operation oder Kommandos, wie beispielsweise bestimmter Testroutinen, die lediglich auf Waferebene ablaufen dürfen. Aufgrund der Zerstörung der Leitungsstruktur ist es nach der Vereinzelung praktisch unmöglich, die verbleibenden Leitungsteile nachträglich zu kontaktieren, um einen unbefugten Zugriff, beispielsweise durch Anlegen von Potentialen, zu ermöglichen.
  • In einer Weiterbildung des integrierten Schaltkreises nach Anspruch 2 ist die Leitungsstruktur in einem Ritzrahmen des Wafers positioniert. Bei einer derartigen Positionierung der Leitungsstruktur wird durch diese kein zusätzlicher Raum in einem Funktionsbereich mit hoher Integrationsdichte des integrierten Schaltkreises benötigt. Dies ermöglicht eine kostengünstige und einfache Fertigung.
  • In einer Weiterbildung des integrierten Schaltkreises nach Anspruch 3 umfasst der mindestens eine Schaltungsteil einen Speicher, insbesondere ein EEPROM. Auf diese Weise lässt sich das EEPROM einfach und wirkungsvoll vor unbefugten Zugriffen sichern.
  • In einer Weiterbildung des integrierten Schaltkreises nach Anspruch 4 verbindet die auftrennbare Leitungsstruktur einen Ausgangs-Schaltungsknoten mit einem Eingangs-Schaltungsknoten des integrierten Schaltkreises. Auf diese Weise lassen sich komplexere, dynamische Sicherungsmechanismen implementieren, die einen unbefugten Zugriff durch statisches Anlegen eines Potentials an den Eingangs-Schaltungsknoten verhindern. Vorteilhaft ist gemäß einer Weiterbildung nach Anspruch 5 der Eingangs-Schaltungsknoten mit einem Pull-Up-Widerstand oder einem Pull-Down-Widerstand versehen und/oder der Ausgangs-Schaltungsknoten als Open-Drain-Anschluss ausgeführt. Der Eingangs-Schaltungsknoten liegt folglich nach einer Vereinzelung auf definiertem Potential. Der Zustand des Eingangs kann einmal, beispielsweise während einer Initialisierung des Schaltkreises, oder mehrfach eingelesen bzw. abgetastet werden. Eine mehrfache Abtastung kann beispielsweise mit einer Taktfrequenz erfolgen, die aus einem internen Oszillatortakt abgeleitet ist, oder durch externe Taktsignale getrieben werden. Wenn der Ausgangs-Schaltungsknoten als Open-Drain-Anschluss ausgeführt ist, besteht auf Waferebene die Möglichkeit, zusätzlich externe Prüfmittel mit den Schaltungsknoten zu kontaktieren.
  • In einer Weiterbildung des integrierten Schaltkreises nach Anspruch 6 umfasst der integrierte Schaltkreis zusätzlich eine Signalerzeugungseinheit, die zur Erzeugung eines Ausgangssignals am Ausgangs-Schaltungsknoten ausgebildet ist, eine Signalerfassungseinheit, die zur Erfassung eines Eingangssignals am Eingangs-Schaltungsknoten ausgebildet ist, und eine mit der Signalerzeugungseinheit und der Signalerfassungseinheit gekoppelte Auswerteeinheit, die zum Vergleichen des Ausgangssignals mit dem Eingangssignal und zur Erzeugung eines Zugriffsfreigabesignals ausgebildet ist, wobei das Zugriffsfreigabesignal gesetzt wird, wenn das Ausgangssignal mit dem Eingangssignal übereinstimmt. Eine Übereinstimmung kann auch dann vorliegen, wenn das Eingangssignal im Vergleich zum Ausgangssignal invertiert ist. Die dy namische Erfassung der am Eingangs-Schaltungsknoten anliegenden Zustände verhindert einen unbefugten Zugriff, falls durch Manipulation ein statisches Signal an den Eingangs-Schaltungsknoten angelegt wird. Vorteilhaft erzeugt gemäß Anspruch 7 die Signalerzeugungseinheit das Ausgangssignal in Abhängigkeit von Nachrichten, die durch den integrierten Schaltkreis empfangen werden. Alternativ oder in Kombination erzeugt die Signalerzeugungseinheit gemäß Anspruch 8 das Ausgangssignal in Abhängigkeit vom Zustand von Speicherzellen, die sich im integrierten Schaltkreis befinden. Eine Vorhersage bzw. Emulation des eine Freigabe bewirkenden, an den Eingangs-Schaltungsknoten anzulegenden Signals wird folglich drastisch erschwert.
  • In einer Weiterbildung des integrierten Schaltkreises nach Anspruch 9 weist die auftrennbare Leitungsstruktur mindestens ein Pad oder Kontaktfläche auf, das zur Kontaktierung mit einer Programmiervorrichtung ausgebildet ist, wobei das Pad bei einer Vereinzelung des integrierten Schaltkreises aus dem Wafer zerstört wird. Dies ermöglicht eine einfache elektrische Kontaktierung des integrierten Schaltkreises auf Waferebene, da das Pad eine ausreichende Kontaktfläche zur Verfügung stellt. Nach der Vereinzelung ist eine Kontaktierung praktisch ausgeschlossen.
  • Der erfindungsgemäße Wafer nach Anspruch 10 umfasst mindestens einen integrierten Schaltkreis nach einem der Ansprüche 1 bis 9.
  • Eine vorteilhafte Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird nachfolgend beschrieben.
  • Die einzige Figur zeigt schematisch eine Draufsicht auf einen Ausschnitt aus einem Wafer WF, auf dem integrierte Schaltkreise IC angeordnet sind, sowie eine Programmiervorrichtung PV zur Initialisierung und Programmierung der integrierten Schaltkreise IC auf Waferebene. Selbst verständlich sind auf dem Wafer WF mehrere, gleichartige integrierte Schaltkreise IC angeordnet, wobei jedoch aus Gründen der einfacheren Darstellung lediglich zwei integrierte Schaltkreise IC gezeigt sind.
  • Der integrierte Schaltkreis IC ist ein Transponder, d.h. ein sogenannter Radio-Frequency-Identification(RFID)-Schaltkreis. Er umfasst einen Schaltungsteil in Form eines Speicherbereichs SB, der als EEPROM ausgeführt ist, eine auftrennbare Leitungsstruktur LS, die einen Ausgangs-Schaltungsknoten AS mit einem Eingangs-Schaltungsknoten ES verbindet, eine Signalerzeugungseinheit SG zur Erzeugung eines Ausgangssignals am Ausgangs-Schaltungsknoten AS, eine Signalerfassungseinheit SE zur Erfassung eines Eingangssignals am Eingangs-Schaltungsknoten ES und eine mit der Signalerzeugungseinheit SG und der Signalerfassungseinheit SE gekoppelte Auswerteeinheit AE zum Vergleichen des Ausgangssignals mit dem Eingangssignal und Erzeugung eines Zugriffsfreigabesignals.
  • Der Eingangs-Schaltungsknoten ES ist mit einem nicht gezeigten Pull-Down-Widerstand beschaltet und der Ausgangs-Schaltungsknoten AS ist als Open-Drain-Anschluss ausgeführt. Die Schaltungsknoten AS und ES werden im fertig konfektionierten integrierten Schaltkreis IC nicht als von einem Benutzer kontaktierbare Anschlüsse ausgeführt.
  • Die auftrennbare Leitungsstruktur LS weist in etwa mittig zwischen dem Ausgangs-Schaltungsknoten AS und dem Eingangs-Schaltungsknoten ES ein Pad PD auf, das zur Kontaktierung mit der Programmiervorrichtung PV dient. Zur Kontaktierung mit der Programmiervorrichtung PV ist weiterhin ein Bezugspotentialanschluss BA vorgesehen, der ebenfalls als Pad ausgebildet ist.
  • Die Programmiervorrichtung PV dient unter anderem zur Initialisierung bzw. Programmierung des Speicherbereichs SB. Dies setzt voraus, dass ein entsprechender Programmierzugriff im Transponder freigeschaltet ist. Wenn der Programmierzugriff freigeschaltet bzw. möglich ist, werden die im Speicherbereich SB abzulegenden Daten von der Programmiervorrichtung in herkömmlicher, nicht gezeigter Weise in den Speicherbereich SB programmiert.
  • Bei inaktivem Ausgangs-Schaltungsknoten AS befindet sich dieser in einem hochohmigen Zustand, da er als Open-Drain-Anschluss ausgeführt ist. Aufgrund des Pull-Down-Widerstandes am Eingangs-Schaltungsknoten ES wird der Eingang auf Bezugspotential d.h. Masse gezogen. Dies entspricht dem Zustand bei aufgetrennter Leitungsstruktur LS. Eine Programmierung und/oder ein Auslesen des Speicherbereichs SB ist gesperrt. Auf diese Weise kann bereits auf Waferebene überprüft werden, ob der integrierte Schaltkreis IC bei einem Auftrennen der Leitungsstruktur LS einen Zugriff tatsächlich verhindert.
  • Zur Freischaltung werden zwei Prüfspitzen PS1 und PS2 der Programmiervorrichtung PV mit dem Pad PD der Leitungsstruktur LS bzw. dem Bezugspotentialanschluss BA kontaktiert. Die erste Prüfspitze PS1 verbindet einen Anschluss A1 der Programmiervorrichtung PV mit dem Pad PD der Leitungsstruktur LS und die zweite Prüfspitze PS2 verbindet den Bezugspotentialanschluss BA des integrierten Schaltkreises IC mit einem Bezugspotential-Anschluss A2 der Programmiervorrichtung PV. Der Anschluss A1 ist intern mit einem Pull-Up-Widerstand beschaltet, der derart dimensioniert ist, dass er bei inaktivem Ausgangs-Schaltungsknoten AS das Potential des Eingangs-Schaltungsknotens ES auf einen Versorgungsspannungspegel zieht, d.h. er ist niederohmiger als der Pull-Down-Widerstand des Eingangs-Schaltungsknotens ES. Erst wenn der Ausgangs-Schaltungsknoten AS aktiv wird, zieht dessen nicht gezeigter Ausgangstransistor das Potential des Eingangs-Schaltungsknotens ES wieder auf Masse.
  • Im einfachsten Fall kann nun eine Freigabe erfolgen, wenn das Potential des Eingangs-Schaltungsknotens ES statisch auf Versorgungsspannungsniveau liegt. Ein verbesserter Schutz vor unbefugtem Zugriff kann jedoch durch eine dynamische Erzeugung des am Eingangs-Schaltungsknoten ES anliegenden Signals erzielt werden. Hierzu wird durch die Signalerzeugungseinheit SG ein dynamisches Signal am Ausgangs-Schaltungsknoten AS erzeugt, welches bei intakter Leitungsstruktur LS und kontaktierter Programmiervorrichtung PV ein entsprechendes Signal am Eingangs-Schaltungsknoten AS bewirkt und durch die Signalerfassungseinheit SE erfasst wird. Die Auswerteeinheit AE vergleicht die beiden Signale und erzeugt ein Zugriffsfreigabesignal, d.h. ermöglicht einen Zugriff, wenn das Ausgangssignal mit dem Eingangssignal übereinstimmt.
  • Das Ausgangssignal kann beispielsweise anhand von Nachrichten erzeugt werden, die durch den integrierten Schaltkreis IC bzw. den Transponder empfangen werden. Alternativ oder zusätzlich kann die Signalerzeugungseinheit das Ausgangssignal in Abhängigkeit vom Zustand von Speicherzellen erzeugt, die sich im integrierten Schaltkreis IC befinden.
  • Eine weitere Möglichkeit ist eine Zugriffssteuerung in mehreren, beispielsweise zwei Ebenen. Hierbei bestimmt der Inhalt einer nicht gezeigten, hierfür speziell vorgesehenen Speicherzelle eine Zugriffsebene, wobei der Inhalt der Speicherzelle nach der Waferebene noch von einem Benutzer einmalig verändert werden kann. Auf Waferebene, bei intakter Leitungsstruktur LS, wird der Inhalt dieser Speicherzelle auf beispielsweise den Zustand "1" bzw. programmiert gesetzt. Nach dem Auftrennen der Leitungsstruktur LS ist dann beispielsweise noch ein Lese zugriff aber kein Schreibzugriff mehr möglich. Durch gezielte Bestrahlung durch den Benutzer mit UV-Licht kann der Inhalt der Speicherzelle im Falle eines EEPROMS nun lediglich vom Zustand "1" in den Zustand "0" überführt werden. Ein erneutes Überführen in den Zustand "1" ist aufgrund der durchtrennten Leitungsstruktur LS nicht mehr möglich. Ist der Zustand der Speicherzelle "0", ist weder Schreiben noch Lesen möglich.
  • Wenn die integrierten Schaltkreise IC des Wafers vereinzelt werden, erfolgt dies durch einen Ritz- bzw. Sägeschritt entlang eines Ritzrahmens RR des Wafers WF. Durch diesen Vereinzelungsschritt wird die Leitungsstruktur LS einschließlich des Pads PD und des Bezugsanschlusses BA zerstört. Das Potential des Eingangs-Schaltungsknotens ES wird nun im Betriebsfall durch den Pull-Down-Widerstand statisch auf Masse gezogen, wodurch der Zugriff, wie oben beschrieben, vollständig oder teilweise gesperrt wird.
  • Da das Pad PD sowie der Bezugsanschluss BA durch den Vereinzelungsschritt ebenfalls entfernt werden, ist die Möglichkeit der nachträglichen Kontaktierung, um unbefugt auf den Speicherbereich zuzugreifen, stark erschwert, da eine zur Freigabe notwendige Kontaktierung nunmehr lediglich an den verbleibenden freien Leitungsenden der Leitungsstruktur LS möglich ist, die einen sehr kleinen Querschnitt aufweisen und praktisch nicht mehr auffindbar sind.
  • Das gezeigte Ausführungsbeispiel ermöglicht eine einfache und sichere Zugriffssteuerung, die einfach realisierbar ist und keinen zusätzlichen Fertigungsschritt auf Waferebene benötigt.

Claims (10)

  1. Integrierter Schaltkreis (IC), insbesondere integrierter RFID-Schaltkreis, mit – einer auftrennbaren Leitungsstruktur (LS), die in einem aufgetrennten Zustand einen Zugriff auf mindestens einen Schaltungsteil (SB) des integrierten Schaltkreises (IC) verhindert, dadurch gekennzeichnet, dass – die Leitungsstruktur (LS) derart positioniert ist, dass sie bei einer Vereinzelung des integrierten Schaltkreises (IC) aus einem Wafer (WF) aufgetrennt wird.
  2. Integrierter Schaltkreis (IC) nach Anspruch 1, dadurch gekennzeichnet, dass die Leitungsstruktur (LS) in einem Ritzrahmen (RR) des Wafers (WF) positioniert ist.
  3. Integrierter Schaltkreis (IC) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der mindestens eine Schaltungsteil (SB) einen Speicher, insbesondere ein EEPROM, umfasst.
  4. Integrierter Schaltkreis (IC) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die auftrennbare Leitungsstruktur (LS) einen Ausgangs-Schaltungsknoten (AS) mit einem Eingangs-Schaltungsknoten (ES) des integrierten Schaltkreises (IC) verbindet.
  5. Integrierter Schaltkreis (IC) nach Anspruch 4, dadurch gekennzeichnet, dass der Eingangs-Schaltungsknoten (ES) mit einem Pull-Up-Widerstand oder einem Pull-Down-Widerstand versehen ist und/oder der Ausgangs-Schaltungsknoten (AS) als Open-Drain-Anschluss ausgeführt ist.
  6. Integrierter Schaltkreis (IC) nach Anspruch 4 oder 5, gekennzeichnet durch – eine Signalerzeugungseinheit (SG), die zur Erzeugung eines Ausgangssignals am Ausgangs-Schaltungsknoten (AS) ausgebildet ist, – eine Signalerfassungseinheit (SE), die zur Erfassung eines Eingangssignals am Eingangs-Schaltungsknoten (ES) ausgebildet ist, und – eine mit der Signalerzeugungseinheit (SG) und der Signalerfassungseinheit (SE) gekoppelte Auswerteeinheit (AE), die zum Vergleichen des Ausgangssignals mit dem Eingangssignal und zur Erzeugung eines Zugriffsfreigabesignals ausgebildet ist, wobei das Zugriffsfreigabesignal gesetzt wird, wenn das Ausgangssignal mit dem Eingangssignal übereinstimmt.
  7. Integrierter Schaltkreis (IC) nach Anspruch 6, dadurch gekennzeichnet, dass die Signalerzeugungseinheit (SG) das Ausgangssignal in Abhängigkeit von Nachrichten erzeugt, die durch den integrierten Schaltkreis (IC) empfangen werden.
  8. Integrierter Schaltkreis (IC) nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Signalerzeugungseinheit (SG) das Ausgangssignal in Abhängigkeit vom Zustand von Speicherzellen erzeugt, die sich im integrierten Schaltkreis befinden.
  9. Integrierter Schaltkreis (IC) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die auftrennbare Leitungsstruktur (LS) mindestens ein Pad (PD) aufweist, das zur Kontaktierung mit einer Programmiervorrichtung (PV) ausgebildet ist, wobei das Pad (PD) bei einer Vereinzelung des integrierten Schaltkreises (IC) aus dem Wafer (WF) zerstört wird.
  10. Wafer (WF), dadurch gekennzeichnet, dass er mindestens einen integrierten Schaltkreis (IC) nach einem der Ansprüche 1 bis 9 umfasst.
DE102004014644A 2004-03-25 2004-03-25 Integrierter Schaltkreis Withdrawn DE102004014644A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004014644A DE102004014644A1 (de) 2004-03-25 2004-03-25 Integrierter Schaltkreis
US11/088,886 US20050212090A1 (en) 2004-03-25 2005-03-24 Integrated circuit
CN200510059502.2A CN1681123A (zh) 2004-03-25 2005-03-25 集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014644A DE102004014644A1 (de) 2004-03-25 2004-03-25 Integrierter Schaltkreis

Publications (1)

Publication Number Publication Date
DE102004014644A1 true DE102004014644A1 (de) 2005-10-13

Family

ID=34982933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014644A Withdrawn DE102004014644A1 (de) 2004-03-25 2004-03-25 Integrierter Schaltkreis

Country Status (3)

Country Link
US (1) US20050212090A1 (de)
CN (1) CN1681123A (de)
DE (1) DE102004014644A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025066A1 (de) * 2006-05-23 2007-11-29 Atmel Germany Gmbh Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen
DE102006024460A1 (de) * 2006-05-24 2007-11-29 Infineon Technologies Ag Vorrichtung und Verfahren zur Durchführung eines Tests
US7482972B2 (en) 2006-05-24 2009-01-27 Infineon Technologies Ag Integrated multi-mixer circuit
US7672647B2 (en) 2006-05-24 2010-03-02 Infineon Technologies Ag Integrated circuit for transmitting and/or receiving signals

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4861022B2 (ja) * 2006-02-28 2012-01-25 富士通セミコンダクター株式会社 半導体装置の試験用回路および試験方法、半導体ウエハ、並びに半導体チップの製造方法
US11031689B2 (en) 2018-08-14 2021-06-08 Newport Fab, Llc Method for rapid testing of functionality of phase-change material (PCM) radio frequency (RF) switches
US11057019B2 (en) 2018-08-14 2021-07-06 Newport Fab, Llc Non-volatile adjustable phase shifter using non-volatile radio frequency (RF) switch
US10770389B2 (en) 2018-08-14 2020-09-08 Newport Fab, Llc Phase-change material (PCM) radio frequency (RF) switches with capacitively coupled RF terminals
US11196401B2 (en) * 2018-08-14 2021-12-07 Newport Fab, Llc Radio frequency (RF) module using a tunable RF filter with non-volatile RF switches
US11050022B2 (en) 2018-08-14 2021-06-29 Newport Fab, Llc Radio frequency (RF) switches having phase-change material (PCM) and heat management for increased manufacturability and performance
US11159145B2 (en) 2018-08-14 2021-10-26 Newport Fab, Llc Radio frequency (RF) filtering using phase-change material (PCM) RF switches
US11793096B2 (en) 2018-08-14 2023-10-17 Newport Fab, Llc Discrete and monolithic phase-change material (PCM) radio frequency (RF) switches with sheet of thermally conductive and electrically insulating material
US11158794B2 (en) 2018-08-14 2021-10-26 Newport Fab, Llc High-yield tunable radio frequency (RF) filter with auxiliary capacitors and non-volatile RF switches
US10615338B2 (en) 2018-08-14 2020-04-07 Newport Fab, Llc Phase-change material (PCM) contacts with slot lower portions and contact dielectric for reducing parasitic capacitance and improving manufacturability in PCM RF switches
US10937960B2 (en) 2018-08-14 2021-03-02 Newport Fab, Llc Concurrent fabrication of and structure for capacitive terminals and ohmic terminals in a phase-change material (PCM) radio frequency (RF) switch
US10978639B2 (en) 2018-08-14 2021-04-13 Newport Fab, Llc Circuits for reducing RF signal interference and for reducing DC power loss in phase-change material (PCM) RF switches

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446475A (en) * 1981-07-10 1984-05-01 Motorola, Inc. Means and method for disabling access to a memory
DD297883A5 (de) * 1986-12-22 1992-01-23 Veb Mikroelektronik "Karl Marx",De Schaltungsanordnung zum softwareschutz in hochintegrierten speicherschaltkreisen
EP0805575A2 (de) * 1996-05-03 1997-11-05 Texas Instruments Incorporated Transponder
DE19633549A1 (de) * 1996-08-20 1998-02-26 Siemens Ag Integrierte Schaltung
EP0856794A1 (de) * 1997-02-04 1998-08-05 Motorola, Inc. Verfahren und Einrichtung zur Durchführung einer Funktionsprüfung einer integrierten Schaltung
DE19839807C1 (de) * 1998-09-01 1999-10-07 Siemens Ag Verfahren zum Betrieb einer integrierten Schaltung
US5981971A (en) * 1997-03-14 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor ROM wafer test structure, and IC card
US20020016033A1 (en) * 2000-07-21 2002-02-07 Ewald Bergler Method of fabricating integrated circuits, providing improved so-called saw bows
US6404217B1 (en) * 1995-09-30 2002-06-11 Atmel Research Enhanced security semiconductor device, semiconductor circuit arrangement and method or production thereof
DE10103956C1 (de) * 2001-01-30 2002-09-12 Infineon Technologies Ag Halbleiterwafer mit Sägebügelsicherung
DE10146176A1 (de) * 2001-09-19 2003-04-10 Infineon Technologies Ag Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package
US20030205737A1 (en) * 2000-04-25 2003-11-06 Medtronic, Inc. Method and apparatus for wafer-level burn-in and testing of integrated circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619462A (en) * 1995-07-31 1997-04-08 Sgs-Thomson Microelectronics, Inc. Fault detection for entire wafer stress test
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446475A (en) * 1981-07-10 1984-05-01 Motorola, Inc. Means and method for disabling access to a memory
DD297883A5 (de) * 1986-12-22 1992-01-23 Veb Mikroelektronik "Karl Marx",De Schaltungsanordnung zum softwareschutz in hochintegrierten speicherschaltkreisen
US6404217B1 (en) * 1995-09-30 2002-06-11 Atmel Research Enhanced security semiconductor device, semiconductor circuit arrangement and method or production thereof
EP0805575A2 (de) * 1996-05-03 1997-11-05 Texas Instruments Incorporated Transponder
DE19633549A1 (de) * 1996-08-20 1998-02-26 Siemens Ag Integrierte Schaltung
EP0856794A1 (de) * 1997-02-04 1998-08-05 Motorola, Inc. Verfahren und Einrichtung zur Durchführung einer Funktionsprüfung einer integrierten Schaltung
US5981971A (en) * 1997-03-14 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor ROM wafer test structure, and IC card
DE19839807C1 (de) * 1998-09-01 1999-10-07 Siemens Ag Verfahren zum Betrieb einer integrierten Schaltung
US20030205737A1 (en) * 2000-04-25 2003-11-06 Medtronic, Inc. Method and apparatus for wafer-level burn-in and testing of integrated circuits
US20020016033A1 (en) * 2000-07-21 2002-02-07 Ewald Bergler Method of fabricating integrated circuits, providing improved so-called saw bows
DE10103956C1 (de) * 2001-01-30 2002-09-12 Infineon Technologies Ag Halbleiterwafer mit Sägebügelsicherung
DE10146176A1 (de) * 2001-09-19 2003-04-10 Infineon Technologies Ag Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025066A1 (de) * 2006-05-23 2007-11-29 Atmel Germany Gmbh Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen
DE102006024460A1 (de) * 2006-05-24 2007-11-29 Infineon Technologies Ag Vorrichtung und Verfahren zur Durchführung eines Tests
US7482972B2 (en) 2006-05-24 2009-01-27 Infineon Technologies Ag Integrated multi-mixer circuit
US7492180B2 (en) 2006-05-24 2009-02-17 Infineon Technologies Ag Apparatus and methods for performing a test
US7672647B2 (en) 2006-05-24 2010-03-02 Infineon Technologies Ag Integrated circuit for transmitting and/or receiving signals
DE102006024460B4 (de) * 2006-05-24 2016-08-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Durchführung eines Tests

Also Published As

Publication number Publication date
CN1681123A (zh) 2005-10-12
US20050212090A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
DE102004014644A1 (de) Integrierter Schaltkreis
DE69531556T2 (de) Verfahren und einrichtung zur sicherung von in halbleiterspeicherzellen gespeicherten daten
DE112012004439B4 (de) Speichergestützte intrinsische Fingerabdruck-Identifikation mit einem Fuzzy-Algorithmus und einem dynamischen Schlüssel
DE3736882C2 (de) Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
DE3700663C2 (de)
DE3041109C2 (de)
DE2837201C2 (de)
DE102006034271B4 (de) Spannungsstörimpulsdetektionsschaltung, zugehörige integrierte Schaltung und Steuerverfahren
EP0128362B1 (de) Schaltungsanordnung mit einem Speicher und einer Zugriffskontrolleinheit
DE102013222321A1 (de) Elektronisches Gerät mit einer Vielzahl von Speicherzellen und mit physikalisch unklonbarer Funktion
EP0207320A1 (de) Integrierte Schaltung und Verfahren zum Sichern von geheimen Codedaten
DE10305587A1 (de) Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren
DE10338032B4 (de) Prozessor mit elektronischen Sicherungen zum Speichern von Geheimdaten
DE102017102037A1 (de) Physisch unklonbare funktionsschaltung
DE102005055158A1 (de) Schaltungsanordnung mit einer Einrichtung zur Erkennung von Manipulationsversuchen und Verfahren zur Erkennung von Manipulationsversuchen bei einer Schaltungsanordnung
DE102004039178A1 (de) Speichersteuerschaltung, Smartcard und Lesesteuerverfahren
DE102005056940B4 (de) Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes
DE69835282T2 (de) Schaltungsanordnung zur Spannungsüberwachung und Speicherkarte mit einer solchen Schaltung
DE112019000488T5 (de) Speichervorrichtung, Speicheradressdecoder, System und zugehöriges Verfahren zur Erfassung eines Speicherangriffs
EP1022659A2 (de) Schaltungsanordnung zur elektonischen Datenverarbeitung
DE3025044A1 (de) Vorrichtung fuer den schutz des zugangs zu einem dauerspeicher bei einer datenverarbeitungsanlage
DE102008030263A1 (de) Halbleiterbauelement, Verfahren zum Zurücksetzen einer CPU und Speicherkarte
WO1998041880A2 (de) Integrierte schaltung und verfahren zum testen der integrierten schaltung
DE602004008170T2 (de) Speicherschaltung mit nichtflüchtigem Identifikationsspeicher und zugehöriges Verfahren
EP1008178B1 (de) Verfahren zur herstellung eines nur lese-speichers

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8130 Withdrawal