DE102006025066A1 - Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen - Google Patents

Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen Download PDF

Info

Publication number
DE102006025066A1
DE102006025066A1 DE200610025066 DE102006025066A DE102006025066A1 DE 102006025066 A1 DE102006025066 A1 DE 102006025066A1 DE 200610025066 DE200610025066 DE 200610025066 DE 102006025066 A DE102006025066 A DE 102006025066A DE 102006025066 A1 DE102006025066 A1 DE 102006025066A1
Authority
DE
Germany
Prior art keywords
test
integrated circuit
circuit
wafer
functional test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200610025066
Other languages
English (en)
Inventor
Harald Dipl.-Ing. Fischer (FH)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE200610025066 priority Critical patent/DE102006025066A1/de
Publication of DE102006025066A1 publication Critical patent/DE102006025066A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, einen integrierter Schaltkreis sowie einen Wafer mit integrierten Schaltkreisen. Das erfindungsgemäße Verfahren zur Funktionsüberprüfung von mindestens einem Schaltungsteil (3, 4, 5) eines auf einem Wafer (1) angeordneten, integrierten Schaltkreises (2) durch eine Prüfeinrichtung umfasst die Schritte: Bereitstellen elektrischer Betriebsenergie für den integrierten Schaltkreis, Durchführung eines Funktionstests des mindestesn einen Schaltungsteils (3, 4, 5) durch den integrierten Schaltkreis (2) in Abhängigkeit von einem Zustand einer Freigabeeinrichtung (10, 14) des integrierten Schaltkreises und kontaktloses Auslesen eines Ergebnisses des Funktionstests durch die Prüfeinrichtung (12). Verwendung beispielsweise zum Wafertest.

Description

  • Die Erfindung betrifft ein Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, einen integrierten Schaltkreis sowie einen Wafer mit integrierten Schaltkreisen.
  • Ein Verfahren zur Funktionsüberprüfung zumindest eines Schaltungsteils eines integrierten Schaltkreises während eines Herstellungsprozesses oder am Ende eines Herstellungsprozesses für einen Wafer bzw. auf Waferebene ist bekannt. Bei einem Wafer handelt es sich um einen mit elektrischen Schaltkreisen auf Halbleiterbasis versehenen, typischerweise scheibenförmigen Siliziumträger.
  • Das bekannte Prüfverfahren sieht vor, die einzelnen auf dem Wafer vorgesehenen integrierten Schaltkreise, insbesondere Mikroprozessoren oder Speicherbausteine, durch Einspeisung von Testsignalen elektrisch zu prüfen. Dabei wird das Testsignal als elektrische Signalfolge mittels nadelförmiger Prüfspitzen auf Kontaktflächen, sogenannte Testpads, der Waferoberfläche und somit zu den integrierten Schaltkreisen übertragen. An den integrierten Schaltkreisen müssen somit entsprechende Testpads vorgesehen sein. Das Testsignal umfasst beispielsweise eine Folge von Steuerbefehlen oder Steuersignalen zur Prüfung der einzelnen Schaltungsteile der integrierten Schaltung.
  • Die Übertragung des Testsignals mittels der Prüfnadeln auf die Testpads erfordert in Anbetracht der im Millimeter- und Submillimeterbereich verwirklichten integrierten Schaltkreise eine präzise Anordnung der Prüfnadeln relativ zueinander sowie eine präzise Positionierung der Prüfnadeln gegenüber den Testpads. Die präzise Positionierung der Prüfnadeln relativ zu den einzelnen integrierten Schalkreisen erfordert Zeit, die sich in Anbetracht mehrerer hundert oder tausend auf dem Wafer angeordneter integrierter Schaltkreise zu einem erheblichen, unerwünschten Zeitbetrag während der Durchführung des Wafertests, also der Überprüfung der auf dem Wafer enthaltenen, integrierten Schaltkreise, addiert.
  • Zudem können durch Verschleiß der Prüfnadeln und/oder durch Rückstände auf der Oberfläche der elektrisch leitenden Testpads elektrische Kontaktprobleme auftreten, die zu einer fehlerhaften Übertragung des Testsignals oder zu einem fehlerhaften Auslesen des Testergebnisses führen. Die Testpads werden gegebenenfalls bei der später, nach Vereinzelung der integrierten Schaltkreise erfolgenden elektrischen Kontaktierung der integrierten Schaltkreise nicht mehr verwendet und stellen somit eine für den späteren Einsatz des integrierten Schaltkreises nicht weiter nutzbare Fläche dar.
  • Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Funktionsüberprüfung von mindestens einem Schaltungsteil eines auf einem Wafer angeordneten integrierten Schaltkreises, einen integrierten Schaltkreis sowie einen Wafer zur Verfügung zu stellen, die eine kostengünstigere Funktionsüberprüfung ermöglichen.
  • Die Erfindung löst diese Aufgabe durch ein Verfahren nach Anspruch 1, einen integrierten Schaltkreis nach Anspruch 8 sowie einen Wafer nach Anspruch 12.
  • Das erfindungsgemäße Verfahren zur Funktionsüberprüfung von mindestens einem Schaltungsteil eines auf einem Wafer angeordneten, integrierten Schaltkreises, insbesondere eines Transponders, durch eine Prüfeinrichtung umfasst die Schritte: Bereitstellen elektrischer Betriebsenergie für den integrierten Schaltkreis durch die Prüfeinrichtung, Durchführung eines Funktionstests des mindestens einen Schaltungsteils durch den integrierten Schaltkreis in Abhängigkeit von einem Zustand einer Freigabeeinrichtung des integrierten Schaltkreises und kontaktloses Auslesen eines Ergebnisses des Funktionstests durch die Prüfeinrichtung. Die Prüfeinrichtung wertet das kontaktlos übertragene Ergebnis des Funktionstests zur Funktionsüberprüfung aus und kann beispielsweise zughörige komplexe Auswertefunktionen, Statistikfunktionen, Anzeigen usw. bereitstellen. Das Ergebnis des Funktionstests dient folglich als Basis zur Funktionsüberprüfung durch die Prüfeinheit. Die Funktionsüberprüfung zumindest eines Schaltungsteils kann allein durch die Einspeisung der elektrischen Betriebsenergie angestoßen werden, ohne dass hierzu zusätzlich ein externes Signal eingespeist werden muss. Vorzugsweise ist vorgesehen, dass neben der zur Versorgung des integrierten Schaltkreises notwendigen elektrischen Energie auch zumindest ein Steuersignal kontaktlos von der Prüfeinrichtung an den integrierten Schaltkreis übertragen wird, das den Ablauf des Prüfvorgangs auslöst. Der Prüfvorgang findet auf Waferebene, also bei noch nicht vereinzelten integrierten Schaltkreisen statt, und kann nur durchgeführt werden, wenn ein Zustand der Freigabeeinrichtung den Funktionstest freigibt. Nach der Funktionsüberprüfung wird der Zustand der Freigabeeinrichtung bevorzugt derart eingestellt, dass der Funktionstest gesperrt wird, wodurch verhindert wird, dass der Prüfvorgang bei der bestim mungsgemäßen Verwendung der vereinzelten, integrierten Schaltkreise abläuft und zu Fehlfunktionen führt.
  • In einer Weiterbildung des Verfahrens wird die elektrische Betriebsenergie für den integrierten Schaltkreis durch Senden eines elektromagnetischen Feldes durch die Prüfeinrichtung bereitgestellt. Dies ermöglicht eine vollständig kontakt- bzw. drahtlose Funktionsüberprüfung des integrierten Schaltkreises.
  • Besonders vorteilhaft ist die Anwendung des kontaktlosen Prüfverfahrens, wenn der zu prüfende integrierte Schaltkreis als elektronischer Grundbaustein bzw. Die für einen passiven, rückstreubasierten Transponder vorgesehen ist, da in einem derartigen Transponder die für eine kontaktlose Daten- und Energieübertragung notwendigen Schaltungsteile bereits vorgesehen sind, d.h. eine kontaktlose Funktionsüberprüfung ist ohne zusätzlichen Hardwareaufwand in dem zu überprüfenden integrierten Schaltkreis möglich.
  • Transponder werden in sogenannten Radio-Frequency-Identification-(RFID)-Systemen verwendet. Hierbei werden zwischen einer oder mehreren Basisstationen bzw. Lesegeräten und einem oder mehreren Transpondern drahtlos Daten bidirektional übertragen. Auf dem Transponder können auch Sensoren, beispielsweise zur Temperaturmessung, integriert sein. Derartige Transponder werden auch als Remote-Sensoren bezeichnet.
  • Die Transponder bzw. deren Sende- und Empfangseinrichtungen verfügen üblicherweise nicht über einen aktiven Sender für die Datenübertragung zur Basisstation. Derartige nicht aktive Systeme werden als passive Systeme bezeichnet, wenn sie keine eigene Energieversorgung aufweisen, und als semipassive Systeme bezeichnet, wenn sie eine eigene Energieversorgung aufweisen. Passive Transponder entnehmen die zu ihrer Versorgung benötigte Betriebsenergie bzw. Betriebsleistung dem von der Basisstation emittierten elektromagnetischen Feld.
  • Zur Datenübertragung von einem Transponder zur Basisstation mit UHF oder Mikrowellen im Fernfeld der Basisstation wird in der Regel die sogenannte Backscatter- oder Rückstreukopplung eingesetzt. Hierzu werden von der Basisstation elektromagnetische Trägerwellen bzw. ein Trägersignal emittiert, das durch die Sende- und Empfangseinrichtung des Transponders entsprechend den an die Basisstation zu übertragenden Daten mit einem Unterträger-Modulationsverfahren moduliert und reflektiert wird. Die typischen Modulationsverfahren hierfür sind die Amplitudenmodulation und die Phasenmodulation.
  • Ein integrierter Schaltkreis für einen Transponder kann derart gestaltet sein, dass im späteren Gebrauchszustand, also nach einer Vereinzelung und einem eventuell stattfindenden Packaging, also einem Einbau in ein Gehäuse, keine oder nur sehr wenige, insbesondere zwei, elektrische Kontaktstellen vorgesehen sind. Die bei dem bekannten Prüfverfahren notwendigen Testpads würden also einen erheblichen Flächenanteil an der von einem einzigen integrierten Schaltkreis benötigten Siliziumfläche einnehmen. Durch das kontaktlose Prüferverfahren kann hingegen vollständig auf Testpads verzichtet werden, wodurch sich die für einen integrierten Schaltkreis benötigte Siliziumfläche reduziert und somit eine verbesserte Ausnutzung der Fläche des Wafers verwirklichen lässt, was zu einem Kostenvorteil für die Herstellungskosten des integrierten Schaltkreises führt. Durch den Verzicht auf eine mechanische Kontaktierung entfallen zudem die zur präzisen Positionierung von Prüfnadeln erforderlichen Zeitspannen, so dass eine verkürzte Testzeit verwirklicht werden kann, wodurch eine weitere Kostenersparnis verwirklicht werden kann. Zudem entfallen Prüffehler, die auf unzureichende Kontaktierung zurückzuführen sind und die zu einer ungerechtfertigt hohen Produktionsausfallrate führen würden.
  • In einer Weiterbildung des Verfahrens wird ein Testvektor in den mindestens einen Schaltungsteil eingegeben, eine durch die Eingabe des Testvektors bewirkte Ausgabe des mindestens einen Schaltungsteils wird mit einem vorgebbaren Prüfwert verglichen, und das Ergebnis des Funktionstests wird als fehlerfrei bestimmt, wenn die Ausgabe und der vorgebbare Prüfwert übereinstimmen. Ein Testvektor ist eine spezifisch auf den zu prüfenden integrierten Schaltkreis abgestimmte Folge von vorzugsweise digitalen Testsignalen oder Steueranweisungen, die es ermöglicht, die Wesentlichen oder alle Funktionen des integrierten Schaltkreises zu prüfen. Der Testvektor wird in den zu prüfenden Schaltungsteil eingespeist bzw. eingegeben und dort in einer vorgegebenen Weise verarbeitet und führt zu einem definierten Ergebnis bzw. Ausgangssignal oder Ausgangsbitmuster, das Auskunft über die Funktionstüchtigkeit des integrierten Schaltkreises bzw. des getesteten Schaltungsteils gibt.
  • In einer Weiterbildung des Verfahrens wird der Testvektor kontaktlos durch die Prüfeinrichtung zu dem integrierten Schaltkreis übertragen. Bei einer kontaktlosen bzw. drahtlosen Übertragung des Testvektors kann eine vom Design der integrierten Schaltung unabhängige Abfolge von Prüfschritten sowie ein Prüfungsumfang frei bestimmt werden. Damit kann eine größere Flexibilität des Prüfprozesses verwirklicht werden. So kann vorgesehen sein, lediglich eine geringe Anzahl von, insbesondere statistisch ausgewählten, integrierten Schaltkreisen des Wafers auf einen vollständigen Funktionsumfang zu prüfen, während die übrigen integrierten Schaltkreise des Wafers nur hinsichtlich wesentlicher Funktionen geprüft werden.
  • In einer Weiterbildung des Verfahrens wird der Testvektor aus einem fest programmierten Speicherbereich des integrierten Schaltkreises ausgelesen. Damit kann ein besonders schneller Prüfvorgang verwirk licht werden, da der Testvektor nicht über die möglicherweise langsame, kontaktlose Übertragungsstrecke zu dem integrierten Schaltkreis übertragen werden muss, sondern vielmehr in dem integrierten Schaltkreis vorliegt und lediglich abgerufen werden muss, was mit hoher Geschwindigkeit erfolgen kann. Eine feste Programmierung des Testvektors bedeutet, dass ein Flächenbereich des integrierten Schaltkreises als Speicherbereich für den Testvektor zur Verfügung gestellt wird. Ein typischer Testvektor hat beispielsweise eine Länge von 128 Bits und benötigt somit nur einen vergleichsweise geringen Flächenanteil an einem typischen integrierten Schaltkreis. Bei einer Ausführungsform der Erfindung ist eine Kombination von kontaktlos eingespeisten und in der integrierten Schaltung fest programmierten Testvektorteilen vorgesehen, wodurch eine vorteilhafte Flexibilität und eine hohe Geschwindigkeit der Prüfung verwirklicht werden kann.
  • In einer Weiterbildung des Verfahrens wird als Ergebnis des Funktionstests ein binärer Wert in dem integrierten Schaltkreis erzeugt. Da das Testergebnis kontaktlos übertragen wird, ist es von Vorteil, wenn das Testergebnis kurz ist, um eine rasche Übertragung und somit eine kurze Testzeit zu gewährleisten. Beispielsweise kann das binäre Testergebnis lediglich ein Bit umfassen, dessen Zustand einen fehlerfreien bzw. einen fehlerhaften Zustand anzeigt.
  • In einer Weiterbildung des Verfahrens wird die Freigabeeinrichtung nach einer Durchführung des Funktionstests, insbesondere irreversibel, in einen Zustand versetzt, der den Funktionstest sperrt. Dadurch kann verhindert werden, dass der insbesondere fest programmierte Testvektor im Normalbetrieb des integrierten Schaltkreises erneut ausgelesen wird und zu Störungen des Normalbetriebs führt. Ein irreversibles Versetzen der Freigabeeinrichtung in einen gesperrten Zustand kann beispielsweise bei einer als Diode ausgeführten Freigabeeinrichtung durch eine gezielte Überbestromung erreicht werden, bei der die Diode zerstört wird.
  • Denkbar ist auch eine Zerstörung einer Diode oder einer elektrischen Leiterbahn durch lokales Einstrahlen von Lichtenergie, insbesondere eines Laserstrahls.
  • Der erfindungsgemäße integrierte Schaltkreis, insbesondere zur Durchführung des oben beschriebenen Verfahrens, umfasst mindestens einen Schaltungsteil, dessen Funktion auf Waferebene zu überprüfen ist. Hierzu dient eine Testschaltung des integrierten Schaltkreises, die dem mindestens einen Schaltungsteil zugeordnet ist und die zum Funktionstest des mindestens einen Schaltungsteils auf Waferebene ausgebildet ist. Weiterhin ist eine der Testschaltung zugeordnete Freigabeeinrichtung vorgesehen, die den Funktionstest freigibt oder sperrt. Datenübertragungsmittel des integrierten Schaltkreises, die mit der Testschaltung gekoppelt sind, dienen zum kontaktlosen Übertragen eines Ergebnisses des Funktionstest an eine Prüfeinrichtung. Der integrierte Schaltkreis weist mindestens einen Schaltungsteil auf, der im Normalbetrieb, also bei bestimmungsgemäßem Gebrauch nach einer Vereinzelung, die für einen Transponder notwendigen Funktionen zur Verfügung stellt. Die Datenübertragungsmittel dienen bei der Funktionsüberprüfung zur kontaktlosen Datenübertragung zu der Prüfeinrichtung und können im Normalbetriebsfall zur Kommunikation mit einer Basisstation dienen. Die Testschaltung ist derart ausgeführt, dass sie als Speicher für einen Testvektor dienen kann. Ergänzend oder alternativ kann die Testschaltung ein sequentiell abzuarbeitendes Testprogramm oder eine eigene Intelligenz in der Art eines Mikroprozessors oder einer Zustandsmaschine aufweisen, um alle Funktionen des zu prüfenden Schaltungsteils eigenständig prüfen zu können. Die Testschaltung wird nur dann aktiviert, wenn die Freigabeeinrichtung in einem freigegebenen Zustand ist, ansonsten wird ein Ablaufen des Prüf- bzw. Testvorgangs durch die Freigabeeinrichtung gesperrt.
  • In einer Weiterbildung des integrierten Schaltkreises ist vorgesehen, dass die Freigabeeinrichtung eine Diode ist. Die Freigabeeinrichtung bzw. die Diode wird zusammen mit dem integrierten Schaltkreis während der Bearbeitung des Wafers gebildet und ist unmittelbar nach der Herstellung in den Freigabezustand gesetzt oder programmiert. Nach Durchführung der Funktionsüberprüfung kann entweder die jeweilige Freigabeeinrichtung des überprüften integrierten Schaltkreises gezielt zerstört werden oder es findet nach Abschluss der Prüfung des gesamten Wafers eine kollektive Zerstörung aller Freigabeeinrichtungen statt. Vorzugsweise werden nur die Freigabeeinrichtungen der für „Gut" befundenen, also nach Durchführung des Funktionstests als funktionsfähig identifizierten, integrierten Schaltkreise individuell zerstört, um den zeitlichen Aufwand gering zu halten. Zudem kann die zerstörte Freigabeeinrichtung als Markierung zur späteren Identifizierung der funktionsfähigen integrierten Schaltkreise herangezogen werden.
  • In einer Weiterbildung des integrierten Schaltkreises ist eine Antenneneinrichtung vorgesehen, die zur Datenübertragung mit der Prüfeinrichtung ausgebildet ist. Die Antenneneinrichtung ist für die Einkopplung und für die Auskopplung elektrischer bzw. elektromagnetischer Energie vorgesehen und ist bevorzugt einstückig mit dem integrierten Schaltkreis ausgeführt. Die Antenneneinrichtung kann vorzugsweise in der Art eines Dipols verwirklicht werden, kann also beispielsweise zwei parallele, in entgegengesetzte Richtungen verlaufende Leiterbahnenden aufweisen. Die Antenneneinrichtung ist mit einem minimalen Anteil an der Fläche des integrierten Schaltkreises verwirklicht, so dass eine Einkopplung und/oder Auskopplung elektrischer Energie lediglich in einem Nahfeld möglich ist. Ein Testkopf einer Testeinrichtung befindet sich zur Durchführung des Prüfvorgangs in einem Abstand von Bruchteilen eines Millimeters bis hin zu wenigen Millimetern von der Oberfläche des Wafers entfernt, um die gewünschte Signalübertragung zu gewährleisten.
  • In einer Weiterbildung des integrierten Schaltkreises ist der integrierte Schaltkreis ein passiver, rückstreubasierter Transponder.
  • Der erfindungsgemäße Wafer weist eine Vielzahl von integrierten Schaltkreisen der oben beschriebenen Art auf, wobei die integrierten Schaltkreise durch Ritzbereiche voneinander beabstandet sind und die Antenneneinrichtungen in oder benachbart zu den Ritzbereichen angeordnet sind. Die Ritzbereiche werden nach der Fertigstellung des Wafers benötigt, um die einzelnen, auf dem Wafer enthaltenen integrierten Schaltkreise voneinander zu trennen. Dies kann insbesondere durch Laserschneiden oder durch Anritzen des Wafers und anschließendes Brechen entlang der geritzten Bereiche erfolgen. Die Ritzbereiche stellen somit notwendige Zonen zwischen den integrierten Schaltkreisen dar, die im Normalbetrieb der integrierten Schaltkreise keine Funktion haben, die jedoch vor der Vereinzelung der integrierten Schaltkreise auch mit elektrischen Funktionen versehen sein können. Eine elektrische Funktion in den oder benachbart zu den Ritzbereichen kann die Verwirklichung der für das Prüfverfahren notwendigen Antenneneinrichtung sein. Dabei ist es besonders vorteilhaft, dass die Ritzbereiche typischerweise geradlinig ausgeführt sind, was der Integration von Antenneneinrichtungen in Form von Dipolen erleichtert, die als langgestreckte, schmale Leiterbahnen verwirklicht sein können.
  • In einer Weiterbildung des Wafers ist vorgesehen, dass die jeweiligen Freigabeeinrichtungen der integrierten Schaltkreise in den Ritzbereichen angeordnet sind. Damit kann eine besonders vorteilhafte und zwingend eintretende Zerstörung der Freigabeeinrichtungen gewährleistet werden, da es beim Vereinzeln der integrierten Schaltkreise zur Zerstörung der Freigabeeinrichtungen kommt.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen und der nachfolgenden Beschreibung bevorzugter Ausfüh rungsbeispiele, die anhand der Zeichnung dargestellt sind. Hierbei zeigen:
  • 1 eine schematische Darstellung eines Waferbereichs mit einem integrierten Schaltkreis, der eine im Ritzrahmen integrierte Antenneneinrichtung aufweist,
  • 2 eine schematische Darstellung eines Waferbereichs mit einem integrierten Schaltkreis, der eine im Ritzrahmen integrierte Freigabeeinrichtung aufweist, und
  • 3 eine schematische Darstellung einer Testvorrichtung zur Durchführung des Prüfverfahrens.
  • Ein in der 1 ausschnittweise dargestellter Wafer 1 ist als kreisrunde Siliziumscheibe verwirklicht, auf der durch eine Abfolge mehrerer Aufbau- und Abtragungsprozesse sowie aufgrund der Durchführung von Dotierungsverfahren eine Vielzahl von integrierten Schaltkreisen 2 strukturiert wurden. Der integrierte Schaltkreis 2 ist als passive, rückstreubasierte Transponderschaltung ausgeführt und weist mehrere Schaltungsteile auf, die unterschiedliche Funktionen erfüllen. So ist ein Schaltungsteil als Prozessor 3 zur Verarbeitung von digitalen Signalen vorgesehen. Weitere Schaltungsteile sind als Festspeicher 4, als freier Speicher 5 und als Testschaltung 6 ausgeführt.
  • Der integrierte Schaltkreis 2 hat eine umlaufende Begrenzung 7, die die äußere Ausdehnung des integrierten Schaltkreises 2 darstellt. Zwischen zwei integrierten Schaltkreisen 2 ist ein Ritzrahmen 8 vorgesehen, der bei der Vereinzelung der integrierten Schaltkreise 2 als Schneidebereich, beispielsweise für ein Laserschneidverfahren dient.
  • Dem Prozessor 3 sind zwei über Leiterbahnabschnitte verbundene Kontaktflächen 9 zugeordnet. Die Kontaktflächen 9 ermöglichen insbesondere den Anschluss einer nicht gezeigten, aus einem elektrischen Leiter gebildeten Spule bzw. Antenne, die für eine Feldbeeinflussung eines elektromagnetischen Feldes eingesetzt werden kann, das beispielsweise von einer nicht gezeigten Basisstation gesendet wird.
  • Die Testschaltung 6 ist zur Durchführung eines Funktionstests für die übrigen Schaltungsteile 3, 4 und 5 vorgesehen. In der Testschaltung 6 ist ein fest programmierter Testvektor abgelegt, der nach einer Versorgung des integrierten Schaltkreises 2 mit elektrischer Betriebsenergie die Durchführung von Testvorgängen bestimmt. Der Testschaltung 6 ist ein Leiterbahnzweig zur Verbindung mit dem Prozessor 3 zugeordnet, in den eine Diode 10 eingeschleift ist, die als Freigabeeinrichtung vorgesehen ist und die im Grundzustand unmittelbar nach der Herstellung des Wafers 1 intakt ist, so dass sie sich in einer Freigabestellung befindet und den Ablauf eines Test- bzw. Prüfvorgangs ermöglicht.
  • Weiterhin ist der Testschaltung 6 eine aus zwei Leiterbahnabschnitten in der Art eines Dipols ausgeführte Antenneneinrichtung 11 zugeordnet, die für die kontaktlose Einkopplung elektrischer Betriebsenergie und für die Auskopplung eines Ergebnisses des Testverfahrens ausgebildet ist. Die Leiterbahnen der Antenneneinrichtung 11 sind überwiegend im Ritzrahmen 8 geführt, so dass keine zusätzliche Siliziumfläche benötigt wird, um die Antenneneinrichtung 11 zu verwirklichen.
  • Bei einer Vereinzelung der integrierten Schaltkreise 2 wird die Antenneneinrichtung 11 zerstört, was jedoch unerheblich ist, da sie im bestimmungsgemäßen Normalbetrieb der integrierten Schaltung 2 nicht mehr benötigt wird.
  • Die als Freigabeeinrichtung ausgeführte Diode 10 kann nach erfolgter Prüfung des integrierten Schaltkreises 2 durch Aufbringen einer elektrischen Spannungsspitze oder durch Bestrahlen mit hochenergetischem Licht zerstört werden, um einen erneuten Funktionstest zu verhindern, was zu einer Fehlfunktion des integrierten Schaltkreises 2 im Normalbetrieb führen könnte.
  • Bei der Ausführungsform von 2 ist anstelle der Diode 10 ein teilweise im Ritzrahmen 8 geführter Leiterbahnabschnitt 14 vorgesehen, der die Testschaltung 6 mit dem Prozessor 3 verbindet und der als Freigabeeinrichtung dient, da er lediglich bei nicht vereinzeltem integrierten Schaltkreis 2 eine leitfähige Verbindung darstellt, wodurch eine Testtreigabe angezeigt werden kann. Der Leiterbahnabschnitt 14 wird bei der Vereinzelung der integrierten Schaltkreise 2 durchtrennt, wodurch der Funktionstest durch die Testschaltung 6 gesperrt werden kann.
  • Die in der 3 dargestellte Test- bzw. Prüfeinrichtung 12 weist einen Prüfkopf 13 auf, der mit einer Schreib-Leseeinrichtung ausgestattet ist, die eine Übertragung von Signalen im Nahbereich zu bzw. von dem integrierten Schaltkreis 2 ermöglicht. Eine Übertragung über weite Distanzen ist nicht möglich, da die integrierten Schaltkreise 2 auf Waferebene lediglich mit der integrierten Antenneneinrichtung 11 und nicht mit einer vollwertigen Antenne versehenen sind. Die Schreib-Leseeinrichtung ist dazu ausgebildet, die schwachen, vom integrierten Schaltkreis als Ergebnis des Testvorgangs ausgesendeten bzw. zurückgestreuten Signale zu empfangen. Weiterhin wird die elektrische Betriebsenergie für den integrierten Schaltkreis 2 durch Senden eines elektromagnetischen Feldes durch die Prüfeinrichtung 12 bereitgestellt. Die Datenübertragung zwischen der Prüfeinrichtung 12 und einem jeweiligen integrierten Schaltkreis 2 erfolgt analog zu einer Datenübertragung zwischen einer Basisstation und einem rückstreubasierten, passiven Transponder.

Claims (13)

  1. Verfahren zur Funktionsüberprüfung von mindestens einem Schaltungsteil (3, 4, 5) eines auf einem Wafer (1) angeordneten, integrierten Schaltkreises (2), insbesondere eines passiven rückstreubasierten Transponders, durch eine Prüfeinrichtung (12), mit den Schritten: – Bereitstellen elektrischer Betriebsenergie für den integrierten Schaltkreis durch die Prüfeinrichtung (12), – Durchführung eines Funktionstests des mindestens einen Schaltungsteils (3, 4, 5) durch den integrierten Schaltkreis (2) in Abhängigkeit von einem Zustand einer Freigabeeinrichtung (10, 14) des integrierten Schaltkreises und – kontaktloses Auslesen eines Ergebnisses des Funktionstests durch die Prüfeinrichtung (12).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die elektrische Betriebsenergie für den integrierten Schaltkreis (2) durch Senden eines elektromagnetischen Feldes durch die Prüfeinrichtung (12) bereitgestellt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – ein Testvektor in den mindestens einen Schaltungsteil (3, 4, 5) eingegeben wird, – eine durch die Eingabe des Testvektors bewirkte Ausgabe des mindestens einen Schaltungsteils (3, 4, 5) mit einem vorgebbaren Prüfwert verglichen wird, und – das Ergebnis des Funktionstests als fehlerfrei bestimmt wird, wenn die Ausgabe und der vorgebbare Prüfwert übereinstimmen.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Testvektor kontaktlos durch die Prüfeinrichtung (12) zu dem integrierten Schaltkreis (2) übertragen wird.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Testvektor aus einem fest programmierten Speicherbereich (6) des integrierten Schaltkreises (2) ausgelesen wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Ergebnis des Funktionstests ein binärer Wert in dem integrierten Schaltkreis erzeugt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Freigabeeinrichtung (10, 14) nach einer Durchführung des Funktionstests, insbesondere irreversibel, in einen Zustand versetzt wird, der den Funktionstest sperrt.
  8. Integrierter Schaltkreis (2), insbesondere zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, mit mindestens einem Schaltungsteil (3, 4, 5), dessen Funktion auf Waferebene zu überprüfen ist, gekennzeichnet durch – eine Testschaltung (6), die dem mindestens einen Schaltungsteil (3, 4, 5) zugeordnet ist und die zum Funktionstest des mindestens einen Schaltungsteils (3, 4, 5) auf Waferebene ausgebildet ist, – eine der Testschaltung (6) zugeordnete Freigabeeinrichtung (10, 14), die den Funktionstest freigibt oder sperrt, und – Datenübertragungsmittel (11), die mit der Testschaltung (6) gekoppelt sind und zum kontaktlosen Übertragen eines Ergebnisses des Funktionstest an eine Prüfeinrichtung (12) ausgebildet sind.
  9. Integrierter Schaltkreis nach Anspruch 8, dadurch gekennzeichnet, dass die Freigabeeinrichtung (10, 14) eine Diode ist.
  10. Integrierter Schaltkreis nach Anspruch 8 oder 9 gekennzeichnet durch eine Antenneneinrichtung (11), die zur Datenübertragung mit der Prüfeinrichtung (12) ausgebildet ist.
  11. Integrierter Schaltkreis nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der integrierte Schaltkreis ein passiver, rückstreubasierter Transponder ist.
  12. Wafer (1) mit einer Vielzahl von integrierten Schaltkreisen (2) nach Anspruch 10 oder 11, bei dem die integrierten Schaltkreise (2) durch Ritzbereiche (8) voneinander beabstandet sind, dadurch gekennzeichnet, dass eine jeweilige Antenneneinrichtung (11) in oder benachbart zu einem jeweiligen Ritzbereich (8) angeordnet ist.
  13. Wafer nach Anspruch 12, dadurch gekennzeichnet, dass eine jeweilige Freigabeeinrichtung (10, 14) in einem jeweiligen Ritzbereich (8) angeordnet ist.
DE200610025066 2006-05-23 2006-05-23 Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen Withdrawn DE102006025066A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610025066 DE102006025066A1 (de) 2006-05-23 2006-05-23 Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610025066 DE102006025066A1 (de) 2006-05-23 2006-05-23 Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen

Publications (1)

Publication Number Publication Date
DE102006025066A1 true DE102006025066A1 (de) 2007-11-29

Family

ID=38622318

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610025066 Withdrawn DE102006025066A1 (de) 2006-05-23 2006-05-23 Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen

Country Status (1)

Country Link
DE (1) DE102006025066A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19633549A1 (de) * 1996-08-20 1998-02-26 Siemens Ag Integrierte Schaltung
DE10015484A1 (de) * 2000-03-29 2001-10-11 Fraunhofer Ges Forschung Verfahren und Anordnung zum kontaktlosen Chiptest
DE10240897A1 (de) * 2002-09-04 2004-04-01 Infineon Technologies Ag Substrat, Herstellungsprozess-Überwachungsvorrichtung sowie Verfahren zur elektronischen Überwachung eines Herstellungsprozesses von Chips auf einem Substrat
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19633549A1 (de) * 1996-08-20 1998-02-26 Siemens Ag Integrierte Schaltung
DE10015484A1 (de) * 2000-03-29 2001-10-11 Fraunhofer Ges Forschung Verfahren und Anordnung zum kontaktlosen Chiptest
DE10240897A1 (de) * 2002-09-04 2004-04-01 Infineon Technologies Ag Substrat, Herstellungsprozess-Überwachungsvorrichtung sowie Verfahren zur elektronischen Überwachung eines Herstellungsprozesses von Chips auf einem Substrat
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis

Similar Documents

Publication Publication Date Title
EP1381874B1 (de) Verfahren und vorrichtung zum kontaktlosen testen unbestückter antennen
EP1966742B1 (de) Vorrichtung und verfahren zur prüfung und drahtlosen übermittlung des zustands eines signalgebers
WO2008098402A1 (de) Verfahren zur messung von informationen technischer systeme
DE102006025066A1 (de) Verfahren zur Funktionsüberprüfung eines integrierten Schaltkreises, integrierter Schaltkreis sowie Wafer mit integrierten Schaltkreisen
DE10148919A1 (de) Verfahren und Vorrichtung zur Ortung bewegter Gegenstände
DE10015484C2 (de) Verfahren zum kontaktlosen Test von Chips sowie Vorrichtung zur Durchführung dieses Verfahrens
EP1889202B1 (de) Vorrichtung und verfahren zum lesen und/oder schreiben von daten von und/oder auf eine(r) vielzahl von rfid-chips
EP3414588A1 (de) Vorrichtung und verfahren zur positionsbestimmung eines senders relativ zu einem detektionsbereich
EP2482469B1 (de) Detektierplättchen mit anpassbarer Sende- und Empfangsreichweite durch Positionieren eines verstellbaren Dämpfungselements.
EP1638036B1 (de) Schreib-/Lesestation eines RFID-Systems sowie Verfahren zur Ermittlung und Einstellung eines optimalen Sendekanals und einer optimalen Sendeleistung von Schreib-/Lesestationen in einem RFID-System
EP3376430B1 (de) Verfahren zur zuordnung von adressen bei modulen eines systems bestehend aus wenigstens zwei rfid-antennen sowie gate-antennenanordnung bestehend aus wenigstens zwei rfid-antennen
DE102010022514A1 (de) Verfahren zum Zerstören eines Halbleiterchips eines tragbaren Datenträgers
DE19715215C1 (de) Kontaktloses Transpondersystem
DE102006017777A1 (de) Testsystem zum Klassifizieren eines Transponders
EP2645588A1 (de) Verfahren und Vorrichtung zur Funktionsüberprüfung einer NFC-Einrichtung
DE10358794B4 (de) Nahfeld-Messverfahren für gedruckte Schaltungsplatinen
EP2959427B1 (de) Lese/schreibeinrichtung für chipkarten
DE112007001912T5 (de) Testsystem für Hochfrequenz-IC-Vorrichtungen und Verfahren zum Herstellen von Hochfrequenz-IC-Vorrichtungen unter Verwendung desselben
DE102004042074A1 (de) Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens
DE102005048872A1 (de) Testkopfeinrichtung
DE102017223656A1 (de) Verfahren zur Überprüfung von Steckverbindungen
WO2011020661A1 (de) Vorrichtungen und verfahren zum identifizieren von äusseren einflüssen auf zumindest eine verarbeitungseinheit eines eingebetteten systems
DE102021211114A1 (de) Sendeeinheit und Vorrichtung zum Ermitteln des Füllstands einer elektrisch leitfähigen Flüssigkeit
DE102023206630A1 (de) Verfahren sowie Vorrichtung zur Prüfung eines Kabelsatzes
EP1013014B1 (de) Prüfverfahren für eine mobile empfangsvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

8139 Disposal/non-payment of the annual fee