DE10015484A1 - Verfahren und Anordnung zum kontaktlosen Chiptest - Google Patents

Abstract

Vorgeschlagen wird eine Anordnung zum kontaktlosen Chiptest und ein Verfahren zur Durchführung des Tests, wobei der Chip oder die Chips im Waferverbund, mit einer integrierten Funktionslogikschaltung und einer integrierten Selbsttestschaltung ausgestattet sind, dadurch gekennzeichnet, dass eine Transponderelektronik und eine Transponderantenne auf dem Chip oder auf dem Wafer vorhanden sind. Diese Chips können bevorzugt in einem Waferprober über einem Transponderlesekopf positioniert und kontaktlos getestet werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Anordnung zum Kontaktlosen Chiptest im Waferverband bei der Chipherstellung. Für die Qualitätssicherung bei der Fertigung von Halbleiterbauteilen (Chips) ist ein wichtiger Testschritt die Bestimmung funktionierender, noch unvereinzelter Chips auf dem Halbleitersubstrat (Wafer). Die funktionierenden Chips werden, nach dem Vereinzeln, der weiteren Verarbeitung zugeführt. Die Testkosten der Chips machen bei der Chipherstellung einen wesentlichen Anteil der Gesamtkosten aus. Ein Kontaktloses Testverfahren bietet daher ein großes Rationalisierungspotential.

Stand der Technik

Der Test von Chips erfolgt nach dem Stand der Technik durch eine elektrische Kontaktierung jedes oder jeweils mehrerer Chips auf dem Wafer mit einem Testaufbau. Der Testaufbau beinhaltet ein Chiptestkontaktierungselement, beispielsweise Nadelkarten oder Membranprobes. Bei der Anwendung von Nadelkarten zur Chipkontaktierung wird die Kontaktierung für den Chiptest durch das Aufsetzen von Metallnadeln auf die Chipkontaktierungen (Bond-Pads) erreicht. Bei Membranprobes handelt es sich um elastische Membranen, welche passivierte Verdrahtungen enthalten. Diese Membranen werden auf den zu testenden Chip aufgesetzt. Die Membranen weisen über die Membranoberfläche hervorstehende Metallisierungen (Probe-contact Bumps) an den beim Aufsetzen auf den Chip auf den zu kontaktierenden Chipbereichen angrenzenden Stellen auf. Diese Metallisierungen ermöglichen die Chipkontaktierung zum Chiptest. Die Testelektronik kann entweder vollständig außerhalb des Chips, im Testaufbau liegen oder in Form einer Selbsttestschaltung auf dem Chip integriert sein. Letzteres wird als "Built In Self Test" (BIST) bezeichnet. Dabei kann eine Zusatzschaltung auf dem Chip autonom die Funktionsfähigkeit ermitteln. Diese zusätzlichen Schaltungen stellen bei der erreichten hohen Packungsdichte kein Problem mehr dar. Derartige Schaltungen existieren in vielfältigen Variationen, mit unterschiedlich ausführlichen Tests. Als Beispiel sei der BIST in US 5,175,494 genannt. Trotz der Möglichkeit sehr viele Informationen über den zu testenden Chip zu ermitteln, wird auf Waferebenen in der Regel nur ein Selektionstest für die Weiterverarbeitung durchgeführt. Dabei wird nur eine gut oder schlecht Aussage ermittelt. In diesem Fall wird eine Schaltungslogikvariante eingesetzt, bei der beim Anlegen der Betriebsspannung der Selbsttest selbstständig abläuft und lediglich ein logisches gut/schlecht - Ergebnis ausgegeben wird. Solche Schaltungen enthalten zum Beispiel einen getakteten Zähler oder ein linear rückgekoppeltes Schieberegister (Linear Feedback Schift Register LFSR). Solche Schieberegister, bei denen der serielle Ausgang mit einzelnen ausgewählten Stufen mit Exklusiv-OR-Gattern verknüpft auf den seriellen Eingang zurückgeführt wird, sind als günstige Hardwareausführung von Pseudozufallsgeneratoren bekannt. Die parallel herausgeführten Stufen von Zähler oder Schieberegister dienen als Eingang für die zu testende Schaltung. Ein entsprechend konfiguriertes Schieberegister gleicher Technik kann dann aus den Ausgängen der Schaltung eine Checksumme erzeugen, in dieser Anwendung auch Signatur genannt. Der Vergleich der Checksumme mit einem fest einprogrammierten Wert ergibt dann das Prüfergebnis.

Bei den genannten Testmethoden besteht der Nachteil, dass eine mechanische Kontaktierung, die zeitintensiv ist und apparativ aufwendig justiert werden muss vorgenommen wird. Eine derartige Kontaktierung ist immer mit einem Verschleiß der Kontakte verbunden und die entsprechende Kontaktierungsvorrichtung muss für fast jeden Bausteintyp neu hergestellt werden.

Gerade bei der Herstellung von vertikal integrierten Systemen, das sind Stapel gedünnter Chips mit vertikaler Verdrahtung, wie diese z. B. in DE 195 16 487 beschrieben sind, ist eine frühzeitige Erkennung von ausgefallenen, d. h. schlechten Chips wirtschaftlich und technisch wichtig. Dabei wird jedoch der Test des jeweils unteren Wafers dadurch verhindert, das dieser vor dem verbinden (Bonden) mit dem darüber liegenden Chip voll planarisiert und passiviert, d. h. die Oberfläche enthält keine freiliegende Schaltungselemente, sein muss. Folglich scheidet die mechanische Kontaktierung zum Testen aus.

Gelöste Aufgabe

Der Erfindung liegt die Aufgabe zugrunde eine Anordnung und ein Verfahren zum kontaktlosen Chiptest anzugeben welche die sich aus dem Stand der Technik ergebenden Nachteile beim Chiptest vermeiden, und günstig zu produzieren sowie einfach einzusetzen sind.

Beschreibung

Gemäß der vorliegenden Erfindung wird die Aufgabe durch die Merkmale des Anspruches 1 gelöst. Die vorliegende Erfindung stellt darüber hinaus in den Ansprüchen 10 bis 16 auch Verfahren zum Betreiben der Anordnung zur Verfügung.

Die bevorzugten Ausführungsformen sind Gegenstand der abhängigen Ansprüche.

Das erfindungsgemäße Konzept besteht aus der Integration einer BIST-Schaltung zusammen mit einer Transponderelektronik und einer Transponderantenne auf jedem herzustellendem und zu testendem Chip. Die BIST-Elektronik, die Transponderelektronik, die Chip Schaltungslogik und die Transpondantenne sind dabei bevorzugt auf einem einzigen Chip integriert. Unter einem Transponder wird eine integrierte Schaltung verstanden, welche mit einer Gegenstelle über geringe oder auch größere Entfernungen kommunizieren kann. Transponder sind sinngemäß fernbedienbare Sender, welche im allgemeinen ohne eigene Energieversorgung (sogenannte passive Transponder) funktionieren. Sie ermöglichen eine kontaktlose Informationsübertragung und werden z. B. in Chipkarten eingesetzt. Passive Transponder können mit der "Coil-on-Chip-Technologie" (d. h. die als Antenne und zur Energieübertragung genutzte Spule befindet sich direkt auf dem Chip) mit der bekannten Halbleitertechnologie bei der Waferprozessierung gefertigt werden. Transponder als Halbleiterchip ermöglichen die Betriebsenergie kontaktlos über die Spule zuzuführen. Eine Sendespule in einem Transponderlesekopf (im Zusammenhang mit der vorliegenden Erfindung als Testkopf (Testhead) bezeichnet) überträgt dabei die Energie über ein Hochfrequenzfeld in die Transponderspule. Typische Transpondersysteme arbeiten bei der Frequenz 13,56 MHz oder 4 MHz mit einer Reichweite von einigen 10 cm. Dabei werden meist Identifikationsprotokolle bei der Datenübermittlung zwischen Transponder und Lesekopf eingesetzt, die den elektronischen Mindestaufwand auf dem Chip erhöhen. Dieser Aufwand ist z. B. nötig um mehrere Transponder innerhalb der Reichweite des Lesekopfes zu handhaben. Die Transponderspule wirkt als Sende- und Empfängsantenne von Daten und als Energieversorgung für die Transponderelektronik und die Chipschaltungen. Die Hochfrequenz kann dabei auch als Taktfrequenz für eine Chipelektronik mit einer Schaltungslogik verwendet werden. Zum Senden von Daten kann die Dämpfung der Spule von der Chipelektronik, über eine elektronische Schaltung z. B. mit einem Widerstand derart moduliert werden, dass die vom Chip zu sendenden Informationen über die Rückkopplung von der Transponderspule zur Spule im Testkopf übertragen werden. Diese Rückkopplung entspricht dem induktiven Transformatorprinzip. Die Empfangsspule ist bei der Übertragung von Informationen vom Chip nach außen in einem Lesekopf integriert. Erfindungsgemäß ist also zusätzlich zu der angestrebten Funktionalität des Halbleiterbauelements eine BIST-Logik, eine Transponderelektronik und eine bevorzugt direkt aufmetallisierte Transponderspule auf dem Chip integriert. Die Transponderantenne, d. h. bevorzugt die Coil on Chip Spule wird in einer bevorzugten Ausführungsform im Randbereich der Chips (Ritzrahmenbereich), zwischen den für die eigentlichen Schaltungen des Chips genutzten Waferbereichen, auf dem Wafer aufmetallisiert. Sie befindet sich also nahe am Rand der einzelnen Chips. Die Waferbereiche für den Ritzrahmen zum Vereinzeln der Chips können in herkömmlicher Weise nicht für Funktionselemente der Chips verwendet werden, da diese Bereiche beim Vereinzeln zerstört werden. Für die Spule bei der Erfindungsgemäßen Anordnung können diese Bereiche jedoch genutzt werden, da der Chiptest vor dem Vereinzeln durchgeführt wird. Je nachdem ob die Transponderspule beim Vereinzeln der Chips zerstört wird oder ob sie sich hinreichend weit vom beim Zerteilen zerstörten Bereich entfernt befindet kann die Spule auch für die spätere Funktionalität des Chips weiterverwendet werden.

Die Transponderelektronik auf dem Chip enthält eine Gleichrichterschaltung, z. B. eine Diode, eine Diodenbrücke oder eine Transistorschaltung, zwei Kapazitäten (On-Chip- Kapazitäten) und ein Modulationselement. Die erste Kapazität bildet zusammen mit der Transponderspule einen Resonanzkreis. Die zweite Kapazität wird als Ladekondensator für die Energieversorgung des Chiptests benötigt. Das Modulationselement bedämpft den Transponderschwingkreis aus Spule und dem ersten Kondensator, es besteht z. B. aus einem variablem Widerstand, bevorzugt einem Transistor oder einer Diode. Durch diese variable Dämpfung wird der Q-Wert des Schwingkreises moduliert. Dies ermöglicht die Datenübertragung vom Transponder zum Lesekopf. Bei der Erfindungsgemäßen Anordnung wird das Modulationselement mit einem Ausgang der BIST-Schaltung verschaltet. Dadurch kann das Ergebnis des Selbsttests vom Transponder nach außen übertragen werden.

Die gesamte erfindungsgemäße Anordnung kann vollständig passiviert sein. Sie wird bevorzugt in CMOS-Technologie gefertigt. Dadurch ergibt sich ein hinreichend geringer Leistungsbedarf der Testelektronik.

Beim erfindungsgemäßen Verfahren zum Chiptest auf dem Wafer wird eine an den Transponder auf dem Chip (On-Chip-Transponder) geometrisch und elektrisch angepasste Spule, welche an eine Ausleseelektronik angeschlossen ist und mit einer geeigneten Frequenz als Sende- und Empfangsantenne eingesetzt wird, in einen Testhead integriert. Dieser Testhead wird schrittweise in geringem Abstand, d. h. bevorzugt in einem Abstand kleiner als ein Millimeter zum zu testenden Chip, über die Chippositionen des Wafers geführt. Bei feststehendem Testkopf kann auch der Wafer mit der üblichen Verschiebeanordnung eines Waferprobers relativ zum Testhead bewegt werden. Bei der geometrischen und elektronischen Anpassung ist die Anordnung derart abzustimmen, dass ein Chip einzeln angesprochen werden kann, ohne dass Störungen durch einen Nachbarchip entstehen. Die Metallisierung im Chip selbst wird so ausgelegt, dass während des Transponderbetriebs keine Funktionsstörungen über induzierte Felder im Chip entstehen. Diese könnten das Testergebnis verfälschen. Da der Abstand zwischen Transponderspule und Testhead jedoch sehr gering gewählt werden kann, z. B. im zehntel Millimeterbereich und eine vollständige Überdeckung der Transponderspule und der Spule im Testhead leicht möglich ist, kann eine so enge Kopplung zwischen den beiden Spulen erreicht werden, dass die angegebenen Bedingungen erfüllt werden können. Der erfindungsgemäße Einsatz der Transpondertechnologie stellt, relativ zu den bekannten Transpondereinsatzgebieten wesentlich geringere Anforderungen an die Transponderelektronik und die Transponderspule. In einer bevorzugten Ausführungsform befindet sich der Testhead bei einem Waferprober an der Stelle, an der sich gemäß dem Stand der Technik die Nadeln einer Nadelkarte befinden. Die Ansteuerelektronik kann bei der Spule im Testhead oder bei der übrigen Elektronik des Probers oder auch aufgeteilt auf beide Positionen positioniert sein. Dabei erleichtert die aufgrund der Anordnung des Testheads kurze und konstante Entfernung zur Transponderspule die Dimensionierung der Elektronik des Testheads. In der dargestellten Konfiguration ist ein derart geringer Abstand zwischen Testhead und Transponderspule möglich, dass genau eine Transponderspule angesprochen werden kann und die übertragene Energie nur jeweils den dazu gehörigen Chip aktiviert. Der Signalweg vom Chip zum Testhead ist entsprechend kurz und die Datenübertragung kann mittels einer Modulation der Dämpfung des Schwingkreises im Transponder bewerkstelligt werden. Aufgrund der geringen Distanz zwischen Testhead und Transponderspule kann auf eine Dekodierlogik oder ein Identifikationsprotokoll verzichtet werden. Eine Signalübertragung vom Testhead zum Chip kann entfallen. Vom Testhead muss nur die für den Test notwendige Energie und, falls die Frequenz des von der Spule im Testhead erzeugten Hochfrequenzfeldes als Taktfrequenz genutzt wird, die Taktfrequenz an den Chip geliefert werden. Die Frequenz des von der Spule im Testhead erzeugten Hochfrequenzfeldes wird derart gewählt, dass auch bei einer kleinen Ladekapazität eine ausreichende Stromversorgung gewährleistet wird. Typische Betriebsspannungen für den Chiptest bewegen sich im Bereich von einem bis drei Volt. Da bei dem Selbsttest keine genauen Parametermessungen des Chips durchgeführt werden, sondern lediglich die prinzipielle Funktion der Schaltungslogik getestet wird, stellt der Selbsttest keine kritischen Anforderungen an die Stromversorgung über die Transponderantenne. In einer weiteren Ausführungsform sind im Testkopf mehrere Antennen, bevorzugt Antennenspulen enthalten, die parallel arbeiten können oder zumindest einzeln elektrisch ansteuerbar sind. Die geometrische Anordnung dieser Spulen wird derart gewählt, dass jeweils eine Spule jeweils mit einer Transponderspule auf dem Wafer kommunizieren kann, ohne dass sich die zur Kommunikation verwendeten Signale gegenseitig signifikant stören. Die Antennen sind also entsprechend der Anordnung der Chips auf mindestens einem Teilbereich des Wafer angeordnet. Die Anordnung der Spulen im Testhead kann z. B. einer Chipzeile auf dem Wafer entsprechen. Dadurch muss die Relativbewegung von Wafer und Testkopf lediglich in einer Dimension erfolgen. Die Anordnung kann auch derart sein, dass jedem Chip auf dem Wafer eine Spule im Testhead zugeordnet ist, also der Testkopf ein aus Antennen gebildetes Feld in Wafergröße beinhaltet. Dadurch entfällt jegliche Relativbewegung von Testkopf zum Wafer während des Tests. Eine solche Konfiguration ermöglicht auch den Chiptest beim Burn-In auf Wafer Ebene (Wafer Level), d. h. noch vor der Vereinzelung der Chips. Unter Burn-In wird der Test der Chips unter einer Belastungssituation verstanden. Dabei wird der Chip erhitzt, so dass ein Volllastbetrieb simuliert wird. Der Chiptest wird dann im erhitzten Zustand durchgeführt. Für den Burn-In wird bevorzugt eine ergänzte On-Chip-Logik eingesetzt, welche ein erweitertes, nicht nur ein gut/schlecht Ergebnis ausgebendes Testen ermöglicht.

Der Testablauf beginnt nun mit dem Empfang der Energie des von der Spule im Testhead erzeugten Hochfrequenzfeldes über die Transponderspule. Nachdem der Ladekondensator über die Gleichrichtung ausreichend aufgeladen ist kann die autonome Chip- Selbsttestschaltung aktiviert werden. Der Selbsttest steuert die eigentliche integrierte Schaltung mit der Chipfunktionalität (Funktionslogik) derart, dass ein Testergebnis errechnet wird. Sollte das Testergebnis positiv ausfallen, so wird die "Gut-Information" mittels des Transponders an den Testhead zurück gesendet.

Die Anwendung der Transpondertechnologie innerhalb einer erfindungsgemäßen Chiptestanordnung, welche bevorzugt in einem automatischen Waferprober zur Anwendung kommt, ermöglicht günstige Bedingungen für die Auslegung der Transponderbestandteile, da der Einsatz in einer abgeschirmten Umgebung stattfinden kann. Innerhalb einer abgeschirmten Umgebung muss nicht mit externen Störfeldern gerechnet werden. Dadurch werden an die Frequenz- und Leistungsdimensionierung nur geringe Anforderungen gestellt. Die zusätzlich benötigte Waferfläche für die BIST-Schaltung wird durch die Vorteile des Verfahrens überkompensiert.

Die erfindungsgemäße Anordnung vermeidet die prinzipiellen Nachteile der Chiptesttechnologie nach dem Stand der Technik. Folgende Vorteile werden bereit gestellt:

• - Beschleunigung des Testablaufs, da die kritische mechanische Kontaktierung entfällt.
• - Kein Verschleiß des Testkopfes, da keine mechanische Beanspruchung.
• - Die für jedes neue Chipdesign notwendige geometrische Anpassung der Chipkontaktierung entfällt.
• - Es ergibt sich die Möglichkeit zum Testen voll passivierter Wafer, wie sie z. B. bei der Technologie der Vertikalen Integration (VSI) auftreten.
• - Die Anordnung eignet sich zum kontaktlosen Burn In auf Wafer Ebene (Wafer-Level- Burn-in), insbesondere in der Ausführungsform mit mehreren Antennenspulen im Testkopf.

Daraus resultieren wirtschaftliche und apparative Einsparungspotentiale.

Die vorliegende Erfindung wird ohne Beschränkung des allgemeinen Erfindungsgedankens im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen beschrieben.

Fig. 1 zeigt den schematischen Funktionszusammenhang der erfindungsgemäßen Chiptestanordnung auf einem Einzelchip.

Fig. 2 zeigt eine mögliche erfindungsgemäße Spulenanordnung auf einem Einzelchip, als Ausschnitt aus einem Wafer.

Fig. 3 zeigt eine mögliche Ausführungsform der Transponderelektronik als Schaltbild.

In Fig. 1 wird die erfindungsgemäß auf einem Chip integrierte Anordnung mit Ihren Funktionselementen und den Beziehungen zwischen diesen Funktionselementen schematisch dargestellt. Die Signal- und Energieübertragung zwischen dem Lesekopf und der Erfindungsgemäßen Anordnung auf dem Chip wird mittels einer Transponderantenne (1) bewerkstelligt. Die Transponderantenne bildet zusammen mit bevorzugt einem Kondensator innerhalb der Transponderelektronik (17) einen Schwingkreis dessen Resonanzfrequenz entsprechend der Frequenz des im Lesekopf erzeugten Hochfrequenzfeldes abgestimmt ist. Der Q-Wert dieses Schwingkreises kann durch ein Modulationselement innerhalb der Transponderelektronik moduliert werden. Durch Gleichrichtung der in der Transponderantenne induzierten Hochfrequenzspannung kann der sich ebenfalls innerhalb der Transponderelektronik befindende Ladekondensator aufgeladen werden. Von der Transponderelektronik wird die Energieversorgung (Power) und in bevorzugter Ausführung die Taktfrequenz an die Selbsttesteinheit (2) geliefert. Innerhalb der Selbsttestschaltung befindet sich eine Spannungsprüfungseinrichtung (Power-Up Detect) (3) welche bei Erreichen eines ausreichenden Ladezustandes des Ladekondensators den Selbsttest startet. Die Selbsttesteinheit kommuniziert mit der Funktionslogik (4) des Chips. Aus den von der Funktionslogik an die Selbsttesteinheit zurückgelieferten Daten wird innerhalb der Selbsttesteinheit das Testergebnis ermittelt. Im Gutfall wird das Ergebnis gut (PASS) an die Transponderelektronik zurückgeliefert. Eine Kodierung dieses Ergebnisses wird dem Q-Wert des Transponderschwingkreises aufmoduliert und kann so an den Lesekopf übermittelt werden.

In Fig. 2 wird die bevorzugte Transponderantennenform als Spule auf dem Chip (Coil on Chip) (5) im Ritzrahmenbereich (6), d. h. im Randbereich eines jeden Chips und die Position eines Einzelchips im Waferverbund (7) dargestellt. Weiter sind die Chipkontaktierungen (Bondpads) (8) für die Kontaktierung des vereinzelten Chips, z. B. auf einer Platine dargestellt. Weitere Bondpads sind an den Spulenwindungen aufgebracht. Diese können für weitere Tests mit Verfahren nach dem Stand der Technik mit Einzelkontakten in der Entwicklung und in der Fehleranalyse Verwendung finden. Es kann aber auch sein, dass die Spule an Durchführungen im Dielektrikum zwischen verschiedenen Lagen der Metallisierung (sogenannten VIAS) der Schaltung angeschlossen ist. Weiterhin kann eine Überkreuzung der Spulenanschlüsse mit der übrigen Schaltung nötig sein bei der auch VIAS eingesetzt werden. Diese VIAS enden jeweils an den dargestellten Bondpads.

In Fig. 3 wird ein Ersatzschaltbild für eine einfache Konfiguration der Transponderelektronik, der Transponderantenne und der Sende- und Empfangselektronik innerhalb des Lesekopfes dargestellt. Die senkrechte gestrichelte Linie trennt die im Lesekopf (Testhead) enthaltene Elektronik von der auf dem zu testenden Chip (Device under Test) befindlichen Elektronik. Die Linie symbolisiert auch den Luftspalt (9) der sich während dem Chiptest zwischen Chip und Lesekopf befindet. Die dargestellte Elektronik im Lesekopf besteht aus einer Lesekopfspule (10) und einem Lesekopfkondensator (11). Diese bilden zusammen einen Schwingkreis der gemäß der gewünschten Übertragungshochfrequenz ausgelegt ist. Chipseitig ist der Transponderschwingkreis, bestehend aus Transponderspule (12) und einem Transponderschwingkreiskondensator (13), eine Gleichrichtungseinheit (14) ein Ladekondensator (15) und eine Modulationseinheit (16) zum Aufmodulieren des Testergebnisses von der Selbsttestschaltung auf den Q-Wert des Kondensatorschwingkreises, dargestellt.

Bezugszeichenliste

1

Transponderantenne

2

Selbsttestschaltung

3

Spannungsprüfungseinrichtung

4

Funktionslogik des Chips

5

Spule auf dem Chip (Coil an Chip)

6

Ritzrahmenbereich

7

Waferverbund

8

Chipkontaktierungen (Bondpads)

9

Luftspalt

10

Lesekopfspule

11

Lesekopfkondensator

12

Transponderspule

13

Transponderschwingkreiskondensator

14

Gleichrichtungseinheit

15

Ladekondensator

16

Modulationseinheit

17

Transponderelektronik

Claims (16)

1. Chip oder mehrere Chips im Waferverbund, mit

• - einer integrierten Funktionslogikschaltung (4) und
• - einer integrierten Selbsttestschaltung (2),

dadurch gekennzeichnet, dass eine Transponderelektronik und eine Transponderantenne auf dem Chip oder auf dem Wafer vorhanden sind.

2. Anordnung nach Anspruch 1 dadurch gekennzeichnet, dass die Selbsttestschaltung (2) mit einem Modulationselement (16) der Transponderelektronik (17) verschaltet ist.

3. Anordnung nach mindestens einem der Ansprüche 1 bis 2 dadurch gekennzeichnet, dass es sich bei dem Modulationselement (16) um einen Transistor oder einen variablen Widerstand handelt und/oder dass es sich bei der Transponderantenne (1) um eine Transponderspule (12) handelt.

4. Anordnung nach mindestens einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass die Transponderantenne (1) im Ritzrahmenbereich (6) positioniert ist und/oder dass die Transponderspule (12) direkt auf den Chip aufmetallisiert ist.

5. Anordnung nach mindestens einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, dass die Chipoberfläche vollständig passiviert ist und/oder dass es sich bei dem Chip um ein vertikal integriertes System handelt und/oder dass die Elemente des Chips auf dem Chip integrierte CMOS-Elemente sind.

6. Vorrichtung zum Testen der Anordnung nach mindestens einem der Ansprüche 1 bis 5 dadurch gekennzeichnet, dass ein Transponderlesekopf und eine Vorrichtung zum räumlichen Positionieren des Chips oder der Chips im Waferverbund und/oder des Transponderlesekopfes vorhanden ist, wobei der Transponderlesekopf und der Chip oder die Chips im Waferverbund derart räumlich zueinander positionierbar sind, dass die Kommunikation zwischen Transponderelektronik und Lesekopf ermöglicht wird.

7. Vorrichtung nach Anspruch 6 dadurch gekennzeichnet, dass der Chip im Waferverbund in einem Waferprober positionierbar ist und der Transponderlesekopf an Stelle des Chiptestkontaktierungselements in den Waferprober integriert ist.

8. Vorrichtung nach Anspruch 6 und/oder Anspruch 7 dadurch gekennzeichnet, dass der Transponderlesekopf mehrere Antennen aufweist.

9. Vorrichtung nach Anspruch 8 dadurch gekennzeichnet, dass es sich bei den Antennen um Antennenspulen handelt und/oder dass die Antennen im Transponderlesekopf, entsprechend der Anordnung der Chips auf mindestens einem Teilbereich des Wafers, angeordnet sind.

10. Verfahren zum Test eines Chips oder von Chips im Waferverbund nach mindestens einem der Ansprüche 1 bis 5 gekennzeichnet durch die Verfahrensschritte,

• - Übertragung von Energie auf die Transponderelektronik mittels eines von einem Lesekopf erzeugten Hochfrequenzfeldes,
• - Starten der Selbsttestschaltungslogik auf dem Chip,
• - Übertragen des Ergebnisses des Selbsttests vom Transponder auf dem Chip an den Lesekopf.

11. Verfahren nach Anspruch 10 dadurch gekennzeichnet, dass ein die Energie speichernder Ladekondensator innerhalb der Transponderelektronik mit der gleichgerichteten, vom Hochfrequenzfeld in der Transponderantenne induzierten Spannung aufgeladen wird und/oder dass die Frequenz des Hochfrequenzfeldes als Taktfrequenz für die Selbsttestschaltung eingesetzt wird.

12. Verfahren nach mindestens einem der Ansprüche 10 bis 11 dadurch gekennzeichnet, dass der Start der Selbsttestschaltungslogik durch das Erreichen eines ausreichenden Ladezustandes des Ladekondensators angestoßen wird.

13. Verfahren nach mindestens einem der Ansprüche 10 bis 12 dadurch gekennzeichnet, dass das Ergebnis des Selbsttests mittels eines Modulationsverfahrens an den Lesekopf übertragen wird.

14. Verfahren nach Anspruch 13 dadurch gekennzeichnet, dass es sich bei dem Modulationsverfahren um eine Modulation des Q-Wertes des Transponderschwingkreises handelt.

15. Verfahren nach mindestens einem der Ansprüche 10 bis 14 dadurch gekennzeichnet, dass die Selbsttestschaltung eine gutschlecht Information über den Chip ermittelt und diese Information mittels des Transponders an den Lesekopf übermittelt wird.

16. Verfahren nach mindestens einem der Ansprüche 10 bis 15 dadurch gekennzeichnet, dass der Lesekopf mittels eines Waferprobers direkt über dem sich noch im Waferverbund befindenden Chip positioniert wird oder dass der Chip im Waferverbund mittels eines Waferprobers an den Lesekopf positioniert wird.