DE10103956C1 - Halbleiterwafer mit Sägebügelsicherung - Google Patents

Halbleiterwafer mit Sägebügelsicherung

Info

Publication number
DE10103956C1
DE10103956C1 DE2001103956 DE10103956A DE10103956C1 DE 10103956 C1 DE10103956 C1 DE 10103956C1 DE 2001103956 DE2001103956 DE 2001103956 DE 10103956 A DE10103956 A DE 10103956A DE 10103956 C1 DE10103956 C1 DE 10103956C1
Authority
DE
Germany
Prior art keywords
signal
circuit
semiconductor wafer
echo
saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001103956
Other languages
English (en)
Inventor
Bernhard Lippmann
Marcus Janke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001103956 priority Critical patent/DE10103956C1/de
Application granted granted Critical
Publication of DE10103956C1 publication Critical patent/DE10103956C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Bei dem Halbleiterwafer ist eine Sägebügelsicherung vorhanden, die eine Signalechoschaltung (6) in dem Sägerahmen (3) aufweist. Damit ist es möglich, ein von der Schaltung der Chips ausgesandtes Signal (Signal out) im Bereich des Sägerahmens zu verändern, so dass sich das von der Schaltung wiederaufgenommene Signal (Signal echo) von dem ursprünglichen Signal in bestimmter, reproduzierbarer Weise unterscheidet. Nach dem Abtrennen des Sägerahmens genügt es daher nicht, die Leiterbahnenden einfach kurzzuschließen, um die zuvor mögliche Betriebsweise zu reproduzieren.

Description

Die vorliegende Erfindung betrifft einen Halbleiterwafer gemäß dem Oberbegriff des Anspruchs 1.
Ein derartiger Halbleiterwafer ist beispielsweise aus der DE 196 33 549 A1 bekannt.
Bei der Herstellung von Halbleiterbauelementen werden die Chips im Verbund eines Halbleiterwafers hergestellt. Die je­ weils aktive Chipfläche wird von einem so genannten Sägerah­ men umgeben, der bei der Vereinzelung der Chips entfernt wird. Die in den Chips integrierten Bauelemente oder Schal­ tungen sind an Leiterbahnen angeschlossen, die über den Säge­ rahmen geführt sind. Mittels geeigneter elektrischer Signale, die von der Schaltung über diese Leiterbahn geschickt werden, kann festgestellt werden, ob der Sägerahmen noch vorhanden ist. In dieser Phase des Prozessablaufes können so z. B. be­ stimmte Testprogramme der Schaltungen durchgeführt werden.
Wenn der Wafer zur Vereinzelung der Chips zersägt wird, wer­ den auch diese über den Sägerahmen geführten Leiterbahnen durchtrennt. Da hierdurch die leitende Verbindung beispiels­ weise zwischen zwei Anschlüssen der in der aktiven Chipfläche integrierten Schaltung unterbrochen ist, kann von der Schal­ tung festgestellt werden, dass der Sägerahmen abgetrennt ist. In der Schaltung wird dadurch bedingt eine bestimmte Funktion automatisch zu- oder abgeschaltet, z. B. ein Testmodus einer CPU abgeschaltet. Eine derartige zusätzliche Funktion wird vom Hersteller des Halbleiterwafers in der Regel geheim ge­ halten, da anhand dieser Funktionen besondere Vorteile des Produktes rekonstruiert werden können.
Eine einfache derartige Sägebügelsicherung im Sägerahmen, wie sie beschrieben wurde, garantiert nur eine geringe Sicher­ heit, da die weggesägte leitende Verbindung auf einfache Wei­ se wiederhergestellt werden kann, so dass die abgeschaltete Funktion erneut ausgeführt werden kann. Damit kann die Testfunktion der Chipschaltungen oder dergleichen mit geringem Aufwand und einfachen Mitteln ausspioniert werden.
In der US 5 981 971 ist eine Teststruktur für Halbleiter-ROM- Wafer beschrieben, bei der ein Anschlußkontakt für einen Wa­ fertest in einem Bereich des Wafers angeordnet ist, der beim Vereinzeln der Chips entfernt wird. Ein dotierter Bereich in dem Halbleitermaterial ist für eine Verbindung der Kontakt­ fläche auf dem Sägebügel mit der integrierten Schaltung vor­ gesehen und über einen elektrischen Widerstand geerdet. Der Testanschluß ist dann nach dem Vereinzeln der Chips nicht mehr funktionsfähig.
In der DE 196 33 549 A1 ist eine integrierte Schaltung be­ schrieben, bei der ein Sägebügel vorhanden ist, der dafür vorgesehen ist, daß die integrierte Schaltung in eine Test- oder Initialisierungsbetriebsart versetzt werden kann. Beim Zersägen des Wafers in die Halbleiterchips wird dieser Säge­ bügel aufgetrennt.
In der US 5 941 987 ist eine integrierte Schaltung beschrie­ ben, für die eine Testbetriebsart vorgesehen ist. Im Falle eines ROM-Bauelementes kann der Speicher so programmiert wer­ den, daß die Testbetriebsart nicht funktionsfähig ist.
In der DE 690 32 753 T2 ist ein integrierter Schaltkreis mit CPU und Speicheranordnung beschrieben, bei der eine Testbe­ triebsart vorgesehen ist, wobei der Eintritt in die Testbe­ triebsart verhindert wird, wenn sich ein erstes Sicherheits­ mittel in einem vorbestimmten aktiven Zustand befindet.
In der US 5 059 899 ist ein Verfahren zur Herstellung von Halbleiterchips beschrieben, bei dem in einem Bereich des Wa­ fers, der beim Vereinzeln der Chips entfernt wird, aktive Schaltungsteile zu Testzwecken angeordnet sind.
Aufgabe der vorliegenden Erfindung ist es, eine Sägebügelsi­ cherung für Halbleiterwafer anzugeben, die erhöhten Sicher­ heitsansprüchen genügt.
Diese Aufgabe wird mit dem Halbleiterwafer mit der Sägebügel­ sicherung mit den Merkmalen des Anspruches 1 gelöst. Ausge­ staltungen ergeben sich aus den abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Halbleiterwafer ist eine Sägebügel­ sicherung vorhanden, die statt einer nur einen Kurzschluss bewirkenden Leiterbahn mindestens ein in den Sägerahmen inte­ griertes Bauelement umfasst, das vorzugsweise ein aktives elektronisches Bauelement ist, aber auch ein passives Bauele­ ment, dessen analoge Schaltungseigenschaften genutzt werden, sein kann. Mit einer derartigen, im Folgenden als aktiv be­ zeichneten Sägebügelsicherung ist es möglich, ein von der Schaltung der Chips ausgesandtes Signal im Bereich des Säge­ rahmens zu verändern, so dass sich das von der Schaltung wie­ deraufgenommene Signal von dem ursprünglichen Signal unter­ scheidet. Nach dem Abtrennen des Sägerahmens genügt es daher nicht, die Leiterbahnenden einfach kurzzuschließen, um die zuvor mögliche Betriebsweise zu reproduzieren. Ohne einen originalen Sägerahmen mit den darin integrierten Komponenten können die Schaltungsfunktionen, die während des Produktions­ prozesses eingesetzt werden, nicht rekonstruiert werden.
Vorzugsweise umfasst die erfindungsgemäße aktive Sägebügelsi­ cherung mindestens einen Signalgenerator, eine Signalecho­ schaltung und eine Signalauswerteschaltung. Der Signalgenera­ tor ist dafür vorgesehen, ein Signal zu erzeugen, das in ei­ ner geeigneten und detektierbaren Weise verändert werden kann. Ein solches Signal kann z. B. eine im Prinzip beliebig wählbare Bitsequenz sein, die z. B. durch einen in Interval­ len erfolgenden Abgriff eines geeigneten Steuersignals erzeugt wird. Der Signalgenerator befindet sich vorzugsweise im Bereich der Chips und kann Bestandteil der Chipschaltungen sein oder durch ein separates Modul in der aktiven Chipflä­ che, das heißt in der mit aktiven Schaltungskomponenten der Chips versehenen Waferfläche, gebildet werden.
Die Signalechoschaltung ist in dem Sägerahmen integriert und ist dafür vorgesehen, das von dem Signalgenerator übermittel­ te Signal in einer bestimmten Weise zu verändern, und zwar im Fall der Verwendung einer Bitsequenz vorzugsweise mit einer vorgegebenen logischen Funktion zu bearbeiten. Das damit er­ haltene veränderte Signal wird über geeignet angebrachte Lei­ terbahnen in die aktive Chipfläche des Wafers rückübertragen.
Die Signalauswerteschaltung befindet sich vorzugsweise ebenso wie der Signalgenerator im Bereich der aktiven Chipfläche und ist dafür vorgesehen, die von der Signalechoschaltung verän­ derten Signale zu überprüfen. Das geschieht am einfachsten, indem von der Signalauswerteschaltung das von der Signalquel­ le gelieferte Signal ebenfalls in der in der Signalechoschal­ tung implementierten Weise verändert wird und dieses so ver­ änderte unmittelbar von der Signalquelle kommende Signal mit dem von der Signalechoschaltung übermittelten Signal vergli­ chen wird. Ein Fehler in der Übereinstimmung dieser Signale kann z. B. zur Generierung eines internen Alarms verwendet werden, da diese fehlende Übereinstimmung auf eine Manipula­ tion des Wafers hindeutet. Es kann vorgesehen sein, dass kei­ ne vollständige Übereinstimmung der Signale herbeigeführt wird, damit die auf dem aktiven Sägerahmen vorgenommene Ver­ änderung des Signals nicht anhand der auf den Chips verblei­ benden Schaltungsteile rekonstruiert werden kann.
Es folgt eine genauere Beschreibung von Beispielen des erfin­ dungsgemäßen Halbleiterwafers anhand der beigefügten Fig. 1 und 2.
Die Fig. 1 zeigt einen schematisierten Ausschnitt aus einem erfindungsgemäßen Halbleiterwafer in Aufsicht.
Die Fig. 2 zeigt den in Fig. 1 dargestellten Ausschnitt für ein bestimmtes Ausführungsbeispiel.
In Fig. 1 ist zur Erläuterung des erfindungsgemäßen Wafers ein Ausschnitt aus einem Ausführungsbeispiel eines solchen Wafers mit der aktiven Sägebügelsicherung in Aufsicht als Schema gezeigt. Der Halbleiterwafer 1 besitzt einen Bereich (aktive Chipfläche), in dem die Bauelemente oder Schaltungen angeordnet sind, die in den später zu vereinzelnden Chips in­ tegriert sind. Diese aktive Chipfläche 2 wird unterbrochen, zerteilt oder umrandet von einem oder mehreren Sägerahmen 3, die bei dem später erfolgenden Vereinzeln der Chips weggesägt werden. Dieser Sägerahmen 3 nimmt Komponenten der Sägebügel­ sicherung auf. Wesentlich für den erfindungsgemäßen Halblei­ terwafer ist dabei, dass der in dem Sägerahmen 3 angeordnete Anteil der Sägebügelsicherung mindestens ein aktives elektro­ nisches Bauelement oder ein oder mehrere passive Bauelemente, dessen bzw. deren analoge Schaltungseigenschaften (Beispiel: RC-Glied) genutzt werden, umfasst.
Bei der in der Fig. 1 dargestellten bevorzugten Ausgestal­ tung befindet sich in der aktiven Chipfläche 2 ein Signalge­ nerator 5, der beispielsweise ein Bestandteil einer in den Chips integrierten Schaltung ist. Über die vorzugsweise wie üblich angebrachten, also von einer herkömmlichen Sägebügel­ sicherung nicht notwendig verschieden angeordneten Leiterbah­ nen wird ein von dem Signalgenerator 5 erzeugtes Signal über den inneren Rand 4 des Sägerahmens 3 hinweg einer weiteren Komponente der Sägebügelsicherung in oder auf dem Sägerahmen übermittelt. Dafür ist in dem gezeigten Beispiel die Leiter­ bahn 8 vorgesehen (Signal_out), die, wie auch die übrigen Leiterbahnen der Sägebügelsicherung, z. B. aus Polysilizium gebildet sind. Die weitere Komponente ist in dem dargestell­ ten Beispiel eine Signalechoschaltung 6, deren genauere Aus­ gestaltung nicht erfindungswesentlich ist und im Prinzip frei wählbar ist.
Wesentlich bei der Signalechoschaltung ist, dass das von der Signalquelle 5 übermittelte Signal in einer vorgesehenen Wei­ se verändert werden kann und diese Veränderung die Kenntnis der in der Signalechoschaltung implementierten Schaltung vo­ raussetzt. Zum Beispiel wird mit dieser Schaltung eine als Signal empfangene Bitsequenz mit einer vorgegebenen logischen Funktion bearbeitet, so dass eine ursprüngliche, von der Sig­ nalquelle abgegebene Bitsequenz in einer bestimmten und re­ produzierbaren Weise in eine neue Bitsequenz umgewandelt wird. Dieses veränderte Signal wird über eine weitere dafür vorgesehene Leiterbahn 9 von dem Sägerahmen 3 in die aktive Chipfläche 2 übermittelt (Signal_echo).
Die für die Chips vorgesehene Schaltung umfasst in diesem Beispiel eine Signalauswerteschaltung 7, die das von der Sig­ nalechoschaltung übermittelte veränderte Signal, im folgenden als Echosignal bezeichnet, überprüft. Das geschieht z. B., indem das von der Signalquelle 5 ursprünglich erzeugte Signal mittels einer dafür vorgesehenen leitenden Verbindung 10 in die Signalauswerteschaltung 7 übermittelt wird (Signal_out). Die Signalauswerteschaltung verändert das Signal in einer Weise, die mit der Veränderung, die in der Signalechoschal­ tung vorgenommen wird, vergleichbar ist. Die beiden entste­ henden Signale werden auf Übereinstimmung miteinander vergli­ chen.
Da es bei dem erfindungsgemäßen Halbleiterwafer wesentlich darauf ankommt, dass die unter Einschluss des Sägerahmens realisierte Sägebügelsicherung nicht rekonstruiert werden kann, kann es von Vorteil sein, wenn eine in der Signalecho­ schaltung implementierte logische Funktion nicht völlig gleichartig in der Signalauswerteschaltung implementiert ist. Es kommt bei der Signalauswertung nur darauf an, dass festge­ stellt werden kann, ob ein zugeführtes Echosignal in der re­ gulären Weise von einer originalen Signalechoschaltung verän­ dert worden ist.
Um eine Manipulation der Sägebügelsicherung auszuschließen, genügt es daher, wenn die Signalauswerteschaltung so konzi­ piert ist, dass anhand eines in geeigneter Weise veränderten Originalsignales der Signalquelle 5 festgestellt werden kann, ob das Echosignal in der vorgesehenen Weise ohne unbefugte Manipulation verändert worden ist. Hierfür geeignete Auswer­ teschaltungen sind an sich bekannt oder können nach Bedarf entworfen werden, so dass sie der jeweils gewünschten Ausge­ staltung der Erfindung angepasst werden können.
Die Signalauswerteschaltung ist daher vorzugsweise so reali­ siert, dass anhand der Schaltungskomponenten, die nach dem Entfernen des Sägerahmens 3 auf dem Halbleiterwafer verblei­ ben, die Funktionsweise der aktiven Sägebügelsicherung nicht rekonstruiert werden kann. Vorzugsweise erzeugt die Signal­ auswerteschaltung ein Ausgangssignal, das über eine geeignete elektrisch leitende Verbindung 11 der in den Chips integrier­ ten Schaltung zugeführt wird (Signal_Status). Anhand dieses Signals ist erkennbar, ob der Sägerahmen 3 noch an dem Halb­ leiterwafer vorhanden ist. Entsprechend können die in der Schaltung implementierten, nur den Herstellungsprozess be­ treffenden zusätzlichen Funktionen aktiviert oder abgeschal­ tet werden.
In der Darstellung der Fig. 1 sind noch weitere Leiterbahnen 12 schematisch eingezeichnet, die vorhanden und dafür vorge­ sehen sein können, weitere Signale an die in dem Sägerahmen integrierten Komponenten der Sägebügelsicherung zu übermit­ teln. Diese Signale können ebenfalls für eine definierte und reproduzierbare Veränderung des übermittelten Signals in ein überprüfbares Echosignal verwendet werden. Das kann standard­ mäßig oder nur bei bestimmten vorgesehenen Anwendungen, zum Beispiel in bestimmten Prozessschritten, geschehen.
In der Fig. 2 ist ein der Fig. 1 entsprechender Ausschnitt aus einem weiteren Beispiel eines erfindungsgemäßen Halblei­ terwafers in Aufsicht als Schema gezeigt. Die in der Fig. 2 eingezeichneten Komponenten entsprechen im Wesentlichen den­ jenigen der Fig. 1 und sind daher mit denselben Bezugszei­ chen versehen. Bei dem in Fig. 2 dargestellten Beispiel ist als Signalechoschaltung ein CMOS-Inverter vorhanden. Ein sol­ cher Inverter besteht im Wesentlichen, wie in der Darstellung der Fig. 2 angedeutet, aus zwei komplementären Transistoren, die in der gezeigten Weise verschaltet sind. Die Betriebs­ spannungen VSS und VCC 13 werden vorzugsweise wie eingezeich­ net von Anschlüssen der betreffenden Spannungsversorgungen der Chips ausgehend mittels Leiterbahnen, die den Rand 4 des Sägerahmens 3 überspannen, zugeführt.
Das Ausgangssignal (Signal_out) der Signalquelle 5 wird in der Signalechoschaltung verändert, in diesem Beispiel inver­ tiert, so dass das Echosignal Signal_echo(t) eine Funktion F(Signal_out(t)) des Ausgangssignals Signal_out(t) ist. In dem Beispiel des Inverters ist speziell Signal_echo(t) = NOT(Signal_out(t)). In dem hier gezeigten Beispiel erfolgt in der Signalauswerteschaltung dieselbe Transformation des Aus­ gangssignals wie in der Signalechoschaltung. Das Ausgangs­ signal wird der Signalauswerteschaltung über die Leiterbahn 10 zugeführt. Die beiden so erhaltenen Signale werden auf Gleichheit hin überprüft; falls dabei vollständige Überein­ stimmung festgestellt wird, wird Signal-Status auf den logi­ schen Wert "true" gesetzt, andernfalls auf den logischen Wert "false". In diesem Fall kann zum Beispiel ein Alarmsignal ausgegeben werden. Das ist in der Fig. 2 angedeutet durch die in dem Block der Signalauswerteschaltung 7 eingetragenen Befehlszeilen einer einfachen Programmiersprache.
Wenn der erfindungsgemäße Halbleiterwafer entlang der Grenze des Sägerahmens zersägt wird, werden die Signalleitungen durchtrennt. Da dann die elektrische Verbindung fehlt, kann kein Echosignal in einer Signalauswerteschaltung der Chips verifiziert werden. Bei Fehlen des Echosignals wird vorzugs­ weise selbsttätig ein internes Signal erzeugt. Fehlt das Echosignal, handelt es sich um einen vereinzelten Chip. Kommt ein falsches Echosignal, kann ein Alarmsignal generiert wer­ den, da von einem Angriff ausgegangen werden muss. Die bei herkömmlichen Sägebügelsicherungen möglichen Angriffe zum Zweck eines unbefugten Reverse-Engineering führen bei einem erfindungsgemäßen Wafer zu keinem Erfolg, da ein bestimmtes Echosignal, das von der Signalauswerteschaltung erwartet wird, nach dem Entfernen des Sägerahmens nicht mehr generiert werden kann. Ein Überbrücken der durchtrennten Ausgangslei­ tungen, z. B. ein simples Kurzschließen, reicht nicht aus, um ein korrektes Echosignal zu erzeugen. Ein potentieller An­ greifer muss daher die Funktion der Signalquelle sowie der Detektor- oder Auswerteschaltung kennen oder zumindest soweit analysieren können, dass er die Generierung eines Alarmsi­ gnals unterbinden kann. Das ist mit erheblichem Aufwand ver­ bunden, der allenfalls durch professionelle Reverse-Engineer­ ing-Labore geleistet werden kann. Die Absicherung eines Halb­ leiterwafers gegen ein Ausspionieren der während des Herstel­ lungsprozesses ausgeführten Funktionen ist daher mit der be­ schriebenen aktiven Sägebügelsicherung drastisch verbessert.
Ein Angriff zum Ausspionieren kann bei dem erfindungsgemäßen Halbleiterwafer einfach erkannt werden. Immer wenn in der Auswerteschaltung ein fehlerhaftes Echosignal detektiert wird, kann grundsätzlich von einem Angriffsversuch ausgegan­ gen werden, so dass in diesen Fällen jeweils eine Schutzfunk­ tion auf dem Chip bzw. in der aktiven Chipfläche aktiviert wird. Die aktive Sägebügelsicherung mit mindestens einem Bau­ element auf dem Sägerahmen, vorzugsweise einer Signalecho­ schaltung, ist mit nur geringem zusätzlichem Aufwand reali­ sierbar, da auf dem Halbleiterwafer ohnehin elektronische Bauelemente hergestellt werden.
Es ist zusätzlich möglich, einen Angreifer durch das Anbrin­ gen weiterer Polysiliziumbahnen zu irritieren, die nur als Attrappe (Dummy) auf den Sägerahmen geführt sind. Außerdem ist es möglich, die Sicherungsprozedur, die mit der aktiven Sägebügelsicherung ausgeführt wird, mit der Zuführung weiterer Signale (entsprechende leitende Verbindungen 12 in Fig. 1) zu komplizieren und damit einen Angriff zusätzlich zu er­ schweren.
In einer weiteren technischen Umsetzung als spezielles Aus­ führungsbeispiel können sowohl die Signalquelle als auch die Signalechoschaltung im Sägerahmen platziert werden. Kleinere aktive Chipflächen pro hergestelltem Chip und eine bessere Nutzung des Sägerahmens würden sich daraus ergeben und so ein Teil der bei dem erfindungsgemäßen Wafer zusätzlich entste­ henden Kosten aufgefangen werden. Die Signalerzeugung wird dann von der Chipschaltung getriggert, wobei aber sicherge­ stellt sein muss, dass das Echosignal hinreichend komplex ist, um auch bei dieser Anordnung eine hohe Schutzfunktion der Sägebügelsicherung zu gewährleisten.
Im Layout des erfindungsgemäßen Halbleiterwafers sind Leiter­ bahnen aus Polysilizium mit kleinen Breiten und engen Zwi­ schenräumen vorteilhaft, um einen Angriff durch Detektorna­ deln zu verhindern. Auch innerhalb der bevorzugten Komponen­ ten Signalquelle, Signalechoschaltung und Signalauswerte­ schaltung können eingefügte Attrappen, wie z. B. Dummy-Lei­ terbahnen oder so genannte und an sich bekannte "Sense"- Leiterbahnen, die Funktion der Schaltungen zusätzlich ver­ schleiern. Auch damit wird die Gesamtsicherheit des Systems erhöht.
Bei der Verwendung von Bitsequenzen als Signale ist die logi­ sche Funktion der Echoschaltung, mit der eine Bitsequenz ver­ ändert wird, grundsätzlich frei wählbar, wodurch sich eine vielfältige Möglichkeit zur Abwandlung des Grundprinzips er­ gibt. Eine solche logische Funktion der Echoschaltung kann durch analoge Komponenten, die an sich bekannt sind, ergänzt oder ersetzt werden. Werden in der Echosignalschaltung einge­ gebene Daten gehalten, beispielsweise in dort implementierten Speicherzellen, kann die aktive Sägebügelsicherung auch mit einem an sich bekannten Challenge-Response-Verfahren realisiert werden. Die dazu erforderlichen Daten können unter Ver­ wendung einer geeigneten Fotomaske auf einfache Weise gespei­ chert werden, wobei jeder Halbleiterwafer mit einem eigenen Datensatz versehen werden kann, der von den Daten der anderen Wafer verschieden ist. Jeder erfindungsgemäße Halbleiterwafer ist daher auf individuelle Art verschlüsselt, so dass das Ausspionieren der Funktionen eines erfindungsgemäßen Halblei­ terwafers nicht ausreicht, um Kenntnis der Funktionen der üb­ rigen Halbleiterwafer erlangen zu können.
Die Signalechoschaltung antwortet auf ein bestimmtes Ein­ gangssignal des Signalgenerators mit einer definierten Sig­ nalsequenz. Je komplexer der Zusammenhang zwischen dem Ur­ sprungssignal und dem Echosignal ist, desto besser ist die damit erreichte Absicherung. Da die Signalechoschaltung bei den bevorzugten Ausgestaltungen der aktiven Sägebügelsiche­ rung in dem Sägevorgang physikalisch zerstört wird oder zu­ mindest entfernt wird, hat ein Angreifer keine Möglichkeit, ihre Funktion nachzubilden, ohne zuvor ein komplettes Re­ verse-Engineering des ursprünglichen Halbleiterwafers durch­ zuführen.
Aber selbst mit einem solchen Reverse-Engineering kann auch ein professioneller Angreifer im äußersten Fall eine äquiva­ lente digitale Funktionsfähigkeit erzielen, während analoge Eigenschaften, die auf dem Wafer implementiert sind, hier­ durch noch nicht ermittelt werden. In dem Ausführungsbei­ spiel, in dem ein Challenge-Response-Verfahren realisiert wird, ist sogar ein Nachbilden der digitalen Funktion im Zuge eines Reverse-Engineering unmöglich.

Claims (7)

1. Halbleiterwafer mit
mindestens einem Bauelement oder einer integrierten Schaltung und
einem Sägerahmen (3),
bei dem eine Sägebügelsicherung vorhanden ist,
dadurch gekennzeichnet, dass
die Sägebügelsicherung mit einer Schaltung realisiert ist,
die mindestens ein aktives elektronisches Bauelement oder ein passives Bauelement, dessen analoge Schaltungseigenschaften (3) genutzt werden, umfasst und die in den Sägerahmen (3) integriert ist.
2. Halbleiterwafer nach Anspruch 1, bei dem
die Sägebügelsicherung mindestens eine Signalquelle (5), eine Signalechoschaltung (6) und eine Signalauswerteschaltung (7) umfasst, wobei
die Signalquelle (5) dafür vorgesehen ist, ein Signal zu erzeu­ gen, (6) die Signalechoschaltung (6) dafür vorgesehen ist, ein Signal in einer bestimmten Weise zu verändern, und
die Signalauswerteschaltung (7) dafür vorgesehen ist, ein von der Signalquelle (5) erzeugtes und von der Signalechoschaltung (6) verän­ dertes Signal mit einem von der Signalquelle (5) erzeugten und in der Signalauswerteschaltung (7) in bestimmter Weise veränderten Signal zu vergleichen.
3. Halbleiterwafer nach Anspruch 2, bei dem die Signalechoschaltung (6) in dem Sägerahmen (3) integriert ist.
4. Halbleiterwafer nach Anspruch 3, bei dem
die Signalquelle (5) und die Signalauswerteschaltung (7) in dem Sägerahmen (3) integriert sind und
eine Schaltung vorhanden ist, mit der die Signalquelle und
die Signalauswerteschaltung in einer vorgesehenen Weise akti­ viert werden können.
5. Halbleiterwafer nach einem der Ansprüche 2 bis 4, bei dem die Signalechoschaltung (6) ein CMOS-Inverter ist.
6. Halbleiterwafer nach einem der Ansprüche 2 bis 4, bei dem die Signalechoschaltung (6) für eine Veränderung des Signals nach einem Challenge-Response-Verfahren eingerichtet ist.
7. Halbleiterwafer nach einem der Ansprüche 2 bis 4, bei dem die Signalechoschaltung (6) zumindest eine analog operierende Komponente aufweist.
DE2001103956 2001-01-30 2001-01-30 Halbleiterwafer mit Sägebügelsicherung Expired - Fee Related DE10103956C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001103956 DE10103956C1 (de) 2001-01-30 2001-01-30 Halbleiterwafer mit Sägebügelsicherung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001103956 DE10103956C1 (de) 2001-01-30 2001-01-30 Halbleiterwafer mit Sägebügelsicherung

Publications (1)

Publication Number Publication Date
DE10103956C1 true DE10103956C1 (de) 2002-09-12

Family

ID=7672111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001103956 Expired - Fee Related DE10103956C1 (de) 2001-01-30 2001-01-30 Halbleiterwafer mit Sägebügelsicherung

Country Status (1)

Country Link
DE (1) DE10103956C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
DE19633549A1 (de) * 1996-08-20 1998-02-26 Siemens Ag Integrierte Schaltung
DE69032753T2 (de) * 1989-08-04 1999-06-02 Motorola, Inc., Schaumburg, Ill. Integrierter Schaltkreis mit CPU und Speicheranordnung
US5941987A (en) * 1996-12-24 1999-08-24 Intel Corporation Reference cell for integrated circuit security
US5981971A (en) * 1997-03-14 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor ROM wafer test structure, and IC card

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032753T2 (de) * 1989-08-04 1999-06-02 Motorola, Inc., Schaumburg, Ill. Integrierter Schaltkreis mit CPU und Speicheranordnung
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
DE19633549A1 (de) * 1996-08-20 1998-02-26 Siemens Ag Integrierte Schaltung
US5941987A (en) * 1996-12-24 1999-08-24 Intel Corporation Reference cell for integrated circuit security
US5981971A (en) * 1997-03-14 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor ROM wafer test structure, and IC card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis

Similar Documents

Publication Publication Date Title
DE69034125T2 (de) Schützen eines integrierten Schaltungschips mit einem leitenden Schild
DE3856432T2 (de) Vor unautorisiertem Gebrauch gesichertes elektrisches Schaltungssystem und Verfahren zu dessen Herstellung
DE60319051T2 (de) Methode zur Verhinderung von Manipulation an einem Schaltkreis
DE4139197C2 (de) Halbleiter-Speichereinheit und Datenverarbeitungssystem mit einer Halbleiter-Speichereinheit
DE69706043T2 (de) Integrierte schaltungsschutzanordnung und verfahren
EP1714321A2 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE4243592C2 (de) Paralleltestschaltung für einen Halbleiter-Speicherchip
DE102009025412B4 (de) Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens
DE102011004774B4 (de) Integrierte Schaltung mit einer strahlungsempfindlichen Thyristorstruktur, Chipkarte mit strahlungsempfindlicher Thyristorstruktur und Verfahren zum Schutz vor einem Angriff auf eine Sicherheitsschaltung
DE102016102291B4 (de) Halbleiterchip mit bruchdetektion
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
EP1177628A1 (de) Schaltungsanordnung zur erzeugung von strompulsen im versorgungsstrom integrierter schaltungen
DE19719181B4 (de) Programmierbare Sicherungsschaltung und Verwendung derselben
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE4426307C2 (de) Integrierte Schaltung mit einem Gate Oxid und Testmöglichkeit für dieses bei der Herstellung
DE10103956C1 (de) Halbleiterwafer mit Sägebügelsicherung
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE19852453A1 (de) Verfahren zum Schützen von Chips für gemischte Signale vor einer elektrostatischen Entladung
WO2001013330A1 (de) Integrierter schaltkreis und schaltungsanordnung zur stromversorgung eines integrierten schaltkreises
DE69821409T2 (de) Halbleiteranordnung mit Sicherheitsschaltung zum Verhindern illegalen Zugriffs
EP0981162B1 (de) Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur
DE102008022744A1 (de) Schaltungsanordnung und System zum Einsatz in einem Kraftfahrzeug
DE10217710C1 (de) Halbleiterschaltung mit Fuses und Ausleseverfahren für Fuses
EP1058178B1 (de) Schutzschaltung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee