DE69034125T2 - Schützen eines integrierten Schaltungschips mit einem leitenden Schild - Google Patents

Schützen eines integrierten Schaltungschips mit einem leitenden Schild Download PDF

Info

Publication number
DE69034125T2
DE69034125T2 DE1990634125 DE69034125T DE69034125T2 DE 69034125 T2 DE69034125 T2 DE 69034125T2 DE 1990634125 DE1990634125 DE 1990634125 DE 69034125 T DE69034125 T DE 69034125T DE 69034125 T2 DE69034125 T2 DE 69034125T2
Authority
DE
Germany
Prior art keywords
circuit elements
circuit
conductive layer
secure data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1990634125
Other languages
English (en)
Other versions
DE69034125D1 (de
Inventor
Robert C San Diego Gilbert
Richard M Escondido Knowles
Paul Olivenhain Moroney
William allen Poway Shumate
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Application granted granted Critical
Publication of DE69034125D1 publication Critical patent/DE69034125D1/de
Publication of DE69034125T2 publication Critical patent/DE69034125T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungschips für elektronische Datenverarbeitungssysteme und richtet sich insbesondere darauf, eine Inspektion und/oder Modifikation von sicheren Daten zu verhindern, die innerhalb eines sicheren Bereiches eines integrierten Schaltungschips gespeichert oder verarbeitet werden.
  • Integrierte Schaltungschips, die sichere Daten verarbeiten und speichern, beinhalten einen sicheren Bereich, welcher Schaltungselemente für Verarbeitung und Speicherung sicherer Daten enthält, sowie einen unsicheren Bereich, der Schaltungselemente für Verarbeitung und Speicherung unsicherer Daten und Steuersignale enthält. Ein integrierter Schaltungschip enthält eine Halbleiterschicht, die Diffusionen enthält, welche Komponenten von Schaltungselementen definieren, sowie eine erste leitende Schicht, die mit der Halbleiterschicht gekoppelt ist, um die Komponenten zu verbinden und dadurch die Schaltungselemente zu definieren. Sämtliche modernen integrierten Schaltungschips weisen eine oder mehrere leitende Schichten auf, typischerweise, um die Schaltungselemente und deren Komponenten zu verbinden. Im allgemeinen werden diese Schichten sowohl für die Steuersignal- als auch Leistungssignal-Verteilung in einer Art und Weise benutzt, die darauf abzielt, die Signal-Verknüpfungsdichte zu maximieren und die Fläche zu verringern, die für diese Verknüpfungen erforderlich ist.
  • Der sichere Bereich enthält ferner Schaltungselemente für die Übertragung nicht sicherer Daten und Steuersignale auf einen Datenbus innerhalb des sicheren Bereiches für die Verarbeitung mit den sicheren Daten durch Datenverarbeitungs-Schaltungselemente innerhalb des sicheren Bereiches. Logische Schaltungselemente innerhalb des sicheren Bereiches ermöglichen es, die nicht sicheren Daten und die Steuersignale zwischen dem nicht sicheren Bereich und dem Datenbus innerhalb des sicheren Bereiches in Abhängigkeit von Steuersignalen zu übertragen, die durch die Datenverarbeitungs-Schaltungselemente innerhalb des sicheren Bereiches generiert werden.
  • Nichtsdestoweniger ist es, obgleich die sicheren Daten bei einem solchen integrierten Schaltungschip nicht einfach vom sicheren Bereich zum nicht sicheren Bereich übertragen werden können, möglich, zu sicheren Daten Zugang zu erhalten, welche innerhalb des sicheren Bereiches gespeichert oder verarbeitet werden, indem man den sicheren Bereich mit solchen diagnostischen Werkzeugen inspiziert wie ein Rasterelektronenmikroskop (SEM) oder eine Tastspitze, die ein Oszilloskop mit einem gegebenen Kontenpunkt innerhalb des sicheren Bereiches koppelt, von dem auf die sicheren Daten zugegriffen werden kann. Auch kann es durch Zuführung geeigneter Steuersignale zu den logischen Schaltungselementen innerhalb des sicheren Bereiches mittels einer Einrichtung wie einer Tastspitze möglich sein zu bewirken, daß die logische Schaltung die Übertragung von sicheren Daten auf den nicht sicheren Bereich von einem Datenbus innerhalb des sicheren Bereiches freigibt, der sowohl nicht sichere als auch sichere Daten führt, um sie durch die Datenverarbeitungs-Schaltungselemente innerhalb des sicheren Bereiches freizugeben oder zu ermöglichen, daß die sicheren Daten, die im sicheren Bereich gespeichert sind, durch geheime Daten ersetzt werden, die es ermöglichen würden, daß die beabsichtigte Sicherheit des Chips preisgegeben wird.
  • Die EP-A- 221 341 beschreibt einen integrierten Schaltungschip, bei dem eine leitende Schicht Schaltungselemente bedeckt, um einen sicheren Bereich zu definieren, in dem die Schaltungselemente gegen Einsichtnahme abgeschirmt sind. Die leitende Schicht ist auch mit den Schaltungselementen gekoppelt, um den Schaltungselementen ein vorbestimmtes Signal zuzuleiten, das für eine gewünschte Funktion der Schaltungselemente essenti ell ist, wodurch das Entfernen der leitenden Schicht verhindert, dass das vorbestimmte Signal den Schaltungselementen geliefert wird und dadurch die gedachte Funktion verhindert wird.
  • Die EP-A 172 108 beschreibt einen integrierten Schaltungschip, bei dem ein Sicherungselement mit abgeschirmten Schaltungselementen gekoppelt ist, so dass eine irreversible Änderung des Zustandes des Sicherungselementes einige Funktionen des Chip verhindert. Das Sicherungselement ist in der freien Luft an der erwarteten Bruchstelle gehalten.
  • Die vorliegende Erfindung stellt einen integrierten Schaltungschip zur Verfügung, der einen sicheren Bereich enthält, in dem sichere Daten verarbeitet und/oder gespeichert werden, mit:
    einer Halbleiterschicht, die Diffusionen enthält, welche Komponenten von Schaltungselementen definieren;
    einer ersten leitenden Schicht, die mit der Halbleiterschicht gekoppelt ist, um die Komponenten zu verbinden, um dadurch Schaltungselemente für Verteilung, Speicherung, Verarbeitung und/oder das Beeinträchtigen der Verarbeitung von sicheren Daten zu definieren;
    einer zweiten leitenden Schicht, die über den Schaltungselementen liegt, um dadurch einen sicheren Bereich zu definieren, in dem die Schaltungselemente gegen eine Einsichtnahme abgeschirmt sind, und die mit den Schaltungselementen gekoppelt ist, um den Schaltungselementen ein vorbestimmtes Signal zuzuleiten, das für eine beabsichtigte Funktion der Schaltungselemente essentiell ist, wobei das Entfernen der zweiten leitenden Schicht verhindert, dass das vorbestimmte essentielle Signal den Schaltungselementen geliefert wird, und dadurch die beabsichtigte Funktion verhindert,
    dadurch gekennzeichnet, dass die geschirmten Schaltungselemente ferner aufweisen:
    ein Sicherungselement, das einen Ausgangszustand und einen irreversiblen Zustand aufweist, und
    ein Mittel, das mit dem Sicherungselement gekoppelt ist, um den Zustand des Sicherungselementes in Abhängigkeit von einem vorbestimmten Steuersignal irreversibel zu ändern;
    wobei das Sicherungselement mit einem der definierten Schaltungselemente so gekoppelt ist, dass das irreversible Ändern des Zustandes des Sicherungselementes eine gewisse Funktion des Chip verhindert.
  • Die Erfindung wird nun beispielhaft unter Bezugnahme auf die Zeichnungen beschrieben, in denen:
  • 1 eine Blockdarstellung eines integrierten Schaltungschips ist, die für das Verständnis der vorliegenden Erfindung nützlich ist;
  • 2 ein Querschnitt ist, der die Abschirmung von MOS-Schaltungselementkomponenten in einem integrierten Schaltungschip darstellt;
  • 3 eine Draufsicht ist, die die Benutzung einer darüberliegenden leitenden Schicht zum Abschirmen von Schaltungselementkomponenten und zum Weiterleiten eines vorbestimmten Signales zu abgeschirmten MOS-Schaltungselementen zeigt;
  • 4 ein Querschnitt ist, der die Abschirmung bipolarer Schaltungselementkomponenten in einem integrierten Schaltungschip zeigt;
  • 5 ein Querschnitt ist, der die Verwendung einer darüberliegenden leitenden Schicht zum Abschirmen von Schaltungselementen und zur Weiterleitung von Energie zu den abgeschirmten Schaltungselementen zeigt;
  • 6 eine Blockdarstellung ist, die ein alternatives Beispiel zum Abschirmen einer Mehrzahl flüchtiger Speicher zeigt;
  • 7 eine Draufsicht ist, die die Verwendung einer darüberliegenden leitenden Schicht zum Führen eines Signales zeigt, das für die Funktion eines Schaltungselementes wesentlich ist;
  • 8 eine Blockdarstellung eines integrierten Schaltungschips gemäß der vorliegenden Erfindung ist, wobei jedoch das Takt erzeugende Mittel der vorliegenden Erfindung nicht gezeigt ist;
  • 9 eine Blockdarstellung eines alternativen, bevorzugten Ausführungsbeispieles eines Systems in dem sicheren Bereich des Chips ist, um eine Änderung sicherer Daten in einem vorbestimmten Speicherplatz zu verhindern, und
  • 10 eine Blockdarstellung eines Systems in dem sicheren Bereich des Chips ist, um einzugrenzen, wann auf den sicheren Bereich zum Prüfzweck zugegriffen werden kann.
  • Bezüglich 1 beinhaltet ein integrierter Schaltungschip einen sicheren Bereich 11 und einen nicht sicheren Bereich 12. Der Chip 10 ist ein VLSI (Very Large Scale Integrated)-Schaltungschip. Innerhalb des sicheren Bereiches 11 definiert der Chip 10 die folgenden Schaltungselemente: einen Mikroprozessor 10 zur Verarbeitung sicherer Daten, eine Mehrzahl von Speichern M1, M2, Mn zur Speicherung sicherer Daten, einen sicheren Datenbus 16, einen sicheren Adressenbus 17, eine logische Tansferschaltung 18 sowie sichere Takt- und Leistungssteuerungsschaltungen 20. Der Chip 10 braucht nicht auf eine derartige spezielle Mischung von Schaltungselementen beschränkt zu sein, sondern kann jedwede Mischung aus Schaltungselementen enthalten, worin sichere Daten entweder gegen unerlaubte Angriffe des Auslesens oder gegen die Abänderung sicherer Daten und/oder Befehle geschützt werden müssen. Die Speicher M1, M2, Mn können von jedwedem Typ sein, nämlich: RAM (Direktzugriffspeicher), ROM (Festwertspeicher), EPROM (elektrisch programmierbarer Festwertspeicher), EEPROM (elektrisch löschbarer, programmierbarer Festwertspeicher) und weitere, wie Registerdateien, FIFO (first-in/first-out)-Puffer usw.
  • Eine leitende Schicht CN2 bedeckt die Schaltungselemente 14, M1, M2, Mn, 16, 17, 18, 20, um diese Schaltungselemente gegen eine Inspektion abzuschirmen, und bildet dadurch den sicheren Bereich 11.
  • Innerhalb des nicht sicheren Bereiches 12 definiert der Chip 10 die folgenden Schaltungselemente: einen Speicher 24, eine logische Schaltung 26 und einen nicht sicheren Datenbus 28.
  • Bei einem Chip 10, der MOS-Schaltungselemente enthält, wie es in 2 und 3 dargestellt ist, beinhaltet der Chip eine halbleitende Substratschicht SC, eine erste dielektrische Schicht DE1, eine erste leitende Schicht CN1, eine zweite dielektrische Schicht DE2, eine zweite leitende Schicht CN2, eine nte dielektrische Schicht DEn sowie eine nte leitende Schicht CNn. Diffusionen S und D in der halbleitenden Substratschicht SC definieren Quellen und Senken, die mit Steuerungsleitern G kombiniert und durch die erste leitende Schicht CN1 miteinander verbunden sind, um komplementäre MOS-Feldeffekttransistoren zu definieren, die so gruppiert sind, daß sie die Schaltungselemente des Chips 10 definieren. Die erste leitende Schicht CN1 ist mit einer Quelle S und einer Senke D mittels leitender Kontakte 30 durch Löcher in der ersten dielektrischen Schicht DE, hindurch gekoppelt. Die zweite leitende Schicht CN2 ist mit der ersten leitenden Schicht CN1 mittels eines Kontaktes 31 durch ein Loch in der zweiten dielektrischen Schicht DE2 hindurch gekoppelt, um den Schaltungslementen ein vorbestimmtes Signal zuzuleiten, das für eine beabsichtigte Funktion der abgeschirmten Schaltungselemente wesentlich ist.
  • Das Entfernen der zweiten leitenden Schicht CN2 verhindert, daß das vorbestimmte, wesentliche Signal den Schaltungselementen geliefert wird und verhindert dadurch die beabsichtigte Funktion. Die zweite leitende Schicht CN2 liegt über den Schaltungselementen, um dadurch den sicheren Bereich 11 zu defineren, in dem Schaltungselemente gegen eine Einsichtnahme abgeschirmt sind.
  • Bei einem Chip 10, der bipolare Schaltungselemente beinhaltet, wie in 4 dargestellt, enthält der Chip eine halbleitende Substratschicht SC, eine erste dielektrische Schicht DE1, eine erste leitende Schicht CN1, eine zweite dielektrische Schicht DE2, eine zweite leitende Schicht CN2, eine nte dielektrische Schicht DEn und eine nte leitende Schicht CNn. Diffusionen C, B und E in der halbleitenden Schicht SC definieren Kollektoren, Basen und Emitter, die mittels der ersten leitenden Schicht CN1 miteinander verbunden sind, um bipolare Transistoren zu definieren, die so gruppiert sind, daß sie die Schaltungselemente des Chips 10 definieren. Die erste leitende Schicht CN-1 ist mit einem Kollektor C und einer Basis B durch leitende Kontakte 32 durch Löcher in der ersten dielektrischen Schicht DE, hindurch gekoppelt, um den Schaltungselementen ein vorbestimmtes Signal zuzuleiten, das für eine beabsichtigte Funktion der abgeschirmten Schaltungselemente wesentlich ist. Die zweite leitende Schicht CN2 ist mit der ersten leitenden Schicht CN1 durch einen Kontakt 33 durch ein Loch in der zweiten dielektrischen Schicht DE2 hindurch gekoppelt, um den Schaltungselementen ein vorbestimmtes Signal zuzuführen, das für eine beabsichtigte Funktion der abgeschirmten Schaltungselemente wesentlich ist.
  • Das Entfernen der zweiten leitenden Schicht CN2 verhindert, daß das vorbestimmte wesentliche Signal den Schaltungselementen geliefert wird und verhindert dadurch die beabsichtigte Funktion. Die zweite leitende Schicht CN2 liegt über den Schaltungselementen, um dadurch den sicheren Bereich 11 zu definieren, in dem die Schaltungselemente gegen eine Einsichtnahme abgeschirmt sind.
  • Sämtliche Schaltungselemente des Chips 10, die sichere Daten verteilen, speichern, verarbeiten oder deren Verarbeitung beeinträchtigen, nutzen leitende Schichten, wie die Verbindungsschicht CN1, welche vorausgehend hergestellt sind und unter der leitenden Schicht liegen, beispielsweise der Schicht CN2, die als Abschirmung wirkt und dadurch die Grenzen des sicheren Bereiches 11 definiert.
  • Die zweite leitende Schicht CN2 wirkt sowohl als Abschirmung gegen mechanisches und rasterelektronenmikroskopisches Sondieren als auch als eine ein vorbestimmtes, wesentliches Signal führende Schicht, die nicht entfernt werden kann, ohne die darunterliegenden Schaltungselemente betriebsunfähig zu machen. Das vorbestimmte wesentliche Signal kann entweder ein Leistungssignal oder ein Steuersignal sein, beispielsweise ein Befehl. Wenn das vorbestimmte wesentliche Signal ein Leistungssignal ist, führt die Entfernung der abschirmenden Schicht CN2 mittels mechanischer, chemischer oder anderer Mittel zwecks Inspektion dazu, daß die Energieversorgung von den darunterliegenden Schaltungselementen weggenommen wird, was sie betriebsunfähig macht und auch möglicherweise erzwingt, daß die gleichen Schaltungselemente sämtliche Daten oder logischen Zustände verlieren, die in ihnen gespeichert sind.
  • Diese Technik ist besonders wirksam, um sichere Daten zu schützen, die in einem flüchtigen Speicher gespeichert sind, beispielsweise einem flüchtigen RAM. Bei einem Ausführungsbeispiel des Chips 10, bei dem die Speicher M1 und M2 flüchtige Speicher sind, ist jeder dieser Speicher M1, M2 durch die zweite leitende Schicht CN2 bedeckt, um die Speicher M1, M2 gegen Einsichtnahme abzuschirmen, und ein Leistungssignal wird gesondert jedem der Speicher M1, M2 von demjenigen Teil der zweiten leitenden Schicht CN2 zugeteilt, der über dem betreffenden Speicher M1, M2 liegt. Diese Verteilung ist in 5 gezeigt, in der die zweite leitende Schicht CN2 durch einen Kontakt 34 mit der Quelle S eines Transistors verbunden ist, der in einem flüchtigen Speicher enthalten ist, um Energie für den Speicher zu liefern. Das Entfernen des darüberliegenden Teiles der zweiten leitenden Schicht CN2, um eine Inspektion des betreffenden Speichers M1, M2 zu ermöglichen, führt dazu, daß die Energieversorgung des betreffenden Speichers M1, M2 weggenommen wird. Da der Speicher M1, M2 flüchtig ist, führt die Unterbrechung der Energiezufuhr zur Zerstörung der darin gespeicherten sicheren Daten. Daher ist ein Versuch, die Inhalte der Speicher M1, M2 zu inspizieren, indem lediglich der Teil der zweiten leitenden Schicht CN2 entfernt wird, der über dem betreffenden Speicher liegt, nutzlos.
  • Bei einer in 6 gezeigten alternativen Anordnung werden Leistungssignale Vcc von der zweiten leitenden Schicht CN2 an eine Mehrzahl flüchtiger Speicherelemente M in einer Weise zugeteilt, die weniger Platz beansprucht als bei dem oben beschriebenen Ausführungsbeispiel, bei dem die Energie gesondert jedem der Speicherelemente M von lediglich demjenigen Teil der zweiten leitenden Schicht zugeteilt wird, der über diesem Speicherelement M liegt. Bei dieser Anordnung erhält jede Reihe von Speicherelementen M Energie von der darüberliegenden zweiten leitenden Schicht CN2 über eine gesonderte, darunterliegende, erste leitende Schicht CN1. Die zweite leitende Schicht CN2 ist mit den betreffenden ersten leitenden Schichten CN1 über leitende Kontakte 35 verbunden. Obgleich diese Anordnung etwas an Sicherheit zugunsten von Flächenausnutzung aufgibt, würde ein Versuch, diese Speicherelemente M zu inspizieren, ohne eine Datenzerstörung durch Energieunterbrechung zu bewirken, die durch Entfernung der zweiten leitenden Schicht CN2 entsteht, eine Entfernung der zweiten leitenden Schicht CN2 mit außerordentlich hoher Auflösung erfordern, bei der sämtliche zwischen den Schichten befindlichen leitenden Kontakte 35 und der Teil der zweiten leitenden Schicht CN2, der die Energie an diese Kontakte 35 zuteilt, intakt gelassen würde.
  • Jedwede Kombination von leitenden Schichten kann bei dieser Anordnung verwendet werden. Die Anwendung von leitenden Schichten, die innerhalb der vertikalen Abmessung des Chips am höchsten liegend eingebettet sind, als abschirmende leitende Schichten, ergibt die größte Sicherheit.
  • Es wird wiederum auf 1 Bezug genommen. Innerhalb des nicht sicheren Bereiches 12 verarbeiten und speichern die logischen Elemente 26 und der Speicher 24 nicht sichere Daten und Steuersignale. Die nicht sicheren Daten und Steuersignale werden von dem nicht sicheren Datenbus 28 auf den sicheren Datenbus 16 in dem sicheren Bereich 11 mittels der logischen Transferschaltung 18 übertragen. Die logische Transferschaltung 18 überträgt die nicht sicheren Daten und Steuersignale auf den sicheren Datenbus 16 innerhalb des sicheren Bereiches 11 für die Verarbeitung mit den sicheren Daten mittels des Mikroprozessors 14. Die logische Transferschaltung 18 gibt die Übertragung der nicht sicheren Daten und der Steuersignale zwischen dem nicht sicheren Datenbus 28 und dem sicheren Datenbus 16 in Abhängigkeit von Steuersignalen frei, die durch den Mikroprozessor 14 generiert werden und die anzeigen, wenn nicht sichere Daten auf dem sicheren Datenbus 16 vorhanden sind. Der Mikroprozessor 14 überwacht den Zustand der Datensignale auf dem sicheren Datenbus 16 und generiert die Steuersignale, die es ermöglichen, daß die logische Schaltung 18 Datensignale und Steuersignale zwischen dem nicht sicheren Datenbus 28 und dem sicheren Datenbus 16 lediglich während solcher Zeiträume überträgt, wo nicht sichere Daten auf dem sicheren Datenbus 16 vorhanden sind.
  • Wie oben beschrieben, liegt die leitende Schicht CN2 über der logischen Transferschaltung 18, um die logische Transferschaltung gegen Einsichtnahme abzuschirmen. Die leitende Schicht CN2 leitet auch ein Leistungssignal an die logische Transferschaltung 18 weiter, wodurch das Entfernen der leitenden Schicht CN2 zum Zweck der Einsichtnahme der logischen Transferschaltung 18 dazu führt, daß die Energieversorgung der logischen Transferschaltung 18 unterbunden wird und verhindert wird, daß die logische Transferschaltung 18 irgendwelche Daten oder Steuersignale zwischen dem sicheren Datenbus 16 und dem nicht sicheren Datenbus 28 überträgt. In gleicher Weise ist eine Entfernung der leitenden Schicht CN2, um zu ermöglichen, daß Steuersignale der logischen Transferschaltung 18 etwa vermittels einer Prüfsonde geliefert werden, um zu ermöglichen, daß sichere Daten von dem sicheren Bereich 11 auf den nicht sicheren Bereich 12 des Chips übertragen werden, nutzlos, weil eine solche Entfernung der ab schirmenden leitenden Schicht CN2 auch die Energieversorgung der logischen Transferschaltung 18 unterbricht.
  • Diese Technik kann zur entgegengesetzten Richtung ausgedehnt werden, so daß geheime Daten nicht aus dem nicht sicheren Bereich 12 in einen sicheren Speicher M1, M2, Mn eingeschrieben werden können. Der Mikroprozessor 14 stellt eine logische Speicherzugriffsschaltung zur Verfügung, die ermöglicht, daß Daten auf dem sicheren Datenbus 16 in den Speichern M1, M2, Mn gespeichert werden können, und die abschirmende, leitende Schicht CN2 führt ein Leistungssignal dem Mikroprozessor 14 zu. Ein Entfernen der abschirmenden, leitenden Schicht CN2, um Steuersignale der logischen Speicherzugriffsschaltung des Mikroprozessors 14 zuzuführen, die es ermöglichen würden, geheime Daten in den Speichern M1, M2, Mn für die sicheren Daten zu substituieren, um dadurch die gewünschte Sicherheit des Chips in Frage zu stellen, wäre daher zwecklos, weil das Entfernen der abschirmenden, leitenden Schicht CN2 die Energiezufuhr zum Mikroprozessor 14 unterbricht und dadurch verhindert, daß die darin befindliche logische Speicherzugriffsschaltung ermöglicht, daß Daten in den Speichern M1, M2, Mn gespeichert werden.
  • Bei einem Ausführungsbeispiel ist jede der abgeschirmten logischen Schaltungen 14, 18 in dem sicheren Bereich gesondert mit lediglich demjenigen Teil der abschirmenden, leitenden Schicht CN2 gekoppelt, der über dieser logischen Schaltung 14, 18 liegt, um ein Leistungssignal lediglich von diesem darüberliegenden Teil der abschirmenden, leitenden Schicht CN2 zu erhalten.
  • Bei einem in 7 gezeigten Beispiel wird ein sicheres Signal in einer leitenden Schicht CN1 zugeteilt, die unter den abschirmenden Schichten CN2 und CNn liegt, und Abschirmsignale (beispielsweise wesentliche Steuer- oder Leistungssignale) werden in den darüberliegenden, abschirmenden Schichten CN2 bzw. CNn zugeteilt. Die Grenzen einer abschirmenden, lei tenden Schicht CNn sind in der Zeichnung durch ausgezogene Linien gezeigt, die Grenzen der anderen, abschirmenden leitenden Schicht CN2 sind in der Zeichnung durch gestrichelte Linien gezeigt, und die darunterliegende leitende Schicht CN1 ist in der Zeichnung durch Schattierung gezeigt. Die darunterliegende leitende Schicht CN1 ist vollständig durch entweder die eine oder die andere der abschirmenden, leitenden Schichten CN2 und CNn abgeschirmt, und ein Teil der darunterliegenden leitenden Schicht CN1 ist durch beide der abschirmenden, leitenden Schichten CN2 und CNn abgeschirmt.
  • Ein Versuch, durch die Abschirmschichten CN2 und CNn mit Chemikalien oder üblichen Lasern oder Mikrosonden hindurch zu schneiden, um Zugriff auf das sichere Signal in der leitenden Schicht CN1 zu erhalten, führt entweder dazu, daß die leitende Schicht CN1 mit den Abschirmschichten CN2 und CNn verbunden (kurzgeschlossen) wird oder daß eine Stromkreisunterbrechung in den Schaltungswegen erzeugt wird, die durch die leitenden Schichten CN1, CN2 und CNn definiert sind, was dadurch die Zuteilung des sicheren Signales und des wesentlichen Signales unterbricht und die beabsichtigten Funktionen der Schaltungselemente verändert, die mit den leitenden Schichten CN1, CN2 und CNn verbunden sind, um dadurch die beabsichtigte Funktion des Chips 10 zu beeinträchtigen.
  • Von kritischer Wichtigkeit ist es, daß bestimmte sichere Daten, die in dem Chip 10 während der Herstellung eines Erzeugnisses, welches den Chip beinhaltet, gespeichert werden, nicht nach der Speicherung dieser sicheren Daten verändert werden. Um diesen Zweck zu erreichen, beinhaltet der Chip 10 ein System zur Verhinderung der Änderung sicherer Daten, die in einem vorbestimmten Speicherplatz gespeichert sind. Alternative Ausführungsbeispiele eines solchen Verhinderungssystems sind in den 8 und 9 gezeigt.
  • Das System von 8 beinhaltet einen Speicher M, eine logische Speichersteuerschaltung 38, einen Dekoder 40, ein Sicherungselement 42 und eine Sicherung-Änderungsvorrichtung 44. Dieses System ist anwendbar auf den und beinhaltet als den Speicher M jeden der Speicher M1, M2, Mn, in denen sichere Daten gespeichert sind.
  • Der Speicher M weist eine Mehrzahl von Speicherplätzen auf, wobei ein vorbestimmter Platz für die Speicherung unveränderbarer sicherer Daten vom Datenbus 16 vorgesehen ist.
  • Die logische Speichersteuerschaltung 38 ist mit dem Speicher M über einen Adressenbus 46 gekoppelt, um zu veranlassen, daß Daten in Plätzen des Speichers M gespeichert werden, welche durch Adressensignale angegeben sind, die auf dem Adressenbus 46 geliefert werden, wenn ein "Schreib"-Signal auf der Leitung 47 von der logischen Speichersteuerschaltung 38 dem sicheren Speicher M geliefert wird.
  • Das Sicherungselement 42 weist einen Ausgangszustand und einen irreversibel geänderten Zustand auf. Der Ausdruck "Sicherungselement" bezieht sich sowohl auf Sicherungen als auch auf Anti-Sicherungen. Sicherungselemente werden in dem Chip 10 durch die Kombination einer metallischen, leitenden Schicht und einer leitenden Polysiliziumschicht gebildet. Anti-Sicherungselemente können in dem Chip durch metallische, leitende Schichten, leitende Polysiliziumschichten oder eine Kombination beider gebildet werden. Anti-Sicherungselemente sind durch P+/N+ Halbleitersperrschichtdioden und P–/N- Halbleitersperrschichtdioden in einer halbleitenden Schicht des Chips mittels Leiter/Oxid Leiterstrukturen oder durch Leiter/amorphes Silizium/Leiterstrukturen in dem Chip gebildet.
  • Die Sicherung-Änderungsvorrichtung 44 ist mit dem Sicherungselement 42 gekoppelt, um den Zustand des Sicherungselementes 42 irreversibel in Abhängigkeit von einem vorbestimmten Steuersignal zu ändern, das auf der Leitung 48 von einem Anschluß 50 erhalten wird, der sich außerhalb des sicheren Bereiches 11 befindet. Alternativ wird das Steuersignal auf der Leitung 48 von einem Anschluß (nicht gezeigt) erhalten, der sich innerhalb des sicheren Bereiches 11 befindet.
  • Der Dekoder 40 ist mit dem Sicherungselement 42, der Speichersteuerschaltung 38 und dem Adressenbus 46 gekoppelt, um den Zustand des Sicherungselementes 42 und die Adressensignale auf dem Adressenbus 46 zu überwachen und um zu verhindern, daß die Speichersteuerschaltung 38 veranlaßt, daß Daten in dem vorbestimmten Speicherplatz des Speichers M gespeichert werden, nachdem der Zustand des Sicherungselementes 42 irreversibel geändert worden ist, wann immer der vorbestimmte Speicherplatz durch ein Adressensignal auf dem Adressenbus 46 angegeben wird.
  • Die zweite leitende Schicht CN2 schirmt den Speicher M, die Speichersteuerschaltung 38, den Dekoder 40 und das Sicherungselement 42 gegen unmittelbaren äußeren Zugriff ab.
  • Der Speicher M, die logische Speichersteuerschaltung 38 und der Dekoder 40 sind sämtliche mit der zweiten leitenden Schicht CN2 gekoppelt, um durch das Leistungssignal mit Energie versorgt zu werden, das über die zweite leitende Schicht CN2 geführt wird.
  • Das System von 8 wird benutzt, um die Änderung sicherer Daten zu verhindern, die anfänglich in den vorbestimmten Plätzen des Speichers M gespeichert wurden. Wenn der Zustand des Sicherungselementes 42 irreversibel geändert ist, verhindert der Dekoder 40 das Einschreiben jeglicher weiterer Daten in die vorbestimmten Speicherplätze, die durch die Adressensignale auf dem Adressenbus 46 angegeben werden.
  • Das Sicherungselement 42 in dem System von 8 kann auch mit anderen abgeschirmten Schaltungselementen (nicht gezeigt) verbunden sein, die bestimmte, vorausgehende Verarbeitungsfunktionen sicherer Daten durchführen oder beeinträchtigen, welche lediglich anwendbar sind, bevor das Erzeugnis, welches den Chip beinhaltet, an die Verwender des Erzeugnisses ausgeliefert wird, wie beispielsweise ein vorausgehendes Verarbeiten der sicheren Daten oder das Laden von Befehlen für das Verarbeiten der sicheren Daten. Mittel, wie der Dekoder 40, sind mit dem Sicherungselement 42 und anderen derartigen abgeschirmten Schaltungselementen gekoppelt, um den Zustand des Sicherungselementes zu überwachen und die beabsichtigte Funktion dieser anderen abgeschirmten Schaltungselemente zu verhindern, nachdem der Zustand des Sicherungselementes irreversibel geändert worden ist.
  • Viele Schmelz-Technologien erlauben das Schmelzen lediglich bei einem Gießen während des Herstellungsverfahrens des sicheren, integrierten Schaltungschips. Beispielsweise können bestimmte Gießprozesse es erfordern, daß Oxid über einem Polysiliziummaterial (oder einem anderen Sicherungsmaterial) anwächst, nachdem die Sicherung durchgebrannt wurde, um eine bessere Langzeitverläßlichkeit der Vorrichtung zu erreichen. Das System von 9 ermöglicht es, daß ein gesonderter Hersteller sichere Daten in den sicheren Speicher M laden kann, nachdem das Gußschmelzen erfolgt ist, verhindert aber weiterhin die Veränderung der Inhalte des Speichers M.
  • Das System von 9 beinhaltet einen Speicher M, einen löschbaren Speicher 52, etwa einen EPROM oder einen EEROM (elektrisch löschbaren ROM) eine logische Speichersteuerschaltung 54, eine Freigabeschaltung 55, ein Sicherungselement 56, ein UND-Gatter 57 und eine Sicherung-Änderungsvorrichtung 58. Die logische Speichersteuerschaltung 54 beinhaltet ein UND-Gatter 60 und N-Verbindungen, einschließlich Verdrahtung und Inverter 62, die das UND-Gatter 60 mit dem löschbaren Speicher 52 koppeln. Die Inverter 62 sind zwischen ausgewählte Eingänge des UND-Gatters 60 und ausgewählte Speicherplätze im löschbaren Speicher 52 ein geschaltet, um ein vorbestimmtes Datenmuster in dem löschbaren Speicher 52 zu definieren, das vorhanden sein muß, um das UND-Gatter 60 freizugeben.
  • Der Speicher M weist eine Mehrzahl von Speicherplätzen auf, wobei ein vorbestimmter Platz für die Speicherung unveränderbarer sicherer Daten vorgesehen ist.
  • Die Freigabeschaltung 55 gibt ein Datenmuster für die Speicherung im löschbaren Speicher 52 frei, wenn ein Einschreib-Freigabesignal auf der Leitung 63 der Freigabeschaltung 55 zugeführt wird.
  • Die logische Speichersteuerschaltung 54 koppelt den Speicher M mit dem löschbaren Speicher 52 in der Weise, daß bewirkt wird, daß Daten in dem vorbestimmten Speicherplatz des ersten Speichers M in Abhängigkeit von einem Schreibsignal gespeichert werden, das auf der Leitung 64 zum UND-Gatter 60 zugeführt wird, wann immer der löschbare Speicher 52 ein vorbestimmtes Datenmuster enthält.
  • Die Inhalte des löschbaren Speichers 52 können gelöscht werden, indem man ein "Lösch"-Steuersignal an einem Löschanschluß 66 zur Verfügung stellt, der außerhalb des sicheren Bereiches 11 des Chips 10 gelegen ist.
  • Das Sicherungslement 56 weist einen Ausgangszustand und einen irreversibel geänderten Zustand auf. Die Sicherung-Änderungsvorrichtung 58 ist mit dem Sicherungselement 56 gekoppelt, um den Zustand des Sicherungselementes 56 in Abhängigkeit von einem vorbestimmten Steuersignal irreversibel zu ändern, das auf der Leitung 67 von einem Anschluß 68 erhalten wird, der sich außerhalb des sicheren Bereiches 11 befindet. Alternativ wird das Steuersignal auf der Leitung 67 von einem Anschluß (nicht gezeigt) erhalten, der sich innerhalb des sicheren Bereiches 11 befindet.
  • Ein Datenmuster wird an einem Datenanschluß 69 zur Verfügung gestellt und in den löschbaren Speicher über das UND-Gatter 57 eingegeben. Das UND-Gatter 57 ist mit einem Eingang mit dem Sicherungselement 56 verbunden, um zu ermöglichen, daß Daten in den löschbaren Speicher 52 lediglich eingeschrieben werden können, während sich das Sicherungselement 56 in seinem Ausgangszustand befindet.
  • Das Sicherungselement 56 ist auch mit der Freigabeschaltung 55 gekoppelt, um zu ermöglichen, daß das vorbestimmte Datenmuster in dem löschbaren Speicher 52 nur gespeichert werden kann, bevor der Zustand des Sicherungselementes 56 irreversibel geändert ist.
  • N-Bits des löschbaren Speichers 52 sind erforderlich. Beim Gießen wird das vorbestimmte Muster aus Einsen und Nullen, das dem Muster von Invertern 62 entspricht, welche den löschbaren Speicher 52 mit dem UND-Gatter 60 koppeln, in den löschbaren Speicher 52 geladen, um zu ermöglichen, daß das UND-Gatter 60 ein "Schreib"-Steuersignal auf der Leitung 64 an den Speicher M weiterleitet. Nachdem das vorbestimmte Muster aus Einsen und Nullen in den löschbaren Speicher 52 geladen ist, wird der Zustand des Sicherungselementes 56 irreversibel geändert, so daß das vorbestimmte Muster nicht verändert werden kann. An diesem Punkt kann die Bearbeitung und Verpackung des integrierten Schaltungschips 10 fortgesetzt werden, vorausgesetzt, daß die endgültigen Bearbeitungs- und Verpackungsschritte das gespeicherte, vorbestimmte Muster in dem löschbaren Speicher 52 nicht stören.
  • Nachdem der Chip 10 an einen gesonderten Hersteller versandt ist, können sichere Daten in dem sicheren Speicher M gespeichert werden, da das in dem löschbaren Speicher 52 gespeicherte vorbestimmte Muster zu dem vorbestimmten Muster paßt, das durch die Inverter 62 als Hartverdrahtung in die logische Speichersteuerschaltung 54 eingebaut ist.
  • Wenn die sicheren Daten in dem sicheren Speicher M gespeichert sind, wird ein "Lösch"-Signal dem Löschanschluß 66 zugeführt, um die Inhalte des löschbaren Speichers 52 zu löschen und dadurch eine Veränderung der sicheren Daten zu verhindern, die in dem sicheren Speicher M gespeichert sind.
  • Die zweite leitende Schicht CN2 schirmt den Speicher M, den löschbaren Speicher 52, die logische Speichersteuerschaltung 54, die Freigabeschaltung 55 und das Sicherungselement 56 gegen direkten Zugriff von außen ab.
  • Diese Technik macht das System von 9 sicher gegen jeglichen Angriff, abgesehen von einem extrem präzisen Röntgenstrahl oder anderem komplexen Mittel, das benutzt werden kann, um eine Fern-Neuprogrammierung des löschbaren Speichers 52 durch die Deckschichten des Chips 10 hindurch vorzunehmen. Die Sicherheit dieser Technik stützt sich auf die Tatsache, daß es schwierig ist, eine Fern-Neuprogrammierung der Inhalte eines EEROM oder EPROM vorzunehmen oder einen Neuanschluß eines durchgebrannten Sicherungselementes vorzunehmen. Wenn eine unfokussierte oder diffuse Röntgenstrahlung hoher Energie oder ein anderes Mittel die Inhalte des EEROM oder EPROM im wesentlichen stochastisieren könnte, dann könnte ein Angreifer wiederholte Versuche unternehmen, um zu dem Freigabemuster zu gelangen. Für die Sicherheit kann es daher auch erforderlich sein, daß die EEROM- oder EPROM-Zellen so ausgelegt werden, daß sie hinsichtlich ihres Zustandes vorgeprägt sind, in anderen Worten gesagt, zu einem bevorzugten Muster hin vorgespannt sind, bei dem alles EINSEN oder NULLEN sind. Somit würde jede unfokussierte Strahlung mit hoher Wahrscheinlichkeit die Inhalte in das bevorzugte Muster überführen und nicht in das vorbestimmte Muster, das es ermöglicht, daß Daten in dem Speicher M gespeichert werden können. Die Sicherheit läßt sich auch erhöhen, indem ein längeres vorbestimmtes Muster mit einer größeren Anzahl N von Bits benutzt wird.
  • Der Speicher M, der löschbare Speicher 52, das UND-Gatter 60 und die Freigabeschaltung 55 sind alle mit der zweiten leitenden Schicht CN2 gekoppelt, um durch das Leistungssignal mit Energie versorgt zu werden, das durch die zweite leitende Schicht CN2 geführt wird.
  • Das Sicherungselement 56 bei dem System von 9 kann auch mit anderen abgeschirmten Schaltungselementen (nicht gezeigt) verbunden sein, die bestimmte vorausgehende Verarbeitungsfunktionen sicherer Daten durchführen oder beeinträchtigen, welche lediglich anwendbar sind, bevor das Erzeugnis, welches den Chip beinhaltet, an die Anwender des Erzeugnisses ausgeliefert wird, etwas das vorausgehende Verarbeiten der sicheren Daten oder das Laden von Befehlen für die Verarbeitung der sicheren Daten. Das Sicherungselement 56 ist mit derartigen anderen abgeschirmten Schaltungselementen gekoppelt, um die beabsichtigte Funktion dieser weiteren abgeschirmten Schaltungselemente lediglich freizugeben, bevor der Zustand des Sicherungselementes irreversibel geändert ist.
  • Die Systeme zur Verhinderung der Veränderung sicherer Daten gemäß 8 und 9 sind Gegenstand des am 4. Januar 1990 von der Anmelderin angemeldeten europäischen Patentes EP-A-0378307 mit dem Titel "Prevention of Alteration of Data Stored in Secure integrated Ciruit Chip Memory".
  • Die Herstellung komplizierter integrierter Schaltungschips erfordert den vollständigen Zugriff auf die inneren Schaltungselemente während Testvorgängen, um sicherzustellen, daß sämtliche vorhandenen Schaltungselemente richtig arbeiten. Gute Zugänglichkeit für Testzwecke bedeutet jedoch allgemein eine Sicherheitsschwäche für Chips, die sichere Daten enthalten oder Daten, die nicht verändert werden sollten.
  • 10 zeigt ein System für dauerndes Sperren von Testsignalpfaden, nachdem Testvorgänge abgeschlossen sind, so daß kein weiterer Zugriff auf in nere Schaltungselemente von den äußeren Anschlüssen des Chips her möglich ist. Dieses System beinhaltet ein Sicherungselement 70, erste und zweite Inverter 72, 74, einen Widerstand 75, erste und zweite NICHTUND-Gatter 76, 78 und eine Sicherung-Änderungsvorrichtung 79.
  • Das Sicherungselement 70 besitzt einen Ausgangszustand und einen irreversibel geänderten Zustand. Die Sicherung-Änderungsvorrichtung 79 ist mit dem Sicherungselement 70 gekoppelt, um den Zustand des Sicherungselementes 70 in Abhängigkeit von einem vorbestimmten Steuersignal irreversibel zu ändern, das auf der Leitung 80 von einem Anschluß 81 erhalten wird, der sich außerhalb des sicheren Bereiches 11 befindet. Alternativ wird das Steuersignal auf der Leitung 80 von einem Anschluß (nicht gezeigt) erhalten, der sich im sicheren Bereich 11 befindet.
  • Das Sicherungselement 70 ist mit dem ersten und dem zweiten NICHTUND-Gatter 76, 78 gekoppelt, um zu ermöglichen, daß die sicheren Bereiche des Chips 10 für Testzwecke lediglich zugänglich sind, bevor der Zustand des Sicherungselementes 70 irreversibel geändert ist.
  • Das Sicherungselement 70 und die Inverter 72, 74 sind, in Reihe geschaltet, mit einem Eingang des ersten NICHTUND-Gatters 76 verbunden. Der Ausgang des ersten NICHTUND-Gatters 76 ist auf einen äußeren Ausgangsanschluß 82 für Testdaten gelegt.
  • Das Sicherungselement 70 und die Inverter 72, 74 sind auch, in Reihe geschaltet, mit einem Eingang des zweiten NICHTUND-Gatters 78 verbunden.
  • Das zweite NICHTUND-Gatter 78 leitet ein Teststeuersignal von einem äußeren Teststeuerungs-Eingangsanschluß 84 zu einem Teststeuerungs-Eingangsknoten 86 innerhalb des sicheren Bereiches 11 des Chips 10 weiter. Testdaten werden am inneren Testdaten-Ausgangsknoten 88 innerhalb des sicheren Bereiches 11 des Chips 10 in Abhängigkeit von einem Teststeuerungs-Eingangssignal zur Verfügung gestellt, das dem inneren Teststeuerungs-Eingangsknoten 86 geliefert wird. Auf die am inneren Testdaten-Ausgangsanschluß vorhandenen Testdaten kann von den sicheren Schaltungselementen des Chips 10 her zugegriffen werden, etwa von den Schaltungselementen 14, M1, M2, Mn, 16, 17, 18, 20 (1).
  • Die Testdaten werden von dem inneren Testdaten-Ausgangsknoten 88 über das erste NICHTUND-Gatter 76 dem äußeren Testdaten-Ausgangsanschluß 82 lediglich geliefert, während sich das Sicherungselement 70 in seinem Ausgangszustand befindet.
  • Auch wird das Teststeuerungs-Eingangssignal vom äußeren Teststeuerungs-Eingangsanschluß 84 zu dem inneren Teststeuerungs-Eingangsknoten 86 lediglich geliefert, während die Sicherung in ihrem Ausgangszustand ist.
  • Die zweite leitende Schicht CN2 schirmt das Sicherungselement 70, die Inverter 72, 74, den Widerstand 75 und die NICHTUND-Gatter 76, 78 gegen unmittelbaren Zugriff von außen ab.
  • Die Inverter 72, 74, der Widerstand 75 und die NICHTUND-Gatter 76, 78 sind alle mit der zweiten leitenden Schicht CN2 gekoppelt, um durch das Leistungssignal mit Energie versorgt zu werden, das durch die zweite leitende Schicht CN2 geführt wird.
  • Ein zusätzlicher Schutz wird gewährleistet, indem man die Signalpfade vom Sicherungselement 70 zum ersten und zum zweiten NICHTUND-Gatter 76 und 78 so tief wie möglich in den Chip 10 hinein versenkt, um Prüfspitzenangriffe stärker auszuschließen. Daher sind die Signalpfade vom Sicherungselement 70 zum ersten und zweiten NICHTUND-Gatter 76 und 78 hauptsächlich in einer N+ oder P+ Diffusion verteilt. Polysilizium und andere leitende Schichten können auch verwendet werden, bei verringerter Si cherheit. Die Verwendung der obersten leitenden Schichten CNn CNn–1 sollte vermieden werden.

Claims (4)

  1. Integrierter Schaltungschip (10), der einen sicheren Bereich (11) enthält, in dem sichere Daten verarbeitet und/oder gespeichert werden, aufweisend: – eine Halbleiterschicht (SC), die Diffusionen (S, D) enthält, die Komponenten von Schaltungselementen definieren; – eine erste leitende Schicht (CN1), die mit der Halbleiterschicht gekuppelt ist, um die Komponenten zu verbinden, um dadurch Schaltungselemente (14, 16, 17, 18, 20, M1, M2, Mn) für das Verteilen, Speichern und Verarbeiten sicherer Daten und/oder für die Beeinflussung von deren Verarbeitung zu definieren; – eine zweite leitende Schicht (CN2), die über den Schaltungselementen liegt, um dadurch einen sicheren Bereich (11) zu definieren, in dem die Schaltungselemente gegen Einsichtnahme abgeschirmt sind, und die mit den Schaltungselementen gekuppelt ist, um den Schaltungselementen ein vorbestimmtes Signal zuzuleiten, das für eine beabsichtigte Funktion der Schaltungselemente essentiell ist, wobei das Entfernen der zweiten leitenden Schicht verhindert, dass das vorbestimmte essentielle Signal den Schaltungselementen geliefert wird, und dadurch die beabsichtigte Funktion verhindert; dadurch gekennzeichnet, dass die geschirmten Schaltungselemente ferner aufweisen: – ein Sicherungselement (42, 57, 70), das einen Ausgangszustand und einen irreversibel geänderten Zustand aufweist, und – • ein Mittel (44, 58, 79), das mit dem Sicherungselement gekuppelt ist, um den Zustand des Sicherungselementes in Abhängigkeit von einem vorbestimmten Steuersignal irreversibel zu ändern; – wobei das Sicherungselement mit einem der definierten Schaltungselemente so gekuppelt ist, dass das irreversible Ändern des Zustandes des Sicherungselementes eine gewisse Funktion des Chip verhindert.
  2. Integrierter Schaltungschip nach Anspruch 1, dadurch gekennzeichnet, dass die geschirmten Schaltungselemente ein Mittel (60) für die Freigabe der genannten Speicherung sicherer Daten aufweisen, und dass das Sicherungselement (56) mit dem Freigabemittel gekuppelt ist, um die genannte sichere Datenspeicherung nur freizugeben, bevor der Zustand des Sicherungselementes irreversibel geändert ist.
  3. Integrierter Schaltungschip nach Anspruch 1, dadurch gekennzeichnet, dass die geschirmten Schaltungselemente ein Mittel (78) für den Zugriff zu den genannten Schaltungselementen für das Prüfen der genannten Schaltungselemente aufweist und dass das Sicherungselement (70) mit dem Zugriffsmittel gekuppelt ist, um den genannten Zugriff für das Prüfen nur freizugeben, bevor der Zustand des Sicherungselementes irreversibel geändert ist.
  4. Integrierter Schaltungschip nach Anspruch 1, dadurch gekennzeichnet, dass die geschirmten Schaltungselemente aufweisen: – ein gegebenes Schaltungselement (M), das sichere Daten speichert, verarbeitet oder deren Verarbeitung beeinflußt, und – ein mit dem Sicherungselement (42) und dem gegebenen Schaltungselement (M) gekuppeltes Mittel (40) zur Überwachung des Zustandes des Sicherungselementes und zur Verhinderung der beabsichtigten Funktion des gegebenen Schaltungselementes nachdem der Zustand des Sicherungselementes irreversibel geändert ist.
DE1990634125 1989-01-12 1990-01-04 Schützen eines integrierten Schaltungschips mit einem leitenden Schild Expired - Fee Related DE69034125T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US297472 1989-01-12
US07/297,472 US4933898A (en) 1989-01-12 1989-01-12 Secure integrated circuit chip with conductive shield

Publications (2)

Publication Number Publication Date
DE69034125D1 DE69034125D1 (de) 2004-02-05
DE69034125T2 true DE69034125T2 (de) 2004-11-18

Family

ID=23146461

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69033241T Expired - Fee Related DE69033241T2 (de) 1989-01-12 1990-01-04 Schützen eines integrierten Schaltungschips mit einem leitenden Schild
DE1990634125 Expired - Fee Related DE69034125T2 (de) 1989-01-12 1990-01-04 Schützen eines integrierten Schaltungschips mit einem leitenden Schild

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69033241T Expired - Fee Related DE69033241T2 (de) 1989-01-12 1990-01-04 Schützen eines integrierten Schaltungschips mit einem leitenden Schild

Country Status (11)

Country Link
US (1) US4933898A (de)
EP (2) EP0378306B1 (de)
JP (1) JPH0787237B2 (de)
KR (1) KR0180521B1 (de)
AU (1) AU617026B2 (de)
CA (1) CA2007469C (de)
DE (2) DE69033241T2 (de)
DK (2) DK0920057T3 (de)
ES (2) ES2214760T3 (de)
IE (1) IE62793B1 (de)
NO (2) NO303808B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013214214A1 (de) * 2013-07-19 2015-01-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Löschen von Informationen und Vorrichtung zur Durchführung desselben

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185717A (en) * 1988-08-05 1993-02-09 Ryoichi Mori Tamper resistant module having logical elements arranged in multiple layers on the outer surface of a substrate to protect stored information
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US5029207A (en) * 1990-02-01 1991-07-02 Scientific-Atlanta, Inc. External security module for a television signal decoder
US5237610A (en) * 1990-02-01 1993-08-17 Scientific-Atlanta, Inc. Independent external security module for a digitally upgradeable television signal decoder
US5199008A (en) * 1990-03-14 1993-03-30 Southwest Research Institute Device for digitally measuring intervals of time
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5270983A (en) * 1990-09-13 1993-12-14 Ncr Corporation Single element security fusible link
US5086410A (en) * 1990-09-14 1992-02-04 National Semiconductor Corporation Non-erasable eprom cell for redundancy circuit
US5053992A (en) * 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
JP2960560B2 (ja) 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
FR2674060B1 (fr) * 1991-03-14 1993-05-28 Gemplus Card Int Procede de programmation pour memoire integree, notamment pour carte a memoire.
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JP3209745B2 (ja) * 1991-05-10 2001-09-17 クイックロジック・コーポレイション アモルファスシリコンアンチヒューズ及びその製造方法
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5302546A (en) * 1991-07-31 1994-04-12 Quicklogic Corporation Programming of antifuses
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
US5544070A (en) * 1991-07-31 1996-08-06 Quicklogic Corporation Programmed programmable device and method for programming antifuses of a programmable device
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
US5233563A (en) * 1992-01-13 1993-08-03 Ncr Corporation Memory security device
US5327497A (en) * 1992-06-04 1994-07-05 Integrated Technologies Of America, Inc. Preboot protection of unauthorized use of programs and data with a card reader interface
US5610981A (en) * 1992-06-04 1997-03-11 Integrated Technologies Of America, Inc. Preboot protection for a data security system with anti-intrusion capability
US5293133A (en) * 1992-08-27 1994-03-08 Quicklogic Corporation Method of determining an electrical characteristic of an antifuse and apparatus therefor
KR100310220B1 (ko) * 1992-09-14 2001-12-17 엘란 티본 집적회로장치를제조하기위한장치및그제조방법
US5465341A (en) * 1992-10-23 1995-11-07 Vlsi Technology, Inc. Verifiable security circuitry for preventing unauthorized access to programmed read only memory
US5444780A (en) * 1993-07-22 1995-08-22 International Business Machines Corporation Client/server based secure timekeeping system
US5394106A (en) * 1993-08-31 1995-02-28 Gadzoox Microsystems Apparatus and method for synthesis of signals with programmable periods
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5535168A (en) * 1994-12-01 1996-07-09 Motorola, Inc. Method and apparatus for selectively erasing memory to extend battery life
EP0839344A1 (de) * 1995-07-20 1998-05-06 Dallas Semiconductor Corporation Mikroschaltung mit durch hardware und software geschütztem speicher
US5824571A (en) * 1995-12-20 1998-10-20 Intel Corporation Multi-layered contacting for securing integrated circuits
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
DE19634135C2 (de) * 1996-08-23 1998-07-02 Siemens Ag Halbleiterschaltung, insbesondere zur Verwendung in einem integrierten Baustein
DE19639033C1 (de) 1996-09-23 1997-08-07 Siemens Ag Analysierschutz für einen Halbleiterchip
US5898776A (en) * 1996-11-21 1999-04-27 Quicklogic Corporation Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
JPH1116365A (ja) * 1997-06-20 1999-01-22 Oki Micro Design Miyazaki:Kk アドレスデコーダおよび半導体記憶装置、並びに半導体装置
US7249108B1 (en) * 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Validation protocol and system
US7743262B2 (en) * 1997-07-15 2010-06-22 Silverbrook Research Pty Ltd Integrated circuit incorporating protection from power supply attacks
US7249109B1 (en) * 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Shielding manipulations of secret data
US7246098B1 (en) * 1997-07-15 2007-07-17 Silverbrook Research Pty Ltd Consumable authentication protocol and system
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
DE19810730A1 (de) 1998-03-12 1999-09-16 Philips Patentverwaltung Microcontrollerschaltung
US6140212A (en) * 1998-06-01 2000-10-31 Motorola, Inc. Semiconductor device and method therefor
US6816968B1 (en) * 1998-07-10 2004-11-09 Silverbrook Research Pty Ltd Consumable authentication protocol and system
BR9913054A (pt) * 1998-08-18 2001-05-08 Infineon Technologies Ag Chip semicondutor co cobertura de superfìcie
ATE356436T1 (de) 1998-08-19 2007-03-15 Infineon Technologies Ag Halbleiterchip mit oberflächenabdeckung gegen optische untersuchung der schaltungsstruktur
JP2000311943A (ja) 1999-04-27 2000-11-07 Mitsubishi Electric Corp 半導体装置
DE59914555D1 (de) * 1999-06-01 2007-12-27 Infineon Technologies Ag Schutzschaltung
EP1063589A1 (de) * 1999-06-25 2000-12-27 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Gerät zur Datenverarbeitung und entsprechendes Verfahren
JP3454471B2 (ja) * 1999-07-09 2003-10-06 沖電気工業株式会社 半導体装置
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
US6518823B1 (en) 1999-08-31 2003-02-11 Sony Computer Entertainment Inc. One-time programmable logic device
ATE405949T1 (de) * 1999-11-16 2008-09-15 Infineon Technologies Ag Sicherheits-rom-speicherzelle und verfahren zu deren herstellung
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US6515304B1 (en) 2000-06-23 2003-02-04 International Business Machines Corporation Device for defeating reverse engineering of integrated circuits by optical means
DE10044837C1 (de) * 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
JP4184586B2 (ja) * 2000-09-28 2008-11-19 株式会社東芝 半導体記憶装置
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6608792B2 (en) * 2000-11-09 2003-08-19 Texas Instruments Incorporated Method and apparatus for storing data in an integrated circuit
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE10065339B4 (de) * 2000-12-27 2004-04-15 Infineon Technologies Ag Kapazitiver Sensor als Schutzvorrichtung gegen Angriffe auf einen Sicherheitschip
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
JP4846239B2 (ja) 2002-12-13 2011-12-28 エイチアールエル ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
AU2003226606A1 (en) * 2003-04-15 2004-11-04 Nds Limited Secure clock
JP4758621B2 (ja) * 2003-08-28 2011-08-31 パナソニック株式会社 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造
FR2864667B1 (fr) * 2003-12-29 2006-02-24 Commissariat Energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
FR2868577A1 (fr) * 2004-03-31 2005-10-07 St Microelectronics Sa Dispositif de detection d'attaque d'une puce de circuit integre
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US7015823B1 (en) * 2004-10-15 2006-03-21 Systran Federal Corporation Tamper resistant circuit boards
FR2879296A1 (fr) * 2004-12-14 2006-06-16 St Microelectronics Sa Invalidation d'un circuit integre
DE102005005622B4 (de) * 2005-02-08 2008-08-21 Infineon Technologies Ag Sicherheits-Chipstapel und ein Verfahren zum Herstellen eines Sicherheits-Chipstapels
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
FR2893436B1 (fr) * 2005-11-15 2008-02-15 Oberthur Card Syst Sa Securisation entre des composants electroniques d'une entite electronique securisee portable
US20070150754A1 (en) * 2005-12-22 2007-06-28 Pauly Steven J Secure software system and method for a printer
US7623378B1 (en) * 2006-05-02 2009-11-24 Lattice Semiconductor Corporation Selective programming of non-volatile memory facilitated by security fuses
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US8255702B1 (en) * 2009-12-03 2012-08-28 Altera Corporation Programmable logic device with improved security
US20120210438A1 (en) * 2011-02-15 2012-08-16 Guobiao Zhang Secure Three-Dimensional Mask-Programmed Read-Only Memory
US9287879B2 (en) 2011-06-07 2016-03-15 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
US9218511B2 (en) * 2011-06-07 2015-12-22 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
US9437555B2 (en) 2011-06-07 2016-09-06 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
US8975748B1 (en) 2011-06-07 2015-03-10 Secure Silicon Layer, Inc. Semiconductor device having features to prevent reverse engineering
JP5692179B2 (ja) * 2012-07-24 2015-04-01 カシオ計算機株式会社 システムｌｓｉ及びプログラム消去方法
EP2943979A4 (de) * 2013-01-11 2017-05-17 Verisiti, Inc. Halbleiterbauelement mit merkmalen zur verhinderung von reverse-engineering
DE102020202721A1 (de) 2020-03-03 2021-09-09 Infineon Technologies Ag Datenspeicher und verfahren zum bereitstellen desselben

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882323A (en) * 1973-12-17 1975-05-06 Us Navy Method and apparatus for protecting sensitive information contained in thin-film microelectonic circuitry
GB2129586B (en) * 1982-11-01 1986-04-30 Robert Andrew Mclaren Improvements in or relating to memory systems
WO1984004614A1 (en) * 1983-05-13 1984-11-22 Ira Dennis Gale Data security device
EP0169941B1 (de) * 1984-07-31 1989-10-18 Siemens Aktiengesellschaft Monolithisch integrierte Halbleiterschaltung
FR2569054B1 (fr) * 1984-08-10 1986-11-28 Eurotechnique Sa Dispositif de neutralisation de l'acces a une zone a proteger d'un circuit integre
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
US4744062A (en) * 1985-04-23 1988-05-10 Hitachi, Ltd. Semiconductor integrated circuit with nonvolatile memory
GB2182176B (en) * 1985-09-25 1989-09-20 Ncr Co Data security device for protecting stored data
EP0221351B1 (de) * 1985-10-22 1991-09-25 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013214214A1 (de) * 2013-07-19 2015-01-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Löschen von Informationen und Vorrichtung zur Durchführung desselben
US9633739B2 (en) 2013-07-19 2017-04-25 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method of erasing information and device for performing same

Also Published As

Publication number Publication date
ES2134188T3 (es) 1999-10-01
AU4766990A (en) 1990-07-19
EP0920057A3 (de) 2000-01-12
CA2007469A1 (en) 1990-07-12
NO975981D0 (no) 1997-12-19
AU617026B2 (en) 1991-11-14
IE62793B1 (en) 1995-03-08
NO900114D0 (no) 1990-01-10
IE900003L (en) 1990-07-12
NO900114L (no) 1990-07-13
JPH0787237B2 (ja) 1995-09-20
EP0378306A2 (de) 1990-07-18
NO975981L (no) 1997-12-19
KR0180521B1 (ko) 1999-04-15
EP0378306A3 (de) 1991-12-04
EP0920057B1 (de) 2004-01-02
US4933898A (en) 1990-06-12
NO303808B1 (no) 1998-08-31
CA2007469C (en) 1994-08-16
DK0378306T3 (da) 2000-03-13
ES2214760T3 (es) 2004-09-16
JPH02232960A (ja) 1990-09-14
DK0920057T3 (da) 2004-05-10
DE69033241D1 (de) 1999-09-16
EP0920057A2 (de) 1999-06-02
DE69033241T2 (de) 2000-02-03
EP0378306B1 (de) 1999-08-11
DE69034125D1 (de) 2004-02-05
KR900012345A (ko) 1990-08-03

Similar Documents

Publication Publication Date Title
DE69034125T2 (de) Schützen eines integrierten Schaltungschips mit einem leitenden Schild
DE69333881T2 (de) Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen
US5083293A (en) Prevention of alteration of data stored in secure integrated circuit chip memory
DE112007002037B4 (de) Erkennen von auf Strahlung basierenden Angriffen
EP1182702B1 (de) Vorrichtung zum Schutz einer integrierten Schaltung
DE102009025412B4 (de) Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens
DE3520003A1 (de) Elektrisch programmierbare verknuepfungsmatrix
DE102016102291B4 (de) Halbleiterchip mit bruchdetektion
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE112004002678T5 (de) 2-Transistoren-Schmelzsicherungselement mit einzelner Polysiliziumschicht
EP1114460B1 (de) Halbleiterchip mit oberflächenabdeckung
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE19719181A1 (de) System und Verfahren zum Sperren statischer Stromwege in einer Sicherungslogik
DE102004036889B4 (de) Detektorschaltung und Zugriffdetektionsverfahren für eine Chipkarte
EP0905779B1 (de) Anordnung mit zwei integrierten Schaltkreisen
DE60118458T2 (de) Programmierbare Schaltung mit Vorschaufunktion
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
EP0981162B1 (de) Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur
DE102016121449B4 (de) Halbleiterchip mit Logikzellen und einer Füllzellen-Prüfkette
DE69821409T2 (de) Halbleiteranordnung mit Sicherheitsschaltung zum Verhindern illegalen Zugriffs
DE10103956C1 (de) Halbleiterwafer mit Sägebügelsicherung
DE112019007426T5 (de) Speichergerät mit verbessertem esd-schutz und sicherem zugriff von einer prüfmaschine
EP1008178B1 (de) Verfahren zur herstellung eines nur lese-speichers
DE102017207046B4 (de) Verfahren zum Herstellen und Auslesen einer kryptografischen Schaltung
DE102014226879B4 (de) Halbleiterlogikbauelement mit verschleierter Vergleichslogik

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee