DE69333881T2 - Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen - Google Patents
Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen Download PDFInfo
- Publication number
- DE69333881T2 DE69333881T2 DE69333881T DE69333881T DE69333881T2 DE 69333881 T2 DE69333881 T2 DE 69333881T2 DE 69333881 T DE69333881 T DE 69333881T DE 69333881 T DE69333881 T DE 69333881T DE 69333881 T2 DE69333881 T2 DE 69333881T2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- circuit
- logic gates
- doping
- implant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000007943 implant Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 29
- 239000002019 doping agent Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000001465 metallisation Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000543 intermediate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001616 ion spectroscopy Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Diese Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltung mit den Schritten: Bereitstellen eines Halbleitersubstrats; Bilden von Schaltungselementen mit dotierten Bereichen, die eine gleiche Leitfähigkeit durch Einführen von Dotierungsionen in das Schaltungssubstrat aufweisen; und Errichten von Verbindungen bzw. Zwischenverbindungen durch Einführen von Dotanden bzw. Dotierungsmitteln in das Substrat zwischen zumindest zwei der Schaltungselemente, die eine gleiche Leitfähigkeit aufweisen, wobei der Schritt des Errichtens von Verbindungen gleichzeitig mit dem Schritt des Einführens von Dotierungsionen in das Schaltungssubstrat durchgeführt wird, um die Schaltungselemente zu bilden, wodurch die integrierte Schaltung (IC) gegen Reverse-Engineering geschützt wird.
- Ein solches Verfahren ist aus der japanischen Patentzusammenfassung Vol. 14, Nr. 550 (E – 1009) und der JP-A-2 237 038 bekannt.
- Die Erfindung betrifft des Weiteren ein CAD-System zum Konstruieren einer integrierten Schaltung (IC), das eine Bibliothek von logischen Gattern aufweist, die durch einen Designer als Bausteine für eine zu konstruierende und herzustellende Schaltung ausgewählt werden können, wobei die logischen Gatter dotierte IC-Elemente und eine Verbindung für zumindest eines der Elemente aufweisen, wobei die Verbindung ein Dotierungsimplantat in einem Substrat mit gleicher Leitfähigkeit wie das Element aufweist und einen elektrischen Signalweg vorsieht, um das Element mit einem anderen Teil des ICs zu verbinden.
- Solche logische Gatter sind aus der
US 5,138,197 bekannt. - Die Erfindung betrifft allgemein die Verhinderung eines Reverse-Engineerings von integrierten Schaltungen („integrated circuits, ICs") und insbesondere Sicherheitsverfahren, bei denen Zwischenverbindungen zwischen Schaltungselementen unerfassbar gemacht werden.
- Verschiedene Verfahren wurden verwendet, um ICs einem Reverse-Engineering zu unterziehen. Ein Elektronen(e)-Strahlsondieren mit einem Rasterelektronenmikroskop („scanning electron microscope, SEM"), entweder durch SEM-Fotografien oder eine Spannungskontrastanalyse, stellt den normalen Reverse-Engineering-Mechanismus dar, obwohl die Sekundärionen-Massenspektroskopie („secondary ion mass spectrometry, SIMS"), die Ausbreitungswiderstandsanalyse und verschiedene andere Verfahren ebenfalls verwendet wurden. Eine allgemeine Beschreibung eines e-Strahlsondierens wird in dem Artikel „Engineering a Device for Electron-beam Probing" von Lee in IEEE Design & Test of Computers, 1989, Seiten 36–49 beschrieben.
- Zahlreiche Wege, um unerwünschte Versuche zunichte zu machen, einen IC einem Reverse-Engineering zu unterziehen, wurden ebenfalls entwickelt. Zum Beispiel werden in dem US-Patent 4,766,516 von Ozdemir et al. (, welches auf die Firma Hughes Aircraft Company, den Inhaber der vorliegenden Erfindung, übertragen wurde), einem IC zusätzliche Schaltungselemente, die nicht zu der gewünschten Schaltungsfunktion beitragen, hinzugefügt und mit der sichtbaren Erscheinung, als wären sie ein gewöhnlicher Teil des ICs, maskiert. Die Elemente weisen physische Modifikationen auf, die nicht einfach erkennbar sind, sie jedoch dazu veranlassen, auf eine andere Weise zu funktionieren, was das richtige Funktionieren des ICs im Falle eines versuchten Kopierens oder einer nicht autorisierten Verwendung verhindert. Wenn anstatt der tatsächlichen Funktion die scheinbare Funktion der maskierten Elemente kopiert wird, wird die resultierende Schaltung nicht sauber arbeiten.
- In dem US-Patent 4,583,011 von Pechar wird einer Pseudo-MOS-Vorrichtung („metal oxide semiconductor, MOS") ein Verarmungsimplantat hinzugefügt, welches für einen Kopierer nicht einfach erkennbar ist, der aus dem Ort der Vorrichtung in der Schaltung folgern würde, dass es einen Anreicherungsmodus darstellen würde. Ein auf eine gewisse Weise ähnlicher Ansatz wird in der französischen Patentschrift 2 486 717 von Bassett et al. genommen, die am 15. Januar 1982 veröffentlicht wurde; die Schaltungsdotierung ist derart gesteuert, dass einige Vorrichtungen, die als Transistoren erscheinen, tatsächlich entweder als offener Stromkreis oder Kurzschluss funktionieren. In dem US-Patent 4,603,381 von Guttag ist der Speicher einer zentralen Verarbeitungseinheit durch die Dotierung seiner Kanalgebiete vielmehr als durch die Anwesenheit oder Abwesenheit von Gattern programmiert, um eine permanent programmierte Software zu schützen.
- Anstatt eines Maskierens von Schaltungselementen weisen einige Systeme einen Mechanismus auf, um die Schaltung davor zu schützen, betrieben zu werden, bis ein korrekter Zugriffscode eingegeben wurde. Solche Systeme sind in den US-Patenten 4,139,864 von Schulman und 4,267,578 von Vetter beschrieben.
- Jedes der obigen Schutzschemata erfordert eine zusätzliche Verarbeitung und/oder verwendet eine zusätzliche Schaltung, die für die Sicherheit bestimmt ist und nicht zu der Grundfunktion der Schaltung beiträgt. Dies erhöht die Kosten einer Schaltungsherstellung und macht die Schaltung komplizierter.
- Aus dem Dokument US-A-5 138 197, welches der JP-A-4 028 092 entspricht, ist ein NAND-Systemadressdecodierer bekannt, der als nicht sonderlich sicher gegen ein Reverse-Engineering offenbart wird. Die NAND-Schaltung weist vier MISFET-Transistoren auf, von denen zwei jeweils durch gemeinsame Drain-Bereiche gekoppelt sind. Des Weiteren ist der Drain-Bereich eines Paars von Transistoren über einen Schaltdraht an einen Ausgang gekoppelt.
- Aus dem Dokument US-A-4 291 391 ist ein RAM-Array bekannt, welches MOS-Transistoren als Speicherzellen benutzt. Das Array ist derart gebildet, dass sich aneinander grenzende Speicherzellen einen gemeinsamen Source-Bereich teilen.
- Ein weiterer kompakter Zellenentwurf für einen statischen RAM ist aus der WO 92/02042 bekannt. Zwei Pull-Down- Transistoren teilen sich einen gemeinsamen Source-Bereich, der sich zu einer Grundlinie erstreckt. Die Grundlinie ist üblicherweise durch Diffusion auf einen widerstand von ungefähr 50 Ω/cm2 dotiert. Die Dokumente US-A-5 138 197, US-A-4 291 391 und WO 92/02042 beschäftigen sich nicht mit dem Ermöglichen einer Sicherheit gegenüber einem Reverse-Engineering.
- Die vorliegende Erfindung versucht ein Verfahren zum Herstellen einer integrierten Schaltung und eine solche Schaltung zu schaffen, die gegenüber einem Reverse-Engineering eines ICs geschützt ist, die schwer zu entdecken ist, die ohne irgendwelche zusätzlichen Herstellungsschritte implementiert werden kann und die mit einem CAD-System („computer aided design, CAD") kompatibel ist, so dass sich viele verschiedene Arten von logischen Schaltungen einfach konstruieren lassen. Die Erfindung versucht des Weiteren ein entsprechendes CAD-System zu schaffen. Diese Aufgaben werden durch das Verfahren und das System der Ansprüche 1 bzw. 6 gelöst.
- Allgemein wird ein logisches Gatter in einem Halbleitersubstrat in Übereinstimmung mit der Erfindung gebildet, indem in dem Substrat dotierte Bereiche gleicher Leitfähigkeit gebildet werden und indem zumindest einige der Bereiche gleicher Leitfähigkeit durch ähnliches Dotieren von Zwischenverbindungsteilen des Substrats zusammengeschaltet werden, die zwischen solchen Bereichen verlaufen. Die Zwischenverbindungen und die Bereiche, die sie verbinden, werden vorzugsweise gleichzeitig durch eine gemeinsame Dotand-Implementierungsmaske auf ähnliche Dotand-Konzentrationen dotiert, was für die dotierten Bereiche und ihre Zwischenverbindungen in einer integralen Struktur resultiert. Metallzwischenverbindungen werden vorgesehen, wie sie zwischen p- und n-dotierten Bereichen benötigt werden, und Metallmikrobrücken können verwendet werden, um Streifen aus polykristallinem Gattermaterial zu überspannen, die eine Zwischenverbindungsschaltung unterbrechen. Eine Metallzwischenverbindung kann auch über dem Substrat gebildet werden, um eine dotierte Zwischenverbindung gegenüber einer Observierung zu maskieren.
- Obwohl dotierte Implantate im Allgemeinen nicht so hochgradig leitend sind wie Metallzwischenverbindungen, ist ihr Widerstand ausreichend niedrig, um als Zwischenverbindungsfunktion bei einer Ultrahöchstintegration („very large scale integration, VLSI") zu dienen. Da die implantierten Verbindungen für SEM oder optische Beobachtungsverfahren nicht sichtbar sind, kann der Zweck oder die Funktion der logischen Gatter nicht hergeleitet werden, womit die Schaltung ein Reverse-Engineering sehr schwierig macht. Viele verschiedene Schaltungsentwürfe, die die Sicherheitstechnik verwenden, können in einer CAD-Bibliothek gespeichert werden und einfach zur Verwendung abgerufen werden, wie gewünscht.
- Weitere Merkmale und Vorteile der Erfindung werden dem Fachmann aus der folgenden detaillierten Beschreibung klar werden, die zusammen mit den beigefügten Zeichnungen zu sehen ist.
-
1a und1b stellen ein schematisches Diagramm bzw. eine Draufsicht auf ein NAND-Gatter in Übereinstimmung mit der Erfindung dar. -
2a und2b stellen ein schematisches Diagramm bzw. eine Draufsicht auf ein NOR-Gatter in Übereinstimmung mit der vorliegenden Erfindung dar. -
3a und3b stellen Schnittansichten dar, die entlang von Schnittlinien 3a-3a und 3b-3b der1b genommen wurden, die die gleichzeitige Ausbildung der Transistor-Source/Drain-Bereiche und der dazwischen implantierten Zwischenverbindungen mit einem gemeinsamen Implantierungsvorgang und gemeinsamen Masken für n-Kanal- bzw. p-Kanal-Transistoren veranschaulichen. -
4 stellt eine Schnittansicht entlang einer Schnittlinie 404 in2b von verbundenen Source/Drain-Bereichen gemäß der Erfindung dar, wobei die implantierte Zwischenverbindung durch eine obere Metallisierungsschicht abgeschirmt ist. -
5 stellt eine vereinfachte Draufsicht auf ein logisches Gatter dar, das Metallmikrobrücken verwendet, um polykristalline Gatterschichten gemäß der Erfindung zu überspannen. -
6 stellt eine Schnittansicht einer Mikrobrückenspannweite dar. - Ein wichtiger Aspekt dieser Erfindung ist, dass man nicht auf irgendwelche Modifikationen oder Hinzufügungen zu der Funktion der Schaltung vertraut, die gegenüber einem Reverse-Engineering zu schützen ist, noch sind irgendwelche zusätzlichen Verarbeitungsschritte oder eine zusätzliche Gerätschaft erforderlich. Anstatt dessen wird ein höchst effektives Abschreckmittel für Reverse-Engineering auf eine fortschrittliche Weise erzielt, die der Basisschaltung weder Kosten, Zeit noch eine Komplexität hinzufügt.
- Implementierungen der Erfindungen in Form von NAND- und NOR-Gattern werden zuerst beschrieben werden. Bei Verwendung solcher Gatter als Bausteine können verschiedene logische Schaltungstypen entworfen werden. Ein eindeutiger Vorteil der Erfindung ist, dass verschiedene logische Schaltungstypen gleichaussehend gemacht werden können, was einen potentiellen Kandidaten für Reverse-Engineering verwirrt.
-
1a stellt ein schematisches Diagramm einer herkömmlichen NAND-Gatterschaltung mit zwei Eingängen dar, wobei ein Paar von p-Kanal-Transistoren2 ,4 parallel zwischen einem positiven Spannungsanschluss6 und einem Ausgangsanschluss8 verbunden ist und wobei ein Paar von n-Kanal-Transistoren10 ,12 seriell zwischen einem negativen Spannungsanschluss14 und dem Ausgangsanschluss8 verbunden ist. Eingangsanschlüsse16 und18 für die Eingänge, die mit A und B bezeichnet sind, werden mit jeweiligen p-Kanal-/n-Kanal-Transistorenpaaren verbunden. - Eine Implementierung dieses grundsätzlichen logischen Gatters gemäß der Erfindung ist in
1b gezeigt. Die Source-Pole, Drain-Pole und Gatter von jedem der Transistoren werden durch die gleichen Transistornummern wie in1 angegeben, gefolgt von S, D bzw. G. Die Transistorsource-Pole und -Drain-Pole (die Bezeichnung eines Elements als Source-Pol oder Drain-Pol ist auf eine gewisse Weise beliebig) werden auf herkömmliche Weise durch Implantieren von Dotandionen in das Schaltungssubstrat hergestellt. Die p+-Source-Pole und -Drain-Pole der p-Kanal-Einrichtungen2 und4 werden typischerweise mit einem Borionenimplantat bei einer Dichte von ungefähr 4 × 1015 Ionen/cm2 und einer Implantierungsenergie von ungefähr 30 keV dotiert. Die n+-Source- und -Drain-Bereiche der n-Kanal-Transistoren10 und12 werden typischerweise gemäß industriellen Standards mit Arsenionen bei einer Dichte von ungefähr 5 × 1015/cm2 und einer Implantierungsenergie von ungefähr 150 keV dotiert. Es kann entweder ein maskierter divergenter Ionenstrahl („ion flood beam") oder ein fokussierter Ionenstrahl verwendet werden; eine Dotierung mittels älteren, gasförmigen Diffusionsverfahren könnte ebenfalls angewendet werden. - Anstatt die Transistorbereiche gleicher Leitfähigkeit mit Metallzwischenverbindungen auf die herkömmliche Weise zu verbinden, werden solche Verbindungen mittels Dotieren von Implantaten in das Substrat zwischen die gewünschten Source-Pole und Drain-Pole hergestellt. Drei solcher Zwischenverbindungen
20 ,22 und24 sind zwischen Source-Polen2S und4S , Drain-Polen2D und4D und einem Drain-Pol10D bzw. einem Source-Pol12S gezeigt. Die Implantatzwischenverbindungen werden vorzugsweise gleichzeitig mit den Source- und Drain-Implantaten errichtet, indem geeignete Öffnungen in der Implantationsmaske vorgesehen werden (falls eine divergente Strahlimplantierung angewendet wird) oder indem die Scannfläche eines fokussierten Ionenstrahls erweitert wird. Alternativ zum Implantieren könnte ein herkömmlicher, gasförmiger Diffusionsvorgang angewendet werden, um die Dotierung zu errichten, jedoch ist dies weniger bevorzugt als ein Implantieren. Durch Benutzen des gleichen Source/Drain-Herstellungsschritts, um auch die implantierten Zwischenverbindungen herzustellen, weisen die Zwischenverbindungen die gleiche Dotandkonzentration wie die Source-Pole und die Drain-Pole auf und werden integral damit gebildet. - Der Rest der Gatterschaltung wird auf eine herkömmliche Weise hergestellt. Die Polysilizium-Gatter (vorausgesetzt ein Siliziumsubstrat wird verwendet) können entweder zuvor oder nach den Source-, Drain- und Zwischenverbindungsimplantierungen gebildet werden, während Metallstecker
26 ,28 und30 über dazwischenliegende isolierende Schichten laufen gelassen werden, um externe Verbindungen zu dem Vdd-Anschluss6 , dem Vss-Anschluss14 und dem Ausgangsanschluss8 vorzusehen. -
2a stellt ein schematisches Diagramm eines herkömmlichen NOR-Gatters dar, während2b seine Implementierung gemäß der Erfindung veranschaulicht. Sie verwendet das gleiche Transistorlayout wie das NAND-Gatter der1a und1b , jedoch sind die implantierten Zwischenverbindungen zwischen den Transistoren gleicher Leitfähigkeit umgekehrt. Insbesondere sind p-Kanal-Transistoren2 und4 seriell zwischen einem positiven Spannungsanschluss6 und einem Ausgangsanschluss8 mittels eines p-dotierten Implantats32 verbunden, das zwischen einem Drain-Pol4D des Transistors4 und einem Source-Pol2S des Transistors2 verläuft; die n-Kanal-Transistoren10 und12 sind parallel zwischen einem negativen Spannungsanschluss14 und dem Ausgangsanschluss8 mittels p-dotierten Implantatzwischenverbindungen34 und36 zwischen den Source-Polen und den Gattern der Transistoren10 bzw.12 verbunden. -
3a und3b stellen Schnittansichten entlang den Schnittlinien 3a-3a bzw. 3b-3b der1b dar und veranschaulichen die Herstellung der Source-, Drain- und Zwischenverbin dungsimplantate, jedoch exklusive der Polysiliziumschicht und der Metallisierungsschicht. Die Vorrichtungen werden in einem Halbleitersubstrat38 gebildet, welches für illustrative Zwecke aus Silizium besteht, jedoch ebenfalls aus GaAs oder einem anderen gewünschten Halbleitermaterial bestehen könnte. Die Halbleiterherstellung kann mit einem herkömmlichen Vorgang erreicht werden, wie z.B. mit dem bei Frederiksen beschrieben „Intuitive CMOS Electronics", McGraw-Hills Publishing Co., 1989, Seiten 134–145; es ist ein eindeutiger Vorteil der Erfindung, dass sie zum Implementieren keine spezielle Verarbeitung erfordert. - Bei einem typischen CMOS-Vorgang wird eine ungefähr 25 nm dicke Schutzoxidschicht zuerst über das Halbleitersubstrat
38 gelegt. Dann wird ein Graben bzw. eine Mulde durch Öffnungen in der Oxidschicht für jeden FET implantiert, dessen Source-Pol und Drain-Pol vom gleichen Leitfähigkeitstyp wie die Substratdotierung ist. Das Substrat38 ist als eine n–-Dotierung aufweisend veranschaulicht, so dass auf gewisse Weise ein stärker dotierter p-Graben40 ungefähr 3 μm tief für die n-Kanal-Vorrichtungen (3a ) implantiert würde. Die Gräben werden dann für ungefähr 10 Stunden einer langen Hochtemperaturaufheizung bei typischerweise ungefähr 1150°C ausgesetzt. - Der nächste Schritt stellt das FET-Source-Implantieren und -Drain-Implantieren dar. Für die n-Kanal-Vorrichtungen wird eine Oxidmaske
42 über dem Substrat mit Öffnungen bei den gewünschten Stellen für die Source-Pole und Drain-Pole der n-Kanal-Vorrichtungen gelegt. Im Falle von zwei n-Kanal-FETs10 und12 , die mittels einer Ionenimplantierung gemäß der Erfindung zusammenzuschalten sind, wird eine einzelne kontinuierli che Maskenöffnung44 für den Drain-Pol10D des FET10 , den Source-Pol12S des FET12 und ein Zwischenverbindungsimplantat24 vorgesehen, welches zwischen ihnen verläuft. Die Implantierung wird dann vorzugsweise mit einem divergenten Strahl, der mittels einer Ziffer46 angegeben ist, aus geeigneten n-Dotandionen gebildet, wie z.B. aus Arsen. - Bei der herkömmlichen Verarbeitung wird eine getrennte Implantatmaske
48 für die n-Kanal-Vorrichtungen (3b ) vorgesehen. Eine einzelne kontinuierliche Öffnung50 wird in der Maske für jedes Zwischenverbindungsimplantat und die Transistorelemente vorgesehen, die sie verbinden; diese sind als p-Kanal-FET-Source-Pole2S und4S und als Zwischenverbindungsimplantat20 veranschaulicht. Eine Implantierung wird vorzugsweise mit einem divergenten Strahl, der durch eine Ziffer52 angegeben ist, aus einem geeigneten p-Dotand, wie z.B. Bor, durchgeführt. - Die Implantierung kann exakt genauso wie bei unsicheren Vorgängen gemäß dem Stand der Technik durchgeführt werden, wobei der einzige Unterschied ist, dass das Implantat nun durch eine größere Öffnung in jeder Maske hergestellt wird, die die implantierte Zwischenverbindung sowie die FET-Source-Pole und -Drain-Pole umfasst. Keinerlei Unterschiede bei der Verarbeitungszeit oder den Verfahren sind erforderlich, und die Bedienperson muss noch nicht einmal wissen, dass die Maske zur Schaltungssicherheit dient. Die Schaltungen werden dann auf eine herkömmliche Weise vollendet, wobei Schwellenimplantate in den FET-Kanälen hergestellt werden, um die Transistoreigenschaften einzustellen. Ein Feldoxid wird wie üblich abgelegt, es definiert jedoch auch aktive Flächen, die sowohl „tatsächliche" als auch „mögliche"-Zwischenverbindungsbereiche einschließen. Ansonsten wären die Zwischenverbindungswege sichtbar. Anschließend wird Polysilizium aufgedampft und entweder durch Diffusion oder Ionenimplantation dotiert, um die Kanäle und die Zwischenverbindungen zu bilden. Dann wird ein Dielektrikum aufgedampft und Metallisierungsschichten werden hinzugefügt, um Eingänge, Ausgänge und Vorspannungssignale zu errichten. Schließlich wird eine SiO2-Schicht („overglass coating") über den gesamten Chip gelegt.
- Die Implantatzwischenverbindungen haben sich als virtuell unsichtbar gegenüber einem SEM-Scannen in einem Sekundärelektronenmodus herausgestellt. Es wird auch davon ausgegangen, dass sie gegenüber einer Spannungskontrast-SEM-Analyse unsichtbar sind. Um sich jedoch gegenüber der Möglichkeit abzusichern, dass sie durch einen Spannungskontrast entdeckt werden, kann die obere Metallisierung konstruiert sein, um die Implantate zu maskieren. Somit kann eine Spannungskontrast-Analyse der Zwischenverbindungsimplantierungen nicht durchgeführt werden, bis die oberen Metallisierungsschichten abgezogen sind, um die Implantate freizugeben, falls jedoch die obere Metallisierung entfernt wird, kann die Spannungskontrast-Analyse nicht durchgeführt werden, da es keinen Mechanismus zum Anlegen einer Spannung an das Implantat gibt; die Metallisierung, die entfernt werden muss, um die Implantate freizulegen, ermöglicht diese Funktion. Eine solche Struktur ist in
4 veranschaulicht, die eine Schnittansicht von FET-Drain-Polen10D und12D und ihrem Zwischenverbindungsimplantat36 aus2b zeigt, nachdem die Schaltungsherstellung abgeschlossen wurde. Die Struktur verwendet einen p-Grabenprozess; eine entsprechende Struktur würde aus einem n-Grabenprozess resultieren. Eine Feldoxidschicht54 isoliert die FETs gegen angrenzende Vorrichtungen, während der Kontakt14 zu dem FET-Drain-Pol12D von einer Metallisierungsschicht28 durch eine Öffnung in einer Oxidisolierungsschicht56 hergestellt wird. Mehrere Metallisierungsschichten, die durch Oxidschichten getrennt sind, werden normalerweise vorgesehen, obwohl zur Vereinfachung lediglich eine Metallisierungsschicht28 veranschaulicht ist. Diese Schicht28 wird durch eine letzte Oxidschicht58 und dann eine dickere SiO2-Schicht60 überdeckt, die sich über den gesamten Chip erstreckt und leicht dotiert ist, um so den Aufbau einer statischen Ladung zu verhindern. - Während die bis hier beschriebenen, implantierten Zwischenverbindungen erfolgreich verschiedene FETs verbinden können, sollte man es vermeiden, sie unter Streifen aus Polysilizium laufen zu lassen, die sich entlang der Substratoberfläche erstrecken. Dem ist so, da das Polysilizium vorgespannt ist, um als ein Gatter zu funktionieren, und wenn es über eine implantierte Zwischenverbindung läuft, würde es tatsächlich einen Transistor an dieser Stelle errichten. Um dies zu vermeiden, kann eine Metallmikrobrücke verwendet werden, um die Polysiliziumstreifen zu überspannen. Mikrobrücken sind bekannte Elemente, die z.B. in den US-Patenten 4,239,312 und 4,275,410 beschrieben sind, welche auf die Hughes Aircraft Company übertragen wurden.
-
5 veranschaulicht ein NAND-Gatter mit drei Eingängen, welches diesen Ansatz verwendet; Metallstecker, die bei einer späteren Herstellungsstufe hinzugefügt werden, sind nicht gezeigt. Das Gatter umfasst drei p-Kanal-FETs62a ,62b und62c und drei n-Kanal-FETs64a ,64b und64c . Gemeinsame Polysilizi um-Gatterstreifen66a ,66b und66c werden für Transistorpaare62a ,64a ;62b ,64b bzw.62c ,64c vorgesehen. Die Polysiliziumstreifen erstrecken sich über der Substratoberfläche zwischen ihren jeweiligen FETs sowie über die FET-Kanäle. Um die oberen FETs62a –62c parallel zu verbinden, werden ihre Drain-Pole elektrisch durch Zusammenschalten eines Implantats60 gemäß der Erfindung zusammengezogen. Jedoch kann eine entsprechende Zwischenverbindung nicht zwischen ihren Source-Polen hergestellt werden, da sie den Polysilizium-Gatterstreifen66b und66c kreuzen müsste. Um dies zu bewältigen, werden die FET-Source-Pole um Implantatzwischenverbindungen zu Orten hin erweitert, die an die Polysiliziumstreifen66b und66c angrenzen, und diese Erweiterung werden dann mittels Mikrobrücken68b und68c zusammengeschaltet, die einen Streifen66b bzw.66c überspannen. Eine zusätzliche Mikrobrücke68a ist gezeigt, die einen Polysiliziumstreifen66a zwischen der Source-Erweiterung des FET62a und einer Insel70 überspannt, die in das Substrat zusammen mit den FET-Source-Polen, -Drain-Polen und den Zwischenverbindungen implantiert ist. Diese Brücke kann entweder als Dummy dienen, um jemanden zu verwirren, der ein Reverse-Engineering durchführt, oder die Insel70 kann einen Kontaktpunkt bereitstellen, um ein Signal von einer oberen Metallisierung zur Übertragung an die Source-Pole der FETs62a –62c zu empfangen. - Die unteren FETs
64a –64c können seriell direkt mit implantierten Zwischenverbindungen72a und72b zwischen dem Source-Pol des FET64a und dem Drain-Pol des FET64b , und dem Source-Pol von64b und dem Drain-Pol von64c verbunden werden, da es keine Polysiliziumstreifen in den Wegen dieser Verbindungen gibt. Jedoch ist eine implantierte Source-Erweiterung des FET64c als mit einer implantierten Insel74a oberhalb des Drain-Pols des FET64a über eine Reihe von implantierten Inseln74b und74c und Mikrobrücken76a ,76b und76c verbunden gezeigt, die die Polysiliziumstreifen64a ,64b bzw.64c überspannen. Diese Mikrobrücken können auch zu Dummyzwecken dienen oder verwendet werden, um ein Signal zwischen einer Metallverbindung zu einer Insel74a und dem Drain-Pol des FET64c zu übertragen. -
6 stellt eine vereinfachte Schnittansicht einer Mikrobrücke68a und ihrer Zwischenverbindung mit der Schaltung dar. Ein Schenkel der Mikrobrücke kontaktiert die obere Oberfläche einer p-dotierten Implantatinsel70 , während der gegenüberliegende Schenkel die p-dotierte Implantatzwischenverbindung zwischen FETs62a und62b kontaktiert. Der Mittelteil der Mikrobrücke überspannt den Polysiliziumstreifen66a mit einem isolierenden Dielektrikum78 zwischen den zwei Elementen. - Durch Ersetzen von Metallzwischenverbindungen durch implantierte Zwischenverbindungen, die für SEM- oder optische Betrachtungsverfahren nicht sichtbar sind, kann der Zweck oder die Funktion der geschützten Schaltungen nicht durch Reverse-Engineering hergeleitet werden. Des Weiteren wird es für jemand, der ein Reverse-Engineering durchführt, schwierig sein, zu bestimmen, ob die Schaltungen durch Ätzen aller Metall-Oxid- und Nitritschichten, die später bei dem Herstellungsprozess aufgedampft werden, verdeckt verbunden sind, da bei den Größen, die für moderne VLSI-Schaltungen, ein normales Abklingen („dying"), Ionenfräsen, Ionenspektroskopie und SIMS-Verfahren verwendet werden, nicht die nötige Empfindlichkeit aufweisen.
- Die hier beschriebenen, sicheren NAND- und NOR-Gatter und andere Typen von logischen Gattern können die Bausteine für viele komplizierte logische Sequenzen bilden, die deshalb virtuell unmöglich einem Reverse-Engineering unterzogen werden würden. Obwohl eine Ausbreitungswiderstand-Reverse-Engineering-Analyse dennoch theoretisch möglich sein könnte, wobei eine kleine Sonde die Widerstandsfähigkeit der Schaltung über einem sehr kleinen Volumen und Schritt für Schritt über der Oberfläche misst, würde dies in der Praxis nicht funktionieren. Die oberen Schichten müssten abgelöst werden, um die implantierten Zwischenverbindungen mit der Ausbreitungswiderstandtechnik zu analysieren, jedoch würde, wenn man dies tut, die Ortsregistrierung der implantierten Flächen bezüglich der abgelösten Metallisierung verloren gehen. Des Weiteren stellt die Ausbreitungswiderstands-Analyse einen mechanischen Vorgang da, der viel langsamer als eine SEM-Analyse ist. Das Reverse-Engineering könnte die Transistoren noch immer sehen, jedoch nicht die Verbindungen zwischen ihnen.
- Da die einzige erforderliche Änderung bei dem Herstellungsvorgang eine Modifizierung in den Öffnungen der Ionenimplantierungsmasken ist, könnte ein neuer Satz von Standardmasken mit den modifizierten Öffnungen versehen werden und als Standardelemente des Schaltungskonstruktionsvorgangs verwendet werden. Dies macht die Erfindung insbesondere für CAD-Systeme geeignet, wobei der Konstrukteur auf einfache Weise einen gewünschten, sicheren Entwurf für ein logisches Gatter aus einer Bibliothek für solche Gatter auswählt.
- Während mehrere veranschaulichende Ausführungsformen der Erfindung gezeigt und beschrieben wurden, werden dem Fachmann zahlreiche Abwandlungen und alternative Ausführungsformen unterkommen. Solche Abwandlungen und alternative Ausführungsformen werden als umfasst angesehen und können hergestellt werden, ohne den Schutzbereich der Erfindung zu verlassen, wie er in den beigefügten Ansprüchen definiert ist.
Claims (10)
- Verfahren zum Herstellen einer integrierten Schaltung („integrated circuit, IC"), das die folgenden Schritte aufweist: Bereitstellen eines Halbleitersubstrats (
38 ); Bilden von Schaltungselementen (2 ,4 ,10 ,12 ;62 ,64 ) mit dotierten Bereichen (2S ,2D ,4S ,4D ,10S ,10D ,12S ,12D ;62a ,62b ,62c ,64a ,64b ,64c ), die eine gleiche Leitfähigkeit durch Einführen von Dotierungsionen (46 ;52 ) in das Schaltungssubstrat (38 ) aufweisen; und Errichten von Verbindungen (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) durch Einführen von Dotanden in das Substrat (38 ) zwischen zumindest zwei der Schaltungselemente (2 ,4 ,10 ,12 ;62 ,64 ), die eine gleiche Leitfähigkeit aufweisen, wobei der Schritt des Errichtens von Verbindungen gleichzeitig mit dem Schritt des Einführens von Dotierungsionen (46 ;52 ) in das Schaltungssubstrat (38 ) durchgeführt wird, um die Schaltungselemente (2 ,4 ,10 ,12 ;62 ,64 ) zu bilden, wodurch die integrierte Schaltung (IC) gegen Reverse-Engineering geschützt wird, gekennzeichnet durch Ablegen eines Feldoxids (54 ), wobei das Feldoxid (54 ) aktive Flächen definiert, die tatsächliche sowie mögliche Verbindungsbereiche umgeben. - Verfahren nach Anspruch 1, gekennzeichnet durch die Schritte: Bilden von Schaltungselementen (
2 ,4 ,10 ,12 ;62 ,64 ) und Errichten von Verbindungen (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ), wobei eine Implantationsmaske mit einer einzigen kontinuierlichen Maskenöffnung (44 ,50 ) verwendet wird. - Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass eine metallisierte Verbindung (
26 ,28 ) über dem Substrat (38 ) gebildet ist, um eine dotierte Verbindung gegen eine Beobachtung zu maskieren. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Schritte des Bildens und Errichtens durch eine Implantation durchgeführt werden.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Schritte des Bildens und Errichtens mittels einer gasartigen Diffusion durchgeführt werden.
- CAD-System zum Konstruieren einer integrierten Schaltung (IC), das eine Bibliothek von logischen Gattern aufweist, die durch einen Konstrukteur als Bausteine für eine zu konstruierende und herzustellende Schaltung ausgewählt werden können, wobei die logischen Gatter dotierte IC-Elemente (
2 ,4 ,10 ,12 ;62 ,64 ) und eine Verbindung (20 ,22 ,24; 32 ,34 ,36 ;60 ,72 ,74 ) für zumindest eines der Elemente (2 ,4 ,10 ,12 ;62 ,64 ) aufweisen, wobei die Verbindung (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) ein Dotierungsimplantat (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) in einem Substrat (38 ) mit gleicher Leitfähigkeit wie das Element (2 ,4 ,10 ,12 ;62 ,64 ) aufweist und einen elektrischen Signalweg vorsieht, um das Element (2 ,4 ,10 ,12 ;62 ,64 ) mit einem anderen Teil des ICs zu verbinden, dadurch gekennzeichnet, dass die Bibliothek zumindest zwei logische Gatter unterschiedlichen Typs bereitstellt, wobei die zwei logischen Gatter das gleiche Transistorlayout aufweisen, so dass die zwei logischen Gatter für eine Person, die ein Reverse-Engineering durchführt, gleich aussehen, jedoch die Dotierungsimplantate (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) anders sind, um so die verschiedenen Logikfunktionstypen zu erzielen. - CAD-System nach Anspruch 6, dadurch gekennzeichnet, dass die logischen Gatter eine Feldoxidschicht (
54 ) aufweisen, die aktive Flächen definiert, die tatsächliche sowie mögliche Verbindungen derart umgibt, dass die Dotierungsimplantate (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) durch Reverse-Engineering-Techniken im Wesentlichen nicht erkennbar sind. - CAD-System nach Anspruch 6, dadurch gekennzeichnet, dass die logischen Gatter in dem Substrat mit dotierten Bereichen (
2S ,2D ,4S ,4D ,10S ,10D ,12S ,12D ;62a ,62b ,62c ,64a ,64b ,64c ) mit gleicher Leitfähigkeit gebildet sind und dass das Dotierungsimplantat (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) in dem Substrat (38 ) von der gleichen Leitfähigkeit wie die dotierten Bereiche (2S ,2D ,4S ,4D ,10S ,10D ,12S ,12D ;62a ,62b ,62c ,64a ,64b ,64c ) ist und die Bereiche (2S ,2D ,4S ,4D ,10S ,10D ,12S ,12D ;62a ,62b ,62c ,64a ,64b ,64c ) elektrisch verbindet. - CAD-System nach Anspruch 8, dadurch gekennzeichnet, dass die dotierten Bereiche (
2S ,2D ,4S ,4D ,10S ,10D ,12S ,12D ;62a ,62b ,62c ,64a ,64b ,64c ) und ein Verbindungsimplantat (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) gleiche Dotierungskonzentrationen aufweisen. - CAD-System nach Anspruch 9, dadurch gekennzeichnet, dass die dotierten Bereiche (
2S ,2D ,4S ,4D ,10S ,10D ,12S ,12D ;62a ,62b ,62c ,64a ,64b ,64c ) einstückig mit dem Verbindungsimplantat (20 ,22 ,24 ;32 ,34 ,36 ;60 ,72 ,74 ) ausgebildet sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US92341192A | 1992-07-31 | 1992-07-31 | |
US923411 | 1992-07-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69333881D1 DE69333881D1 (de) | 2006-02-16 |
DE69333881T2 true DE69333881T2 (de) | 2006-07-13 |
Family
ID=25448650
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69333881T Expired - Lifetime DE69333881T2 (de) | 1992-07-31 | 1993-07-28 | Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen |
DE69324637T Expired - Lifetime DE69324637T2 (de) | 1992-07-31 | 1993-07-28 | Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69324637T Expired - Lifetime DE69324637T2 (de) | 1992-07-31 | 1993-07-28 | Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen |
Country Status (5)
Country | Link |
---|---|
US (3) | US5866933A (de) |
EP (2) | EP0940851B1 (de) |
JP (1) | JPH06163539A (de) |
DE (2) | DE69333881T2 (de) |
IL (1) | IL106513A (de) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69333881T2 (de) * | 1992-07-31 | 2006-07-13 | Hughes Electronics Corp., El Segundo | Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen |
US5783846A (en) * | 1995-09-22 | 1998-07-21 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
JPH09293283A (ja) * | 1996-04-25 | 1997-11-11 | Hewlett Packard Co <Hp> | プローブ装置およびその製造方法、ならびにメディア移動型メモリ装置 |
JP3405508B2 (ja) * | 1997-05-30 | 2003-05-12 | 富士通株式会社 | 半導体集積回路 |
US5973375A (en) * | 1997-06-06 | 1999-10-26 | Hughes Electronics Corporation | Camouflaged circuit structure with step implants |
DE19810730A1 (de) * | 1998-03-12 | 1999-09-16 | Philips Patentverwaltung | Microcontrollerschaltung |
DE19852072C2 (de) * | 1998-11-11 | 2001-10-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung |
US6096580A (en) * | 1999-09-24 | 2000-08-01 | International Business Machines Corporation | Low programming voltage anti-fuse |
US6275072B1 (en) * | 1999-10-07 | 2001-08-14 | Velio Communications, Inc. | Combined phase comparator and charge pump circuit |
US6396368B1 (en) | 1999-11-10 | 2002-05-28 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
US6515304B1 (en) * | 2000-06-23 | 2003-02-04 | International Business Machines Corporation | Device for defeating reverse engineering of integrated circuits by optical means |
JP4794030B2 (ja) * | 2000-07-10 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7217977B2 (en) * | 2004-04-19 | 2007-05-15 | Hrl Laboratories, Llc | Covert transformation of transistor properties as a circuit protection method |
US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
US6791191B2 (en) | 2001-01-24 | 2004-09-14 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations |
US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
JP4899248B2 (ja) * | 2001-04-02 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
US6459629B1 (en) * | 2001-05-03 | 2002-10-01 | Hrl Laboratories, Llc | Memory with a bit line block and/or a word line block for preventing reverse engineering |
US6774413B2 (en) | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
US6740942B2 (en) * | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
US6897535B2 (en) * | 2002-05-14 | 2005-05-24 | Hrl Laboratories, Llc | Integrated circuit with reverse engineering protection |
US7049667B2 (en) | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
US6924552B2 (en) * | 2002-10-21 | 2005-08-02 | Hrl Laboratories, Llc | Multilayered integrated circuit with extraneous conductive traces |
US6979606B2 (en) * | 2002-11-22 | 2005-12-27 | Hrl Laboratories, Llc | Use of silicon block process step to camouflage a false transistor |
JP4846239B2 (ja) * | 2002-12-13 | 2011-12-28 | エイチアールエル ラボラトリーズ,エルエルシー | ウェル注入を用いた集積回路の改変 |
DE60335756D1 (de) * | 2003-02-04 | 2011-02-24 | Panasonic Corp | Integrierte Halbleiterschaltung |
JP2007528121A (ja) * | 2003-07-11 | 2007-10-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 機密性を要する半導体製品、特にスマートカード・チップ |
FR2865827A1 (fr) * | 2004-01-29 | 2005-08-05 | St Microelectronics Sa | Securisation du mode de test d'un circuit integre |
GB0410975D0 (en) | 2004-05-17 | 2004-06-16 | Nds Ltd | Chip shielding system and method |
US7949883B2 (en) * | 2004-06-08 | 2011-05-24 | Hrl Laboratories, Llc | Cryptographic CPU architecture with random instruction masking to thwart differential power analysis |
US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
US7683433B2 (en) * | 2004-07-07 | 2010-03-23 | Semi Solution, Llc | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
US7375402B2 (en) * | 2004-07-07 | 2008-05-20 | Semi Solutions, Llc | Method and apparatus for increasing stability of MOS memory cells |
US8247840B2 (en) * | 2004-07-07 | 2012-08-21 | Semi Solutions, Llc | Apparatus and method for improved leakage current of silicon on insulator transistors using a forward biased diode |
US7224205B2 (en) * | 2004-07-07 | 2007-05-29 | Semi Solutions, Llc | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
US7651905B2 (en) * | 2005-01-12 | 2010-01-26 | Semi Solutions, Llc | Apparatus and method for reducing gate leakage in deep sub-micron MOS transistors using semi-rectifying contacts |
US7898297B2 (en) * | 2005-01-04 | 2011-03-01 | Semi Solution, Llc | Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits |
DE102005028905A1 (de) * | 2005-06-22 | 2006-12-28 | Infineon Technologies Ag | Transistorbauelement |
FR2897439A1 (fr) * | 2006-02-15 | 2007-08-17 | St Microelectronics Sa | Circuit elelctronique comprenant un mode de test securise par l'utilisation d'un identifiant, et procede associe |
US7863689B2 (en) * | 2006-09-19 | 2011-01-04 | Semi Solutions, Llc. | Apparatus for using a well current source to effect a dynamic threshold voltage of a MOS transistor |
US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
US7994042B2 (en) * | 2007-10-26 | 2011-08-09 | International Business Machines Corporation | Techniques for impeding reverse engineering |
US7709401B2 (en) * | 2008-02-22 | 2010-05-04 | International Business Machines Corporation | Method of making thermally programmable anti-reverse engineering interconnects wherein interconnects only conduct when heated above room temperature |
US8418091B2 (en) * | 2009-02-24 | 2013-04-09 | Syphermedia International, Inc. | Method and apparatus for camouflaging a standard cell based integrated circuit |
US8151235B2 (en) * | 2009-02-24 | 2012-04-03 | Syphermedia International, Inc. | Camouflaging a standard cell based integrated circuit |
US10691860B2 (en) | 2009-02-24 | 2020-06-23 | Rambus Inc. | Secure logic locking and configuration with camouflaged programmable micro netlists |
US8510700B2 (en) | 2009-02-24 | 2013-08-13 | Syphermedia International, Inc. | Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing |
US9735781B2 (en) | 2009-02-24 | 2017-08-15 | Syphermedia International, Inc. | Physically unclonable camouflage structure and methods for fabricating same |
US8111089B2 (en) * | 2009-05-28 | 2012-02-07 | Syphermedia International, Inc. | Building block for a secure CMOS logic cell library |
JP2012054502A (ja) * | 2010-09-03 | 2012-03-15 | Elpida Memory Inc | 半導体装置 |
US9218511B2 (en) | 2011-06-07 | 2015-12-22 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
US9287879B2 (en) * | 2011-06-07 | 2016-03-15 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
US9437555B2 (en) * | 2011-06-07 | 2016-09-06 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
US8975748B1 (en) | 2011-06-07 | 2015-03-10 | Secure Silicon Layer, Inc. | Semiconductor device having features to prevent reverse engineering |
US9484110B2 (en) * | 2013-07-29 | 2016-11-01 | Qualcomm Incorporated | Mask-programmed read only memory with enhanced security |
US9479176B1 (en) | 2013-12-09 | 2016-10-25 | Rambus Inc. | Methods and circuits for protecting integrated circuits from reverse engineering |
US10568202B2 (en) | 2017-07-25 | 2020-02-18 | International Business Machines Corporation | Tamper-respondent assembly with interconnect characteristic(s) obscuring circuit layout |
US11695011B2 (en) | 2018-05-02 | 2023-07-04 | Nanyang Technological University | Integrated circuit layout cell, integrated circuit layout arrangement, and methods of forming the same |
US10923596B2 (en) | 2019-03-08 | 2021-02-16 | Rambus Inc. | Camouflaged FinFET and method for producing same |
Family Cites Families (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3946426A (en) * | 1973-03-14 | 1976-03-23 | Harris Corporation | Interconnect system for integrated circuits |
US4267578A (en) * | 1974-08-26 | 1981-05-12 | Texas Instruments Incorporated | Calculator system with anti-theft feature |
US4139864A (en) * | 1976-01-14 | 1979-02-13 | Schulman Lawrence S | Security system for a solid state device |
NL185376C (nl) | 1976-10-25 | 1990-03-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
US4164461A (en) * | 1977-01-03 | 1979-08-14 | Raytheon Company | Semiconductor integrated circuit structures and manufacturing methods |
JPS54157092A (en) * | 1978-05-31 | 1979-12-11 | Nec Corp | Semiconductor integrated circuit device |
NL7903158A (nl) | 1979-04-23 | 1980-10-27 | Philips Nv | Werkwijze voor het vervaardigen van een veldeffekt- transistor met geisoleerde poortelektrode, en transistor vervaardigd door toepassing van een derge- lijke werkwijze. |
US4291391A (en) | 1979-09-14 | 1981-09-22 | Texas Instruments Incorporated | Taper isolated random access memory array and method of operating |
US4295897B1 (en) | 1979-10-03 | 1997-09-09 | Texas Instruments Inc | Method of making cmos integrated circuit device |
US4317273A (en) | 1979-11-13 | 1982-03-02 | Texas Instruments Incorporated | Method of making high coupling ratio DMOS electrically programmable ROM |
NL8003612A (nl) | 1980-06-23 | 1982-01-18 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. |
FR2486717A1 (fr) * | 1980-07-08 | 1982-01-15 | Dassault Electronique | Dispositif de transistor pour circuit integre |
US4471376A (en) * | 1981-01-14 | 1984-09-11 | Harris Corporation | Amorphous devices and interconnect system and method of fabrication |
JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
US4435895A (en) | 1982-04-05 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Process for forming complementary integrated circuit devices |
JPS58190064A (ja) * | 1982-04-30 | 1983-11-05 | Hitachi Ltd | 半導体集積回路 |
US4603381A (en) * | 1982-06-30 | 1986-07-29 | Texas Instruments Incorporated | Use of implant process for programming ROM type processor for encryption |
JPS598352A (ja) | 1982-07-05 | 1984-01-17 | Nippon Gakki Seizo Kk | 半導体装置の製法 |
US4623255A (en) * | 1983-10-13 | 1986-11-18 | The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Method of examining microcircuit patterns |
US4583011A (en) * | 1983-11-01 | 1986-04-15 | Standard Microsystems Corp. | Circuit to prevent pirating of an MOS circuit |
US4727493A (en) * | 1984-05-04 | 1988-02-23 | Integrated Logic Systems, Inc. | Integrated circuit architecture and fabrication method therefor |
US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
US4975756A (en) * | 1985-05-01 | 1990-12-04 | Texas Instruments Incorporated | SRAM with local interconnect |
JPH06101551B2 (ja) | 1985-11-30 | 1994-12-12 | 日本電信電話株式会社 | Cmos集積回路装置 |
DE3705173A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung |
EP0248267A3 (de) * | 1986-06-06 | 1990-04-25 | Siemens Aktiengesellschaft | Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen |
JPS63129647A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体装置 |
US5065208A (en) * | 1987-01-30 | 1991-11-12 | Texas Instruments Incorporated | Integrated bipolar and CMOS transistor with titanium nitride interconnections |
US4766516A (en) * | 1987-09-24 | 1988-08-23 | Hughes Aircraft Company | Method and apparatus for securing integrated circuits from unauthorized copying and use |
US4830974A (en) | 1988-01-11 | 1989-05-16 | Atmel Corporation | EPROM fabrication process |
JPH0246762A (ja) * | 1988-08-09 | 1990-02-16 | Mitsubishi Electric Corp | 半導体集積回路 |
US5168340A (en) | 1988-08-17 | 1992-12-01 | Texas Instruments Incorporated | Semiconductor integrated circuit device with guardring regions to prevent the formation of an MOS diode |
JPH0777239B2 (ja) * | 1988-09-22 | 1995-08-16 | 日本電気株式会社 | 浮遊ゲート型不揮発性半導体記憶装置 |
JPH02201935A (ja) * | 1988-12-02 | 1990-08-10 | Ncr Corp | コピー防止付回路ロジツク |
JPH02290043A (ja) * | 1989-02-02 | 1990-11-29 | Mitsubishi Electric Corp | 半導体装置 |
US5227649A (en) * | 1989-02-27 | 1993-07-13 | Texas Instruments Incorporated | Circuit layout and method for VLSI circuits having local interconnects |
JPH02237038A (ja) * | 1989-03-09 | 1990-09-19 | Ricoh Co Ltd | 半導体装置 |
EP0827197B1 (de) * | 1989-07-18 | 2002-12-11 | Sony Corporation | Verfahren zur Herstellung einer nicht flüchtigen Halbleiterspeichervorrichtung |
US5030796A (en) * | 1989-08-11 | 1991-07-09 | Rockwell International Corporation | Reverse-engineering resistant encapsulant for microelectric device |
US5117276A (en) * | 1989-08-14 | 1992-05-26 | Fairchild Camera And Instrument Corp. | High performance interconnect system for an integrated circuit |
JP2501428Y2 (ja) * | 1989-12-22 | 1996-06-19 | 株式会社リコー | 熱複写装置 |
FR2656939B1 (fr) * | 1990-01-09 | 1992-04-03 | Sgs Thomson Microelectronics | Verrous de securite pour circuit integre. |
US5124774A (en) * | 1990-01-12 | 1992-06-23 | Paradigm Technology, Inc. | Compact SRAM cell layout |
JPH0828120B2 (ja) * | 1990-05-23 | 1996-03-21 | 株式会社東芝 | アドレスデコード回路 |
US5132571A (en) * | 1990-08-01 | 1992-07-21 | Actel Corporation | Programmable interconnect architecture having interconnects disposed above function modules |
DE69133311T2 (de) | 1990-10-15 | 2004-06-24 | Aptix Corp., San Jose | Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung |
US5050123A (en) * | 1990-11-13 | 1991-09-17 | Intel Corporation | Radiation shield for EPROM cells |
JP3027990B2 (ja) * | 1991-03-18 | 2000-04-04 | 富士通株式会社 | 半導体装置の製造方法 |
US5146117A (en) * | 1991-04-01 | 1992-09-08 | Hughes Aircraft Company | Convertible multi-function microelectronic logic gate structure and method of fabricating the same |
JP3110799B2 (ja) * | 1991-06-28 | 2000-11-20 | 株式会社東芝 | 半導体装置 |
JPH06204414A (ja) * | 1991-07-31 | 1994-07-22 | Texas Instr Inc <Ti> | Cmos集積回路のチャネルストップ構造 |
US5202591A (en) * | 1991-08-09 | 1993-04-13 | Hughes Aircraft Company | Dynamic circuit disguise for microelectronic integrated digital logic circuits |
JP3118899B2 (ja) * | 1991-10-01 | 2000-12-18 | 日本電気株式会社 | アライメントチェックパターン |
JPH05136125A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | クロツク配線及びクロツク配線を有する半導体集積回路装置 |
US5231299A (en) * | 1992-03-24 | 1993-07-27 | International Business Machines Corporation | Structure and fabrication method for EEPROM memory cell with selective channel implants |
JPH05275529A (ja) | 1992-03-27 | 1993-10-22 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
JPH05304207A (ja) | 1992-04-28 | 1993-11-16 | Oki Electric Ind Co Ltd | 半導体装置の素子間分離兼配線構造 |
US5384472A (en) | 1992-06-10 | 1995-01-24 | Aspec Technology, Inc. | Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density |
DE69333881T2 (de) | 1992-07-31 | 2006-07-13 | Hughes Electronics Corp., El Segundo | Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen |
US5468990A (en) * | 1993-07-22 | 1995-11-21 | National Semiconductor Corp. | Structures for preventing reverse engineering of integrated circuits |
US5369299A (en) * | 1993-07-22 | 1994-11-29 | National Semiconductor Corporation | Tamper resistant integrated circuit structure |
US5354704A (en) * | 1993-07-28 | 1994-10-11 | United Microelectronics Corporation | Symmetric SRAM cell with buried N+ local interconnection line |
US5721150A (en) | 1993-10-25 | 1998-02-24 | Lsi Logic Corporation | Use of silicon for integrated circuit device interconnection by direct writing of patterns therein |
US5399441A (en) * | 1994-04-12 | 1995-03-21 | Dow Corning Corporation | Method of applying opaque coatings |
US5475251A (en) * | 1994-05-31 | 1995-12-12 | National Semiconductor Corporation | Secure non-volatile memory cell |
US5376577A (en) * | 1994-06-30 | 1994-12-27 | Micron Semiconductor, Inc. | Method of forming a low resistive current path between a buried contact and a diffusion region |
US5783846A (en) | 1995-09-22 | 1998-07-21 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
US5973375A (en) | 1997-06-06 | 1999-10-26 | Hughes Electronics Corporation | Camouflaged circuit structure with step implants |
-
1993
- 1993-07-28 DE DE69333881T patent/DE69333881T2/de not_active Expired - Lifetime
- 1993-07-28 IL IL106513A patent/IL106513A/xx not_active IP Right Cessation
- 1993-07-28 EP EP98119897A patent/EP0940851B1/de not_active Expired - Lifetime
- 1993-07-28 DE DE69324637T patent/DE69324637T2/de not_active Expired - Lifetime
- 1993-07-28 EP EP93111978A patent/EP0585601B1/de not_active Expired - Lifetime
- 1993-08-02 JP JP5191479A patent/JPH06163539A/ja active Pending
-
1994
- 1994-02-03 US US08/191,063 patent/US5866933A/en not_active Expired - Lifetime
-
1998
- 1998-05-29 US US09/087,748 patent/US6294816B1/en not_active Expired - Lifetime
-
2000
- 2000-06-29 US US09/607,009 patent/US6613661B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5866933A (en) | 1999-02-02 |
EP0940851A1 (de) | 1999-09-08 |
JPH06163539A (ja) | 1994-06-10 |
US6294816B1 (en) | 2001-09-25 |
EP0940851B1 (de) | 2005-10-05 |
DE69324637T2 (de) | 1999-12-30 |
DE69324637D1 (de) | 1999-06-02 |
US6613661B1 (en) | 2003-09-02 |
IL106513A (en) | 1997-03-18 |
EP0585601A1 (de) | 1994-03-09 |
DE69333881D1 (de) | 2006-02-16 |
EP0585601B1 (de) | 1999-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69333881T2 (de) | Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen | |
DE69835183T2 (de) | Verwendung eines getarnten Schaltkreises | |
JP3172672B2 (ja) | リバース・エンジニアリングを防止するための偽装デジタル集積回路及びその形成方法 | |
DE69231267T2 (de) | Maskierung einer dynamischen Schaltung für mikroelektronische integrierte Digitallogik-Schaltkreise | |
DE69528399T2 (de) | Verbesserungen an Schmelz- und Antischmelzsicherungen für integrierte Schaltungen | |
DE68919636T2 (de) | Ununterbrochene Matrix, deren Plattengrösse programmierbar ist. | |
DE3856409T2 (de) | Elektrisch programmierbare Antischmelzsicherung niedriger Impedanz | |
DE68916089T2 (de) | Integrierte Schaltung mit einer programmierbaren Zelle. | |
DE4210849B4 (de) | Logische Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE19923259B4 (de) | Speichereinrichtung und Verfahren zum Programmieren und Lesen einer Speichereinrichtung | |
DE69132387T2 (de) | Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium | |
DE102015106508B4 (de) | Halbleiterchip | |
DE2731873A1 (de) | Serien-festspeicher-struktur | |
DE69419806T2 (de) | Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen | |
DE10196819T5 (de) | Implantierte verdeckte Verbindungen in einer Halbleitervorrichtung zum Schutz gegen reverse engineering | |
DE3872737T2 (de) | Verfahren zur kombinierung von "gate array"-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen. | |
DE19838150A1 (de) | Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion | |
DE102015105417A1 (de) | Verfahren zum Herstellen einer Digitalschaltung und Digitalschaltung | |
DE112004002678T5 (de) | 2-Transistoren-Schmelzsicherungselement mit einzelner Polysiliziumschicht | |
DE10109174A1 (de) | Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben | |
DE3854005T2 (de) | Speicherzelle. | |
DE3006442C2 (de) | ||
DE102005044124B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Gate-Selbstschutz, und integrierte Schaltung mit Gate-Selbstschutz | |
DE102016121449B4 (de) | Halbleiterchip mit Logikzellen und einer Füllzellen-Prüfkette | |
DE19629511C2 (de) | Schutzschaltung gegen elektrostatische Entladungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: WITTE, WELLER & PARTNER, 70178 STUTTGART |