JP3110799B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3110799B2 JP3110799B2 JP03158929A JP15892991A JP3110799B2 JP 3110799 B2 JP3110799 B2 JP 3110799B2 JP 03158929 A JP03158929 A JP 03158929A JP 15892991 A JP15892991 A JP 15892991A JP 3110799 B2 JP3110799 B2 JP 3110799B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistors
- sense circuits
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/83125—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having shared source or drain regions
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタを
用いたセンス回路を複数個備える半導体装置に関するも
のである。
用いたセンス回路を複数個備える半導体装置に関するも
のである。
【０００２】
【従来の技術】近年、ＭＯＳ型半導体記憶装置におい
て、一対のＭＯＳトランジスタのコンダクタンスの差を
利用して、メモリセルの記憶内容に応じた微小な電位差
を検知して読み取るセンス回路が多く用いられるに至っ
ている。
て、一対のＭＯＳトランジスタのコンダクタンスの差を
利用して、メモリセルの記憶内容に応じた微小な電位差
を検知して読み取るセンス回路が多く用いられるに至っ
ている。
【０００３】このようなセンス回路の基本構成を、図３
に示す。ＭＯＳトランジスタＱ１及びＱ２は、ソースが
共通接続されており、ドレインとゲートとが互いに交差
するように接続されている。そして、各々のゲートに印
加される電位、即ちノードＮ１及びＮ２における電位差
を、ＭＯＳトランジスタＱ１及びＱ２のコンダクタンス
の差を利用することによって検知している。
に示す。ＭＯＳトランジスタＱ１及びＱ２は、ソースが
共通接続されており、ドレインとゲートとが互いに交差
するように接続されている。そして、各々のゲートに印
加される電位、即ちノードＮ１及びＮ２における電位差
を、ＭＯＳトランジスタＱ１及びＱ２のコンダクタンス
の差を利用することによって検知している。
【０００４】このような構成のセンス回路が、半導体基
板上に複数個形成される際のパターン配置を図４に示
す。一つのセンス回路４０ａは、ＭＯＳトランジスタＱ
１及びＱ２を有しており、このようなセンス回路４０
ａ，４０ｂ，…が複数個配列されている。ここで、ＭＯ
ＳトランジスタＱ１のゲート電極４１、及びＭＯＳトラ
ンジスタＱ２のゲート電極４２は、通常多結晶シリコン
膜により形成されている。またＭＯＳトランジスタＱ１
のドレイン領域４３、及びＭＯＳトランジスタＱ２のド
レイン領域４４は、ゲート電極４１及び４２をマスクと
して、不純物イオンを注入することによって自己整合的
に形成される。
板上に複数個形成される際のパターン配置を図４に示
す。一つのセンス回路４０ａは、ＭＯＳトランジスタＱ
１及びＱ２を有しており、このようなセンス回路４０
ａ，４０ｂ，…が複数個配列されている。ここで、ＭＯ
ＳトランジスタＱ１のゲート電極４１、及びＭＯＳトラ
ンジスタＱ２のゲート電極４２は、通常多結晶シリコン
膜により形成されている。またＭＯＳトランジスタＱ１
のドレイン領域４３、及びＭＯＳトランジスタＱ２のド
レイン領域４４は、ゲート電極４１及び４２をマスクと
して、不純物イオンを注入することによって自己整合的
に形成される。
【０００５】
【発明が解決しようとする課題】しかし従来の半導体装
置は、複数個のセンス回路４０ａ，４０ｂ，…が、相互
間に素子分離が行われて配置されていた。このため、高
集積化を図る上で各センス回路間の距離を短縮すると、
ソース抵抗の不均一や、配線層とソース領域とのコンタ
クト抵抗の不均一、あるいは各層の相対的なマスク合わ
せずれを招いていた。さらに、不純物イオンを各々の拡
散層に注入する際に、注入角度が不均一となるなどの理
由によってトランジスタ特性にばらつきが生じやすく、
製造歩留りの低下や性能の劣化を招いていた。
置は、複数個のセンス回路４０ａ，４０ｂ，…が、相互
間に素子分離が行われて配置されていた。このため、高
集積化を図る上で各センス回路間の距離を短縮すると、
ソース抵抗の不均一や、配線層とソース領域とのコンタ
クト抵抗の不均一、あるいは各層の相対的なマスク合わ
せずれを招いていた。さらに、不純物イオンを各々の拡
散層に注入する際に、注入角度が不均一となるなどの理
由によってトランジスタ特性にばらつきが生じやすく、
製造歩留りの低下や性能の劣化を招いていた。
【０００６】本発明は上記事情に鑑みてなされたもので
あり、高集積化を実現し、製造歩留り及び性能の向上を
もたらし得る半導体装置の提供を目的とする。
あり、高集積化を実現し、製造歩留り及び性能の向上を
もたらし得る半導体装置の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、ソースが共通接続され、各々のドレインと他方のゲ
ートとが互いに交差するように接続された第１及び第２
のＭＯＳトランジスタを有し、各々のゲートに印加され
る電位の差を検知するセンス回路を二つ以上備えてお
り、第１及び第２のＭＯＳトランジスタはそれぞれ一個
又は並列に接続された二個以上のトランジスタ領域を有
し、この第１及び第２のＭＯＳトランジスタの共通接続
されたソース領域が二以上のセンス回路で共有されてお
り、二以上のセンス回路は相互間に素子分離領域を隔て
ずに配置されていることを特徴としている。
は、ソースが共通接続され、各々のドレインと他方のゲ
ートとが互いに交差するように接続された第１及び第２
のＭＯＳトランジスタを有し、各々のゲートに印加され
る電位の差を検知するセンス回路を二つ以上備えてお
り、第１及び第２のＭＯＳトランジスタはそれぞれ一個
又は並列に接続された二個以上のトランジスタ領域を有
し、この第１及び第２のＭＯＳトランジスタの共通接続
されたソース領域が二以上のセンス回路で共有されてお
り、二以上のセンス回路は相互間に素子分離領域を隔て
ずに配置されていることを特徴としている。
【０００８】
【作用】各々のセンス回路において共通接続されたソー
ス領域が、二以上のセンス回路で共有されており、各セ
ンス回路が素子分離領域で隔てずに配置されているた
め、各センス回路間の距離を短縮して微細化した場合に
も、コンタクト抵抗が不均一となったり、各層に相対的
なマスク合わせずれが生じたりせず、各ゲートに同一の
電位が印加された場合のコンダクタンスは等しいものと
なり、製造歩留り及び性能が向上する。
ス領域が、二以上のセンス回路で共有されており、各セ
ンス回路が素子分離領域で隔てずに配置されているた
め、各センス回路間の距離を短縮して微細化した場合に
も、コンタクト抵抗が不均一となったり、各層に相対的
なマスク合わせずれが生じたりせず、各ゲートに同一の
電位が印加された場合のコンダクタンスは等しいものと
なり、製造歩留り及び性能が向上する。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１０】第１の実施例による半導体装置のパターン
配置を図１に示す。ここで、各センス回路１０ａ，１０
ｂ，…の基本回路構成は、上述した図３によるものと同
一である。即ち本実施例による装置は、従来の装置と比
較してパターン配置に特徴がある。各センス回路が有す
るＭＯＳトランジスタＱ１及びＱ２は、それぞれ並列に
接続された二つのトランジスタ領域Ｑ１１及びＱ２１に
より形成されている。トランジスタ領域Ｑ１１はドレイ
ン領域Ｑ１２を、トランジスタ領域Ｑ２１はドレイン領
域Ｑ１３を有し、ソース領域１１が共通に接続された状
態にある。そして、ＭＯＳトランジスタＱ１のゲート１
４とＭＯＳトランジスタＱ２のドレイン領域１３とが、
便宜上、図中実線で示された配線層Ｌ１により接続さ
れ、ＭＯＳトランジスタＱ２のゲート１５とＭＯＳトラ
ンジスタＱ１のドレイン領域１２とが配線層Ｌ２により
接続されている。
配置を図１に示す。ここで、各センス回路１０ａ，１０
ｂ，…の基本回路構成は、上述した図３によるものと同
一である。即ち本実施例による装置は、従来の装置と比
較してパターン配置に特徴がある。各センス回路が有す
るＭＯＳトランジスタＱ１及びＱ２は、それぞれ並列に
接続された二つのトランジスタ領域Ｑ１１及びＱ２１に
より形成されている。トランジスタ領域Ｑ１１はドレイ
ン領域Ｑ１２を、トランジスタ領域Ｑ２１はドレイン領
域Ｑ１３を有し、ソース領域１１が共通に接続された状
態にある。そして、ＭＯＳトランジスタＱ１のゲート１
４とＭＯＳトランジスタＱ２のドレイン領域１３とが、
便宜上、図中実線で示された配線層Ｌ１により接続さ
れ、ＭＯＳトランジスタＱ２のゲート１５とＭＯＳトラ
ンジスタＱ１のドレイン領域１２とが配線層Ｌ２により
接続されている。
【００１１】このような構成を備えた各センス回路１０
ａ，１０ｂ，…は、ビット線に直行する方向（図中、縦
方向）に配列され、さらにソース領域１１を共有してい
る。このように、各々のセンス回路がソース領域１１を
共有することで、素子分離を行う必要性が排除されてい
る。これにより、各センス回路間の距離を短縮した場合
にも、コンタクト抵抗が不均一となったり、各層に相対
的なマスク合わせずれが生じたりせず、各ゲート１４及
び１５に同一の電位が印加された場合のコンダクタンス
は等しいものとなる。この結果、素子の微細化と共に、
製造歩留りの低下、トランジスタ特性の劣化の防止が達
成される。
ａ，１０ｂ，…は、ビット線に直行する方向（図中、縦
方向）に配列され、さらにソース領域１１を共有してい
る。このように、各々のセンス回路がソース領域１１を
共有することで、素子分離を行う必要性が排除されてい
る。これにより、各センス回路間の距離を短縮した場合
にも、コンタクト抵抗が不均一となったり、各層に相対
的なマスク合わせずれが生じたりせず、各ゲート１４及
び１５に同一の電位が印加された場合のコンダクタンス
は等しいものとなる。この結果、素子の微細化と共に、
製造歩留りの低下、トランジスタ特性の劣化の防止が達
成される。
【００１２】次に、本発明の第２の実施例について、そ
のパターン配置を示した図２を参照して説明する。この
実施例は上述した第１の実施例と異なり、各センス回路
内部において、二つのトランジスタ領域Ｑ１１及びＱ２
１との間に、素子分離領域２１、２２が形成されてい
る。他のパターン配置は第１の実施例によるものと同一
であり、説明を省略する。
のパターン配置を示した図２を参照して説明する。この
実施例は上述した第１の実施例と異なり、各センス回路
内部において、二つのトランジスタ領域Ｑ１１及びＱ２
１との間に、素子分離領域２１、２２が形成されてい
る。他のパターン配置は第１の実施例によるものと同一
であり、説明を省略する。
【００１３】このような素子分離領域２１及び２２を形
成することで、センス回路内部での各拡散層の間でマス
ク合せずれが生じた場合にも、コンタクトが不均一とな
るのを防止することができる。この第２の実施例におい
ても、第１の実施例と同様に各センス回路１０ａ，１０
ｂ，…はソース領域１１を共有しており、素子分離領域
は不要である。このため、素子の微細化と共に製造歩留
りの低下及び性能劣化が達成される。
成することで、センス回路内部での各拡散層の間でマス
ク合せずれが生じた場合にも、コンタクトが不均一とな
るのを防止することができる。この第２の実施例におい
ても、第１の実施例と同様に各センス回路１０ａ，１０
ｂ，…はソース領域１１を共有しており、素子分離領域
は不要である。このため、素子の微細化と共に製造歩留
りの低下及び性能劣化が達成される。
【００１４】上述した実施例はいずれも一例であって、
本発明を限定するものではない。例えば、第１の実施例
及び第２の実施例は、共に二つの並列接続されたトラン
ジスタ領域を有したＭＯＳトランジスタＱ１及びＱ２を
有しているが、一個あるいは三以上のトランジスタ領域
を有するものであってもよい。
本発明を限定するものではない。例えば、第１の実施例
及び第２の実施例は、共に二つの並列接続されたトラン
ジスタ領域を有したＭＯＳトランジスタＱ１及びＱ２を
有しているが、一個あるいは三以上のトランジスタ領域
を有するものであってもよい。
【００１５】
【発明の効果】以上説明したように本発明によれば、各
々のセンス回路において共通接続されたソース領域が各
センス回路で共有されており、相互間を素子分離領域で
隔てる必要がないため、各センス回路間の距離を短縮し
て微細化した場合にも、コンタクト抵抗が不均一となっ
たり、各層に相対的なマスク合わせずれが生じたりせ
ず、各ゲートに同一の電位が印加された場合のコンダク
タンスは等しいものとなり、高密度実装化と共に、製造
歩留り及び性能の向上が達成される。
々のセンス回路において共通接続されたソース領域が各
センス回路で共有されており、相互間を素子分離領域で
隔てる必要がないため、各センス回路間の距離を短縮し
て微細化した場合にも、コンタクト抵抗が不均一となっ
たり、各層に相対的なマスク合わせずれが生じたりせ
ず、各ゲートに同一の電位が印加された場合のコンダク
タンスは等しいものとなり、高密度実装化と共に、製造
歩留り及び性能の向上が達成される。
【図１】本発明の第１の実施例による半導体装置のパタ
ーン配置を示した説明図。
ーン配置を示した説明図。
【図２】本発明の第２の実施例による半導体装置のパタ
ーン配置を示した説明図。
ーン配置を示した説明図。
【図３】従来の半導体装置の基本回路構成を示した回路
図。
図。
【図４】同装置のパターン配置を示した説明図。
１１ ソース領域 １２，１３ ドレイン領域 １４，１５ ゲート電極 Ｑ１１ トランジスタＱ１のトランジスタ領域 Ｑ２１ トランジスタＱ２のトランジスタ領域 １０ａ，１０ｂ センス回路
フロントページの続き (56)参考文献 特開 平３−116776（ＪＰ，Ａ) 特開 昭63−81981（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/8242
Claims (1)
- 【請求項１】ソースが共通接続され、各々のドレインと
他方のゲートとが互いに交差するように接続された第１
及び第２のＭＯＳトランジスタを有し、各々のゲートに
印加される電位の差を検知するセンス回路を二つ以上備
えた半導体装置において、 前記第１及び第２のＭＯＳトランジスタは、それぞれ一
個又は並列に接続された二個以上のトランジスタ領域を
有し、 前記第１及び第２のＭＯＳトランジスタの共通接続され
たソース領域が、前記二以上のセンス回路で共有されて
おり、 前記二以上のセンス回路は、相互間に素子分離領域を隔
てずに配置されていることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03158929A JP3110799B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体装置 |
| KR1019920011194A KR950014907B1 (ko) | 1991-06-28 | 1992-06-26 | 반도체 장치 |
| US07/905,661 US5341013A (en) | 1991-06-28 | 1992-06-29 | Semiconductor device provided with sense circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03158929A JP3110799B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513713A JPH0513713A (ja) | 1993-01-22 |
| JP3110799B2 true JP3110799B2 (ja) | 2000-11-20 |
Family
ID=15682430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03158929A Expired - Lifetime JP3110799B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5341013A (ja) |
| JP (1) | JP3110799B2 (ja) |
| KR (1) | KR950014907B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014208399A (ja) * | 2014-05-26 | 2014-11-06 | ニチレイマグネット株式会社 | 切り込み付き可撓性シートの製造方法及び切り込み付き可撓性シート片の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389810A (en) * | 1992-03-27 | 1995-02-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having at least one symmetrical pair of MOSFETs |
| IL106513A (en) * | 1992-07-31 | 1997-03-18 | Hughes Aircraft Co | Integrated circuit security system and method with implanted interconnections |
| JP2747223B2 (ja) * | 1994-06-27 | 1998-05-06 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
| US5965925A (en) * | 1997-10-22 | 1999-10-12 | Artisan Components, Inc. | Integrated circuit layout methods and layout structures |
| US6396368B1 (en) | 1999-11-10 | 2002-05-28 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
| US7217977B2 (en) | 2004-04-19 | 2007-05-15 | Hrl Laboratories, Llc | Covert transformation of transistor properties as a circuit protection method |
| US6404019B1 (en) | 2000-09-29 | 2002-06-11 | Infineon Technologies Ag | Sense amplifier |
| US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
| KR100355036B1 (ko) * | 2000-12-22 | 2002-10-05 | 삼성전자 주식회사 | 크로스 커플드 트랜지스터 쌍의 레이아웃 방법 |
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US6791191B2 (en) | 2001-01-24 | 2004-09-14 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations |
| US6740942B2 (en) * | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
| US6774413B2 (en) | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
| US6515926B1 (en) * | 2002-01-04 | 2003-02-04 | United Memories, Inc. | Shared sense amplifier driver technique for dynamic random access memories exhibiting improved write recovery time |
| US6897535B2 (en) * | 2002-05-14 | 2005-05-24 | Hrl Laboratories, Llc | Integrated circuit with reverse engineering protection |
| US7049667B2 (en) * | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| US6979606B2 (en) | 2002-11-22 | 2005-12-27 | Hrl Laboratories, Llc | Use of silicon block process step to camouflage a false transistor |
| AU2003293540A1 (en) | 2002-12-13 | 2004-07-09 | Raytheon Company | Integrated circuit modification using well implants |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| KR101718981B1 (ko) * | 2010-06-30 | 2017-03-23 | 삼성전자주식회사 | 콘택 플러그를 포함하는 반도체 소자 |
| TWI780754B (zh) * | 2021-06-09 | 2022-10-11 | 力晶積成電子製造股份有限公司 | 次級感測放大器與半導體記憶裝置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088306B2 (ja) * | 1990-03-07 | 1996-01-29 | 株式会社東芝 | 半導体装置 |
-
1991
- 1991-06-28 JP JP03158929A patent/JP3110799B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-26 KR KR1019920011194A patent/KR950014907B1/ko not_active Expired - Lifetime
- 1992-06-29 US US07/905,661 patent/US5341013A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014208399A (ja) * | 2014-05-26 | 2014-11-06 | ニチレイマグネット株式会社 | 切り込み付き可撓性シートの製造方法及び切り込み付き可撓性シート片の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513713A (ja) | 1993-01-22 |
| KR930020452A (ko) | 1993-10-19 |
| US5341013A (en) | 1994-08-23 |
| KR950014907B1 (ko) | 1995-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3110799B2 (ja) | 半導体装置 | |
| US4755864A (en) | Semiconductor read only memory device with selectively present mask layer | |
| JP3057661B2 (ja) | 半導体装置 | |
| KR940002772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| US4581623A (en) | Interlayer contact for use in a static RAM cell | |
| US6365941B1 (en) | Electro-static discharge circuit of semiconductor device, structure thereof and method for fabricating the structure | |
| JP2001352077A (ja) | Ｓｏｉ電界効果トランジスタ | |
| JP2872585B2 (ja) | 電界効果型トランジスタとその製造方法 | |
| US5014104A (en) | Semiconductor integrated circuit having CMOS inverters | |
| EP0102178B1 (en) | Semiconductor memory device | |
| JP2004047529A (ja) | 半導体記憶装置 | |
| US20070102753A1 (en) | Cross diffusion barrier layer in gate structure | |
| US7030437B2 (en) | Semiconductor device having sense amplifier including paired transistors | |
| JP2748885B2 (ja) | 半導体集積回路装置 | |
| JPS61220371A (ja) | 絶縁基板上ｍｏｓ形集積回路装置 | |
| KR900002008B1 (ko) | 이중 다결정구조를 갖는 스태틱 메모리셀 | |
| EP0339586A2 (en) | Semiconductor device having improved gate capacitance and manufacturing method therefor | |
| KR910009356B1 (ko) | Cmos 인버터를 갖는 반도체 집적회로 | |
| JP2877069B2 (ja) | スタティック型半導体メモリ装置 | |
| JPS61120459A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6220365A (ja) | 半導体装置 | |
| JP3200862B2 (ja) | 半導体記憶装置 | |
| JPH06188388A (ja) | 半導体記憶装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS6124829B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |