TWI780754B - 次級感測放大器與半導體記憶裝置 - Google Patents

次級感測放大器與半導體記憶裝置 Download PDF

Info

Publication number
TWI780754B
TWI780754B TW110120949A TW110120949A TWI780754B TW I780754 B TWI780754 B TW I780754B TW 110120949 A TW110120949 A TW 110120949A TW 110120949 A TW110120949 A TW 110120949A TW I780754 B TWI780754 B TW I780754B
Authority
TW
Taiwan
Prior art keywords
pair
complementary transistors
sense amplifier
transistor
secondary sense
Prior art date
Application number
TW110120949A
Other languages
English (en)
Other versions
TW202248885A (zh
Inventor
長峰久之
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110120949A priority Critical patent/TWI780754B/zh
Priority to CN202110702813.5A priority patent/CN115458527A/zh
Application granted granted Critical
Publication of TWI780754B publication Critical patent/TWI780754B/zh
Publication of TW202248885A publication Critical patent/TW202248885A/zh

Links

Images

Abstract

一種次級感測放大器，包括半導體基板、第一對互補電晶體、第二對互補電晶體以及至少一接地電晶體。第一和第二對互補電晶體以及接地電晶體形成於所述半導體基板上。第一對互補電晶體以次級感測放大器的一中心線為對稱軸而呈線對稱地配置，且第一對互補電晶體的閘極耦合至一節點。第二對互補電晶體也相對於前述中心線呈線對稱地配置，其中第二對互補電晶體的電流方向是相同的。第一對互補電晶體的源極和汲極分別耦合至第二對互補電晶體的閘極和源極。接地電晶體則與第二對互補電晶體串聯。

Description

次級感測放大器與半導體記憶裝置
本發明是有關於一種記憶體裝置布局，且特別是有關於一種次級感測放大器與半導體記憶裝置。
動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）是一種隨機存取的半導體記憶體。一般來說，DRAM配置有多個記憶胞陣列、次級X解碼器和感測放大器電路。為了提升操作速度，感測放大器電路可以包括感測放大器和次級感測放大器。
由於次級感測放大器具有較為複雜的連線，因此面積比其他電路大，並且因此對晶片尺寸的小型化發展造成衝擊。此外，由於晶片成本的關係，次級感測放大器的面積越大，整體成本越高。
本發明提供一種次級感測放大器，具有較小的布局以降低成本。
本發明另提供一種半導體記憶裝置，以獲得高品質的次級感測放大器特性。
本發明的次級感測放大器，包括半導體基板、第一對互補電晶體、第二對互補電晶體以及至少一接地電晶體。第一對互補電晶體形成於所述半導體基板上，所述第一對互補電晶體以次級感測放大器的一中心線為對稱軸而呈線對稱地配置，並且所述第一對互補電晶體的閘極耦合至一節點。第二對互補電晶體形成於所述半導體基板上，所述第二對互補電晶體以次級感測放大器的中心線為對稱軸而呈線對稱地配置，其中所述第一對互補電晶體的源極耦合至所述第二對互補電晶體的閘極，且所述第一對互補電晶體的汲極耦合至所述第二對互補電晶體的源極。接地電晶體形成於所述半導體基板上，所述接地電晶體與所述第二對互補電晶體串聯。所述第二對互補電晶體中的一個電晶體的電流方向與另一個電晶體的電流方向相同。
在本發明的一實施例中，上述第一對互補電晶體中的一個電晶體的電流方向與另一個電晶體的電流方向相同。
在本發明的一實施例中，上述至少一接地電晶體是第三對互補電晶體，且所述第三對互補電晶體以所述次級感測放大器的所述中心線為所述對稱軸而呈線對稱地配置。
在本發明的一實施例中，上述次級感測放大器還可包括第一擴散區與第二擴散區。第一擴散區位於所述半導體基板內，其中第一對互補電晶體的一個電晶體與第二對互補電晶體的一個電晶體設置在所述第一擴散區內。第二擴散區位於所述半導體基板內，其中第一對互補電晶體的另一個電晶體與第二對互補電晶體的另一個電晶體設置在所述第二擴散區內。
在本發明的一實施例中，上述第一擴散區和上述第二擴散區分離。
在本發明的一實施例中，上述第一對互補電晶體與上述第二對互補電晶體設置在垂直於所述中心線的方向上的第三對互補電晶體之間。
在本發明的一實施例中，上述第三對互補電晶體中的一個電晶體的電流方向與另一個電晶體的電流方向相同。
在本發明的一實施例中，上述次級感測放大器還可包括第三擴散區，位於所述半導體基板內，其中第二對互補電晶體與第三對互補電晶體設置在所述第三擴散區內。
在本發明的一實施例中，上述第二對互補電晶體與上述第三對互補電晶體設置在垂直於所述中心線的方向上的第一對互補電晶體之間。
在本發明的一實施例中，上述至少一接地電晶體是單一電晶體。
在本發明的一實施例中，上述次級感測放大器還可包括第四擴散區，位於所述半導體基板內，其中所述第二對互補電晶體與所述單一電晶體設置在所述第四擴散區內。
在本發明的一實施例中，上述第二對互補電晶體與上述單一電晶體設置在垂直於所述中心線的方向上的第一對互補電晶體之間。
在本發明的一實施例中，上述次級感測放大器還可包括用於內連線的數個接觸窗與數條佈線。
在本發明的一實施例中，用於連接第一對互補電晶體中的一個電晶體的源極至第二對互補電晶體中的一個電晶體的閘極的所述接觸窗的數量等同於用於連接第一對互補電晶體中的另一個電晶體的源極至第二對互補電晶體中的另一個電晶體的閘極的所述接觸窗的數量。
在本發明的一實施例中，用於連接第一對互補電晶體中的一個電晶體的汲極至第二對互補電晶體中的一個電晶體的源極的所述接觸窗的數量等同於用於連接第一對互補電晶體中的另一個電晶體的汲極至第二對互補電晶體中的另一個電晶體的源極的所述接觸窗的數量。
在本發明的一實施例中，用於連接第一對互補電晶體中的一個電晶體的源極至第二對互補電晶體中的一個電晶體的閘極的所述佈線的電阻等同於用於連接第一對互補電晶體中的另一個電晶體的源極至第二對互補電晶體中的另一個電晶體的閘極的所述佈線的電阻。
在本發明的一實施例中，用於連接第一對互補電晶體中的一個電晶體的汲極至第二對互補電晶體中的一個電晶體的源極的所述佈線的電阻等同於用於連接第一對互補電晶體中的另一個電晶體的汲極至第二對互補電晶體中的另一個電晶體的源極的所述佈線的電阻。
本發明的半導體記憶裝置，包括數個記憶胞陣列、第一感測放大器與第二感測放大器、感測放大器驅動器以及次級感測放大器。次級感測放大器為上述實施例中的次級感測放大器。每個記憶胞陣列具有相對的一對第一側邊與一對第二側邊。第一感測放大器與第二感測放大器沿第一方向設置於接近所述記憶胞陣列的第一側邊，其中所述第一方向平行於第一側邊。感測放大器驅動器設置於第一感測放大器與第二感測放大器之間，其中所述感測放大器驅動器具有平行於第二方向的寬度，第二方向垂直於所述第一方向。上述次級感測放大器設置在第一感測放大器與第二感測放大器之間的所述感測放大器驅動器旁，其中所述次級感測放大器具有與感測放大器驅動器的寬度相同的寬度，且所述次級感測放大器的中心線平行於所述第二方向。
在本發明的另一實施例中，上述半導體記憶裝置還可包括次級X解碼器沿所述第二方向設置於接近記憶胞陣列的第二側邊。
在本發明的另一實施例中，上述感測放大器驅動器的所述寬度是根據設計規則（design rule）定義的最小空間。
基於上述，由於本發明提供了一種具有相同電流方向的互補電晶體的次級感測放大器，因此可以避免讀取延遲或失效（malfunction），並且獲得高品質的次級感測放大器。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下實施例中所附的圖式是為了能更完整地描述本發明的實施例，然而本發明仍可使用許多不同的形式來實施，不應被解釋為限於以下描述的實施例。在不超出本發明的範圍的情況下，可以利用其他實施例，並且進行結構上、邏輯上和電路上的改變。為了清楚起見，各個區域或膜層的相對厚度、距離及位置可能縮小或放大。另外，在圖式中使用相似或相同的元件符號表示相似或相同的部位或特徵的存在。
圖1A是根據本發明的第一實施例的一種次級感測放大器的俯視圖。
請參照圖1A，所述次級感測放大器10包括半導體基板100、第一對互補電晶體102a與102b、第二對互補電晶體104a與104b以及至少一接地電晶體，其中所述至少一接地電晶體例如第三對互補電晶體106a與106b。第一對互補電晶體102a與102b形成於半導體基板100上並以次級感測放大器10的中心線CL為對稱軸而呈線對稱地配置，並且所述第一對互補電晶體102a與102b的兩個閘極G1都通過一閘極接觸窗108 1耦合至一節點N1，其中所述節點N1可與中心線CL對齊。上述第一對互補電晶體中的一個電晶體102a的電流方向I1a與另一個電晶體102b的電流方向I1b相同。
第二對互補電晶體104a與104b形成於所述半導體基板100上，並以次級感測放大器10的中心線CL為對稱軸而呈線對稱地配置，並且所述第二對互補電晶體中的一個電晶體104a的電流方向I2a與另一個電晶體104b的電流方向I2b相同。在第一實施例中，所述第一對互補電晶體102a與102b的汲極D1耦合至所述第二對互補電晶體104a與104b的源極S2。第一對互補電晶體中的一個電晶體102a的源極S1通過上層連線(如閘極接觸窗108 2、場接觸窗110 1以及後續描述的連線)耦合至第二對互補電晶體中的另一個電晶體104b的閘極G2。第一對互補電晶體中的另一個電晶體102b的源極S1通過上層連線(如閘極接觸窗108 3、場接觸窗110 2以及後續描述的連線)耦合至第二對互補電晶體中的一個電晶體104a的閘極G2。在本實施例中，所述互補電晶體如102a與102b、104a與104b或106a與106b都被設計為具有相同的時序(timing)與電流承受能力(current capability)來運作。
第三對互補電晶體106a與106b(亦即接地電晶體)形成於所述半導體基板100上，並通過上層連線(未示出)與第二對互補電晶體104a與104b串聯，並且所述第三對互補電晶體106a與106b也以次級感測放大器10的中心線CL為對稱軸而呈線對稱地配置。因此，所有電晶體包含102a、102b、104a、104b、106a與106b都可形成在寬度H的範圍內，寬度H是由感測放大器驅動器(未示出)的寬度的設計規則（design rule）定義的最小空間。
請繼續參照圖1A，次級感測放大器10還可包括位於半導體基板100內的第一擴散區112與第二擴散區114，且第一擴散區112是和第二擴散區114分離的。第一對互補電晶體的一個電晶體102a與第二對互補電晶體的一個電晶體104a設置在所述第一擴散區112內。第一對互補電晶體的另一個電晶體102b與第二對互補電晶體的另一個電晶體104b設置在所述第二擴散區114內。第一擴散區112與第二擴散區114可為井區，且因此第一對互補電晶體的一個電晶體102a的源極S1以及第二對互補電晶體的一個電晶體104a的源極S2都形成於第二擴散區114內；依此類推。第一對互補電晶體102a與102b以及第二對互補電晶體104a與104b則是設置在垂直於中心線CL的方向上的第三對互補電晶體106a與106b之間。
圖1B是圖1A的次級感測放大器及其上層連線的俯視圖，且圖1C是圖1B的次級感測放大器及其上層連線的俯視圖。這兩個圖是為了闡明本發明的第一實施例的次級感測放大器的內連線而繪製。
請參照圖1B，在圖1A的結構上方的上層連線例如有導線116 1-15、第一金屬層1M 1-15以及用來連接導線116 1-15、第一金屬層1M 1-15與上層的金屬(例如圖1C的2M 1-10)的接觸窗C1。導線116 1-15例如是由鎢(W)製成的。
請參照圖1C，在圖1B的結構上方的上層連線例如有第二金屬層2M 1-10、第三金屬層3M 1-6以及用來連接2M 1-10與3M 1-6的接觸窗C2。因此，在一實施例中，互補電晶體102a的源極S1與互補電晶體104b的閘極G2之間的內連線包括場接觸窗110 1、導線116 3、一個接觸窗C1、第一金屬層1M 3、第二金屬層2M 3、第一金屬層1M 12、另一個接觸窗C1、導線116 12與閘極接觸窗108 2。
圖2是圖1C的次級感測放大器的電路圖。
請參照圖2，為了獲得高品質的次級感測放大器10，需求一種具有一致的電阻和電流方向的互補電晶體之品質布局(quality layout)。例如，希望使連線電阻R1和R2、R3和R4、R5和R6、R7和R8具有相同的數值，因此接觸窗的數量和/或位置以及佈線的類型和寬度可以設計成相同的。例如，在圖1C中，第二金屬層2M 5和2M 6(即佈線)具有相同的類型和寬度，並且用於將互補電晶體104a連接到互補電晶體106a的接觸窗C1和場接觸窗110 3-6的數量和/或位置與那些用於將互補電晶體104b連接到互補電晶體106b的相同，因此連線電阻R5和R6的數值相同。此外，佈線的電阻可以在寬度和長度上進行調整，以使其相同。
為了明確電路圖與布局之間的連線電阻R1-R8的相對位置，請參照圖1D。圖1D是圖1B的次級感測放大器上方的上層連線的俯視圖。舉例來說，連線電阻R4是形成在第二金屬層2M 3，第二金屬層2M 3是用來連接互補電晶體102b的源極S1與互補電晶體104a的閘極G2；依此類推。
圖3A是根據本發明的第二實施例的一種次級感測放大器的俯視圖，其中使用第一實施例的元件符號來表示相同或類似的構件。相同的構件的說明可參照上述的相關內容，於此不再贅述。
請繼續參照圖3A，所述次級感測放大器30同樣包括半導體基板100、第一對互補電晶體102a與102b、第二對互補電晶體104a與104b以及第三對互補電晶體106a與106b(亦即接地電晶體)。然而，第二對互補電晶體104a與104b以及第三對互補電晶體106a與106b是設置在垂直於中心線CL的方向上的第一對互補電晶體102a與102b之間。因此，第二對互補電晶體中的一個電晶體104a的電流方向I2a與另一個電晶體104b的電流方向I2b相同，且第三對互補電晶體中的一個電晶體106a的電流方向I3a與第三對互補電晶體中的另一個電晶體106b的電流方向I3b相同。所述第一對互補電晶體102a與102b的兩個閘極G1都通過閘極接觸窗108 1與後續描述的連線耦合至一節點(未示出)。此外，次級感測放大器30還包括一第三擴散區300位於所述半導體基板100內，且第二對互補電晶體104a與104b以及第三對互補電晶體106a與106b是設置在所述第三擴散區300內。第二擴散區300可為井區，且因此第二對互補電晶體的一個電晶體104a的源極/汲極以及第三對互補電晶體的一個電晶體106a的源極/汲極都可形成於第三擴散區300內；依此類推。在第二實施例中，所述互補電晶體如102a與102b、104a與104b或106a與106b也都被設計為具有相同的時序與電流承受能力來運作。
圖3B是圖3A的次級感測放大器及其上層連線的俯視圖，且圖3C是圖3B的次級感測放大器及其上層連線的俯視圖。這兩個圖是為了闡明本發明的第二實施例的次級感測放大器的內連線而繪製，且使用第一實施例的元件符號來表示相同或類似的構件。
請參照圖3B，在圖3A的結構上方的上層連線例如有導線116 1-18、第一金屬層1M 1-18以及用來連接導線116 1-18、第一金屬層1M 1-18與上層的金屬(例如圖3C的2M 1-8)的接觸窗C1。導線116 1-18例如是由鎢(W)製成的。
請參照圖3C，在圖3B的結構上方的上層連線例如有第二金屬層2M 1-8、第三金屬層3M 1-6以及用來連接2M 1-8與3M 1-6的接觸窗C2。因此，第一對互補電晶體102a與102b的兩個閘極G1之間的內連線包括一個閘極接觸窗108 1、導線116 9、一個接觸窗C1、第一金屬層1M 9、第二金屬層2M 8、第一金屬層1M 18、另一個接觸窗C1、導線116 18與另一個閘極接觸窗108 1。
圖3C的次級感測放大器的電路圖與圖2所示的相同，且為了明確電路圖與布局之間的連線電阻R1-R8的相對位置，請參照圖3D。
圖3D是圖3B的次級感測放大器上方的上層連線的俯視圖。舉例來說，連線電阻R4是形成在第二金屬層2M 4，且第二金屬層2M 4是用來連接互補電晶體102b的源極S1與互補電晶體104a的閘極G2；依此類推。如同第一實施例，接觸窗的數量和/或位置以及佈線的類型和寬度可以設計成相同的，以使連線電阻R1和R2、R3和R4、R5和R6、R7和R8具有相同的數值。
圖4A是根據本發明的第三實施例的一種次級感測放大器的俯視圖，其中使用第二實施例的元件符號來表示相同或類似的構件。相同的構件的說明可參照上述的相關內容，於此不再贅述。
請參照圖4A，所述次級感測放大器40包括半導體基板100、第一對互補電晶體102a與102b、第二對互補電晶體104a與104b以及作為接地電晶體的單一電晶體400。第二對互補電晶體104a與104b與單一電晶體400設置在垂直於中心線CL的方向上的第一對互補電晶體102a與102b之間。次級感測放大器40還可包括一第四擴散區402位於所述半導體基板100內，其中第二對互補電晶體104a與104b與單一電晶體400設置在所述第四擴散區402內。第四擴散區402可為井區。由於次級感測放大器40的布局與次級感測放大器30類似，所以第二對互補電晶體中的一個電晶體104a的電流方向I2a也與第二對互補電晶體中的另一個電晶體104b的電流方向I2b相同，且單一電晶體400的電流方向I4與電流方向I2a相同。
在第三實施例中，所述互補電晶體如102a與102b或104a與104b也都被設計為具有相同的時序與電流承受能力來運作。
圖4B是圖4A的次級感測放大器及其上層連線的俯視圖，且圖4C是圖4B的次級感測放大器及其上層連線的俯視圖。這兩個圖是為了闡明本發明的第三實施例的次級感測放大器的內連線而繪製，且使用第二實施例的元件符號來表示相同或類似的構件。第三實施例與第二實施例的差異在於第四擴散區402的範圍以及接地電晶體是單一電晶體400。
圖4C的次級感測放大器的電路圖如圖5所示，且為了明確電路圖與布局之間的連線電阻R1-R6的相對位置，請參照圖4D。
圖4D是圖4B的次級感測放大器上方的上層連線的俯視圖。舉例來說，連線電阻R6是形成在第二金屬層2M 5，第二金屬層2M 5是用來連接單一電晶體400的汲極D4到第三金屬層3M 1；依此類推。如同第一實施例，接觸窗的數量和/或位置以及佈線的類型和寬度可以設計成相同的，以使連線電阻R1和R2、R3和R4、R5 1和R5 2具有相同的數值。
圖6是根據本發明第四實施例的一種半導體記憶體元件的方塊圖。
請參照圖6，所述半導體記憶裝置60包括數個記憶胞陣列600，且每個記憶胞陣列600具有彼此相對的一對第一側邊600a與一對第二側邊600b。半導體記憶裝置60還包括第一感測放大器(SA1)602與第二感測放大器(SA2)604、感測放大器驅動器606以及次級感測放大器608，其中次級感測放大器608可以是上述實施例中的一種次級感測放大器。第一感測放大器602與第二感測放大器604沿第一方向設置於接近所述記憶胞陣列600的第一側邊600a，其中所述第一方向平行於第一側邊600a。感測放大器驅動器606設置於第一感測放大器602與第二感測放大器604之間，其中所述感測放大器驅動器606具有平行於第二方向的寬度H，第二方向垂直於所述第一方向，其中感測放大器驅動器606的寬度H例如是根據設計規則（design rule）定義的最小空間。所述次級感測放大器608設置在第一感測放大器602與第二感測放大器604之間的感測放大器驅動器606旁，其中次級感測放大器608具有與感測放大器驅動器606的寬度H相同的寬度，且所述次級感測放大器608的中心線平行於所述第二方向。在一實施例中，半導體記憶裝置60還可包括次級X解碼器(sub X-decoder)610，沿所述第二方向設置於接近記憶胞陣列600的第二側邊600b。
綜上所述，本發明的次級感測放大器具有與感測放大器驅動器的寬度相同的寬度，因此晶片成本可因為次級感測放大器的小面積而降低。此外，本發明的次級感測放大器包括具有相同電流方向的互補電晶體，即使在通道和側壁形狀上存在製造差異，也可以保持電晶體的操作速率(operating speed)。因此，可以避免讀取操作上的延遲或失效。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30、40、608:次級放大感測器 100:半導體基板 102a、102b、602(SA1):第一對互補電晶體 104a、104b、604(SA2):第二對互補電晶體 106a、106b:第三對互補電晶體 108 1-3:閘極接觸窗 110 1-6:場接觸窗 112:第一擴散區 114:第二擴散區 116 1-18:導線 1M 1-18:第一金屬層 2M 1-10:第二金屬層 3M 1-6:第三金屬層 300:第三擴散區 400:單一電晶體 402:第四擴散區 60:半導體記憶裝置 600:記憶胞陣列 600a:第一側邊 600b:第二側邊 606:感測放大器驅動器 610:次級X軸解碼器 C1、C2:接觸窗 CL:中心線 D1:汲極 G1、G2:閘極 H:寬度 I1a、I1b、I2a、I2b、I3a、I3b、I4:電流方向 N1:節點 R1-R8、R5 1、R5 2:連線電阻 S1、S2:源極
圖1A是根據本發明的第一實施例的一種次級感測放大器的俯視圖。 圖1B是圖1A的次級感測放大器及其上層連線的俯視圖。 圖1C是圖1B的次級感測放大器及其上層連線的俯視圖。 圖1D是圖1B的次級感測放大器上方的上層連線的俯視圖。 圖2是圖1C的次級感測放大器的電路圖。 圖3A是根據本發明的第二實施例的一種次級感測放大器的俯視圖。 圖3B是圖3A的次級感測放大器及其上層連線的俯視圖。 圖3C是圖3B的次級感測放大器及其上層連線的俯視圖。 圖3D是圖3B的次級感測放大器上方的上層連線的俯視圖。 圖4A是根據本發明的第三實施例的一種次級感測放大器的俯視圖。 圖4B是圖4A的次級感測放大器及其上層連線的俯視圖。 圖4C是圖4B的次級感測放大器及其上層連線的俯視圖。 圖4D是圖4B的次級感測放大器上方的上層連線的俯視圖。 圖5是圖4C的次級感測放大器的電路圖。 圖6是根據本發明第四實施例的一種半導體記憶體元件的方塊圖。
10:次級放大感測器
100:半導體基板
102a、102b:第一對互補電晶體
104a、104b:第二對互補電晶體
106a、106b:第三對互補電晶體
1082:閘極接觸窗
1101、1103、1104、1105、1106:場接觸窗
112:第一擴散區
114:第二擴散區
1163:導線
1M3、1M12:第一金屬層
2M1-10:第二金屬層
3M1-6:第三金屬層
C1、C2:接觸窗
CL:中心線
G2:閘極
H:寬度
S1:源極

Claims (20)

  1. 一種次級感測放大器，包括： 半導體基板； 第一對互補電晶體，形成於所述半導體基板上，所述第一對互補電晶體以所述次級感測放大器的一中心線為對稱軸而呈線對稱地配置，並且所述第一對互補電晶體的閘極耦合至一節點； 第二對互補電晶體，形成於所述半導體基板上，所述第二對互補電晶體以所述次級感測放大器的所述中心線為所述對稱軸而呈線對稱地配置，其中所述第一對互補電晶體的源極耦合至所述第二對互補電晶體的閘極，且所述第一對互補電晶體的汲極耦合至所述第二對互補電晶體的源極；以及 至少一接地電晶體，形成於所述半導體基板上，所述接地電晶體與所述第二對互補電晶體串聯，其中 所述第二對互補電晶體中的一個電晶體的電流方向與另一個電晶體的電流方向相同。
  2. 如請求項1所述的次級感測放大器，其中所述第一對互補電晶體中的一個電晶體的電流方向與另一個電晶體的電流方向相同。
  3. 如請求項1所述的次級感測放大器，其中所述至少一接地電晶體是第三對互補電晶體，且所述第三對互補電晶體以所述次級感測放大器的所述中心線為所述對稱軸而呈線對稱地配置。
  4. 如請求項3所述的次級感測放大器，更包括： 第一擴散區，位於所述半導體基板內，其中所述第一對互補電晶體的一個電晶體與所述第二對互補電晶體的一個電晶體設置在所述第一擴散區內；以及 第二擴散區，位於所述半導體基板內，其中所述第一對互補電晶體的另一個電晶體與所述第二對互補電晶體的另一個電晶體設置在所述第二擴散區內。
  5. 如請求項4所述的次級感測放大器，其中所述第一擴散區和所述第二擴散區分離。
  6. 如請求項4所述的次級感測放大器，其中所述第一對互補電晶體與所述第二對互補電晶體設置在垂直於所述中心線的方向上的所述第三對互補電晶體之間。
  7. 如請求項3所述的次級感測放大器，其中所述第三對互補電晶體中的一個電晶體的電流方向與另一個電晶體的電流方向相同。
  8. 如請求項7所述的次級感測放大器，更包括第三擴散區，位於所述半導體基板內，其中所述第二對互補電晶體與所述第三對互補電晶體設置在所述第三擴散區內。
  9. 如請求項7所述的次級感測放大器，其中所述第二對互補電晶體與所述第三對互補電晶體設置在垂直於所述中心線的方向上的所述第一對互補電晶體之間。
  10. 如請求項1所述的次級感測放大器，其中所述至少一接地電晶體是單一電晶體。
  11. 如請求項10所述的次級感測放大器，更包括第四擴散區，位於所述半導體基板內，其中所述第二對互補電晶體與所述單一電晶體設置在所述第四擴散區內。
  12. 如請求項10所述的次級感測放大器，其中所述第二對互補電晶體與所述單一電晶體設置在垂直於所述中心線的方向上的所述第一對互補電晶體之間。
  13. 如請求項1所述的次級感測放大器，更包括用於內連線的多數個接觸窗與多數個佈線。
  14. 如請求項13所述的次級感測放大器，其中用於連接所述第一對互補電晶體中的一個電晶體的所述源極至所述第二對互補電晶體中的一個電晶體的所述閘極的所述多數個接觸窗的數量等同於用於連接所述第一對互補電晶體中的另一個電晶體的所述源極至所述第二對互補電晶體中的另一個電晶體的所述閘極的所述多數個接觸窗的數量。
  15. 如請求項13所述的次級感測放大器，其中用於連接所述第一對互補電晶體中的一個電晶體的所述汲極至所述第二對互補電晶體中的一個電晶體的所述源極的所述多數個接觸窗的數量等同於用於連接所述第一對互補電晶體中的另一個電晶體的所述汲極至所述第二對互補電晶體中的另一個電晶體的所述源極的所述多數個接觸窗的數量。
  16. 如請求項13所述的次級感測放大器，其中用於連接所述第一對互補電晶體中的一個電晶體的所述源極至所述第二對互補電晶體中的一個電晶體所述的閘極的所述多數個佈線的電阻等同於用於連接所述第一對互補電晶體中的另一個電晶體的所述源極至所述第二對互補電晶體中的另一個電晶體的所述閘極的所述多數個佈線的電阻。
  17. 如請求項13所述的次級感測放大器，其中用於連接所述第一對互補電晶體中的一個電晶體的所述汲極至所述第二對互補電晶體中的一個電晶體的所述源極的所述多數個佈線的電阻等同於用於連接所述第一對互補電晶體中的另一個電晶體的所述汲極至所述第二對互補電晶體中的另一個電晶體的所述源極的所述多數個佈線的電阻。
  18. 一種半導體記憶裝置，包括： 多數個記憶胞陣列，每個所述記憶胞陣列具有相對的一對第一側邊與一對第二側邊； 第一感測放大器與第二感測放大器，沿第一方向設置於接近所述記憶胞陣列的所述第一側邊，其中所述第一方向平行於所述第一側邊； 感測放大器驅動器，設置於所述第一感測放大器與所述第二感測放大器之間，其中所述感測放大器驅動器具有平行於第二方向的寬度，所述第二方向垂直於所述第一方向；以及 如請求項1~17中任一項所述的次級感測放大器，設置在所述第一感測放大器與所述第二感測放大器之間的所述感測放大器驅動器旁，其中所述次級感測放大器具有與所述感測放大器驅動器的所述寬度相同的寬度，且所述次級感測放大器的中心線平行於所述第二方向。
  19. 如請求項18所述的半導體記憶裝置，更包括次級X解碼器沿所述第二方向設置於接近所述記憶胞陣列的所述第二側邊。
  20. 如請求項18所述的半導體記憶裝置，其中所述感測放大器驅動器的所述寬度是根據設計規則定義的最小空間。
TW110120949A 2021-06-09 2021-06-09 次級感測放大器與半導體記憶裝置 TWI780754B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110120949A TWI780754B (zh) 2021-06-09 2021-06-09 次級感測放大器與半導體記憶裝置
CN202110702813.5A CN115458527A (zh) 2021-06-09 2021-06-24 次级感测放大器与半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110120949A TWI780754B (zh) 2021-06-09 2021-06-09 次級感測放大器與半導體記憶裝置

Publications (2)

Publication Number Publication Date
TWI780754B true TWI780754B (zh) 2022-10-11
TW202248885A TW202248885A (zh) 2022-12-16

Family

ID=84294533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120949A TWI780754B (zh) 2021-06-09 2021-06-09 次級感測放大器與半導體記憶裝置

Country Status (2)

Country Link
CN (1) CN115458527A (zh)
TW (1) TWI780754B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120224405A1 (en) * 2011-03-04 2012-09-06 Renesas Electronics Corporation Semiconductor device
US20130301370A1 (en) * 2009-07-30 2013-11-14 Elpida Memory, Inc. Semiconductor device having hierarchically structured bit lines and system including the same
US20150003146A1 (en) * 2013-06-27 2015-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and sense amplifier control method thereof
US20150103605A1 (en) * 2009-12-04 2015-04-16 Rambus Inc. Dram sense amplifier that supports low memory-cell capacitance
TW202025149A (zh) * 2018-12-18 2020-07-01 華邦電子股份有限公司 高效資料移動的方法以及揮發性記憶體裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130301370A1 (en) * 2009-07-30 2013-11-14 Elpida Memory, Inc. Semiconductor device having hierarchically structured bit lines and system including the same
US20150103605A1 (en) * 2009-12-04 2015-04-16 Rambus Inc. Dram sense amplifier that supports low memory-cell capacitance
US20120224405A1 (en) * 2011-03-04 2012-09-06 Renesas Electronics Corporation Semiconductor device
US20150003146A1 (en) * 2013-06-27 2015-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and sense amplifier control method thereof
TW202025149A (zh) * 2018-12-18 2020-07-01 華邦電子股份有限公司 高效資料移動的方法以及揮發性記憶體裝置

Also Published As

Publication number Publication date
TW202248885A (zh) 2022-12-16
CN115458527A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US10892004B2 (en) Sub word line driver of semiconductor memory device
TWI692770B (zh) 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法
JP2002016227A (ja) 半導体装置
TW201342535A (zh) 靜態隨機存取記憶裝置與結構
JP2008171977A5 (zh)
KR102332369B1 (ko) 4cpp sram 셀 및 어레이
KR100406760B1 (ko) 반도체 메모리 장치
US10535658B2 (en) Memory device with reduced-resistance interconnect
JPWO2019155559A1 (ja) 半導体集積回路装置
KR100473457B1 (ko) 반도체 기억장치
JPH0752757B2 (ja) 半導体記憶装置
US5539246A (en) Microelectronic integrated circuit including hexagonal semiconductor "gate " device
TWI780754B (zh) 次級感測放大器與半導體記憶裝置
JP2001358231A (ja) 半導体記憶装置
JP2001358232A (ja) 半導体記憶装置
CN111341360B (zh) 双端口sram
JP3324587B2 (ja) 半導体記憶装置
KR100541127B1 (ko) 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치
KR100291009B1 (ko) 반도체메모리장치용주변회로
US9048114B2 (en) Electronic device with an active region and transistors
US11581033B2 (en) Sub-sense amplifier layout scheme to reduce area
JP3386036B2 (ja) 半導体記憶装置
US5656850A (en) Microelectronic integrated circuit including hexagonal semiconductor "and"g
JP2001308204A (ja) 半導体記憶装置
KR20070036214A (ko) 반도체소자의 센스앰프

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent