KR100541127B1 - 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치 - Google Patents

워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치 Download PDF

Info

Publication number
KR100541127B1
KR100541127B1 KR1020030017076A KR20030017076A KR100541127B1 KR 100541127 B1 KR100541127 B1 KR 100541127B1 KR 1020030017076 A KR1020030017076 A KR 1020030017076A KR 20030017076 A KR20030017076 A KR 20030017076A KR 100541127 B1 KR100541127 B1 KR 100541127B1
Authority
KR
South Korea
Prior art keywords
word line
word
line
contact portion
pattern
Prior art date
Application number
KR1020030017076A
Other languages
English (en)
Other versions
KR20030076375A (ko
Inventor
세키네준이치
이시즈카카즈테루
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
엘피다 메모리, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤, 엘피다 메모리, 아이엔씨. filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20030076375A publication Critical patent/KR20030076375A/ko
Application granted granted Critical
Publication of KR100541127B1 publication Critical patent/KR100541127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

한 방향으로 연장하는 워드선의 단부에, 비대칭적인 컨택트를 마련한 DRAM 셀 어레이 패턴에 있어서, 해당 비대칭적인 컨택트에 의해 해당 컨택트의 부근에 생기는 워드선의 경사를, 컨택트와 워드선과의 사이에 돌출부를 마련함으로써, 시정한다. 돌출부는, 워드선에 대해 대칭으로 되도록 마련하여도 좋고, 비대칭적인 컨택트의 돌출 방향과 반대측에 마련하여도 좋다. 워드선뿐만 아니라, 비트선에 대해서도 마찬가지의 돌출부가 마련되어도 좋다.
반도체 장치, 경사, 기울어짐, 워드선, 컨택트

Description

워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치{SEMICONDUCTOR DEVICE BEING NOT INFLUENCED HARMFULLY BY THE INCLINATION OF WORD LINES AND BIT LINES}
도 1은 기존의 DRAM 셀 어레이 패턴의 한 예를 도시한 평면도.
도 2는 도 1에 도시한 어레이 패턴에 있어서의 문제점을 분명하게 하는 부분 단면도.
도 3은 도 1 및 도 2에 있어서 생기는 문제 발생 개소를 분명하게 하기 위한 부분 평면도.
도 4는 본 발명의 제 1의 실시예에 관한 DRAM 메모리 셀 어레이 패턴을 설명하는 평면도.
도 5는 도 4에 도시한 패턴을 X1에 따라 면을 자른 경우를 도시한 단면도.
도 6은 도 5를 더욱 구체적으로 설명하기 위한 상세 단면도.
도 7은 본 발명의 제 2의 실시예에 관한 DRAM 셀 어레이 패턴을 도시한 평면도.
도 8은 본 발명의 제 3의 실시예에 관한 DRAM 셀 어레이 패턴을 도시한 평면도.
도 9는 본 발명의 제 4의 실시예에 관한 DRAM 셀 어레이 패턴를 도시한 평면 도.
♠도면의 주요 부분에 대한 부호의 설명♠
21 : 메모리 셀 영역 22 : 더미 셀 영역
23 : 워드 드라이버부 24 : 센스 앰프부
31 : 확산층 32 : 워드선
34 : 스토리지 노드 35 : 대향 전극
36 : 스토리지 노드 컨택트 37 : 비트선 컨택트
38 : 워드 드라이버용 컨택트부 40 : 돌출부
발명의 배경
본 발명은, 반도체 장치, 특히 DRAM 등과 같이, 미세 가공을 필요로 하는 반도체 장치에 관한 것이다.
일반적으로, 제조 프로세스의 미세화에 의해, 프로세스의 마진이 극히 적어지고 있다. 이 경향은, 대용량화가 요구되고 있는 메모리 디바이스, 특히 DRAM에 있어서 현저하다.
기존의 DRAM 셀 어레이 패턴은, 예를 들면, 2차원 평면상에, 메모리 셀 영역과, 메모리 셀 영역의 외주부에 마련된 더미 셀 영역을 갖고 있다. 더미 셀 영역 은, 메모리 셀 영역의 상하 좌우에 배치되어 있다. 더미 셀 영역은, 제조 프로세스의 미세화에 의해, 메모리 셀 영역의 외주부에 생기는 광 근접 효과에 의한 형상의 흐트러짐에 의한 영향을 경감하기 위해 배치되어 있다. 또한, 메모리 셀 영역의 상하에 나타내여진 각 더미 셀 영역의 외측에는, 워드 드라이버부가 배치되어 있다. 한편, 메모리 셀 영역의 좌우 양측에는, 센스 앰프부가 배치되어 있다.
워드 드라이버부를 구성하는 각 워드 드라이버에 접속되는 컨택트 부분(워드 드라이버용 컨택트부라고 부른다)은, 더미 셀 영역상을 통하여 메모리 영역으로 연장하는 워드선에 각각 접속되어 있다. 한편, 센스 앰프부의 각 센스 앰프는, 더미 셀 영역을 통하여 비트선에 접속되어 있다.
여기서, 비트선이 연장하는 방향을 X방향으로 하고, 또한 워드선이 연장하는 방향을 Y방향으로 하면, 각 워드 드라이버부는, Y방향의 워드선의 양 단부에 배치되어 있는 것으로 된다. 각 워드 드라이버용 컨택트부 및 센스 앰프가 점유하는 면적은, 메모리 셀, 워드선의 피치보다 불가피하게 넓게 되어 버린다.
가령, 각 워드선에 대해 대칭적인 형상을 갖는 워드 드라이버용 컨택트부를 Y방향의 일단부에만 배치한 것에서는, 인접하는 워드 드라이버의 간격을 충분히 취하기 때문에, 워드 드라이버부의 점유 면적이 커져 버린다. 이 때문에, 워드 드라이버용 컨택트부를 워드선의 Y방향의 양단에 교대로 배치하는 구성, 즉, 얼터네이트형(alternate type) 구성이 채용되는 일이 있다.
얼터네이트형 구성을 채용한 경우, 워드선의 일단부에는, 1개 걸러서의 워드선에, 워드 드라이버용 컨택트부가 배치되는 것으로 된다. 또한, 워드선의 상부에 배치된 워드 드라이버용 컨택트부의 형상은, 각 워드선의 Y방향 중심에 대해 비대칭이고, 한쪽을 향하여 돌출되는 패턴을 갖고 있다.
이 결과, 워드 드라이버용 컨택트부는, 워드 드라이버용 컨택트부의 워드선의 좌측에 위치하는 워드선의 단부와 평면적으로 대향하는 부분을 갖고 있다. 다른한편, 워드선의 하부에 배치된 워드 드라이버용 컨택트부의 형상은, 각 워드선의 Y방향 중심에 대해 비대칭이고, 도시된 예의 경우, 도면의 다른 방향을 향하여 돌출되는 패턴을 갖고 있다. 이 결과, 워드 드라이버용 컨택트부는, 해당 컨택트부의 워드선의 우측에 위치하는 워드선의 단부와 평면적으로 대향하는 부분을 갖고 있다.
상기한 얼터네이트형 구성을 채용함으로써, 워드 드라이버 영역의 전체적인 면적을 축소할 수 있음과 함께, 메모리 셀 영역의 상하 양측에 배치되는 워드 드라이버 영역을 공통의 설계 룰로 설계할 수 있다. 이와 같은 구성에서는, 패턴은, 메모리 영역고 비교하여, 워드 드라이버 영역에서 드문드문하게 된다. 환언하면, 상술한 구성인 경우, 메모리 셀 어레이 단부 등에 있어서, 패턴의 밀도는, 조밀함으로부터 드문드문함으로 변화하는 것으로 된다.
한편, DRAM 셀 어레이 패턴에 있어서는, 반도체 기판 내에 섬 모양으로 형성된 확산층상에, 절연막을 사이에 두고, 워드선이 Y방향으로 배열되어 있는 한편, 워드선상에 절연막을 사이에 두고 X방향으로 비트선이 배열되어 있는 구조가 있다. 또한, 비트선상에는, 폴리실리콘 등에 의해 형성된 대향 전극이 층간 절연막을 사이에 두고 배치되어 있고, 워드선과 비트선과의 교차 부분에 형성된 메모리 셀에 대해 소정의 용량을 주기 위해 대향 전극과 메모리 셀의 일부를 구성하는 확산층이, 스토리지 노드의 스토리지 노드 컨택트에 의해 전기적으로 접속되어 있다. 또한, 비트선은, 비트선 컨택트에 의해 확산층에 접속되어 있다.
전술한 스토리지 노드 컨택트는, 워드선 및 비트선의 부근에 있어서의 반도체 기판에 형성된 확산층까지 달하는 컨택트 구멍 내에 형성되어 있다. 이 때문에, 2개의 스토리지 노드 컨택트에 의해 끼워진 상태로 되는 워드선도 있다.
패턴의 미세화와 함께 워드선의 간격이 좁아지면, 워드선 중에는, 단부에 있어서 기울어지거나, 또는, 경사지거나 하는 것이 관찰되었다. 또한 잘 관찰하면, 기울어지거나 경사지거나 하는 워드선은, 워드 드라이버를 접속하는 컨택트부에 접속된 워드선에 한정되어 있고, 컨택트부에 접속되지 않는 상태에서 종단(終端)된 워드선에는, 경사 등은 생기지 않는 것을 알 수 있었다.
또한, 기울어지거나 경사지거나 하는 워드선의 부분은, 컨택트부에 인접하고 있는 것도 알 수 있었다. 이 때문에, 컨택트부에 접속되고, 경사된 상태에 있는 워드선에 인접한 스토리지 노드 컨택트에서는, 스토리지 노드 컨택트가 충분히 열리지 않게 되고, 최악의 상태에서는, 오픈 상태로 되는 것이 판명되었다. 이 결과, 스토리지 노드 컨택트에 있어서의 컨택트 저항이 상승하고, DRAM의 수율을 저하시키고 있는 것을 알 수 있었다. 이것은, 워드선에 한하지 않고, 비트선에 있어도 마찬가지였다.
그러므로, 본 발명의 목적은, 워드선, 비트선 등에 있어서의 경사의 현상을 발견하고, 그 원인을 구명하여, 워드선, 비트선 등의 경사에 의한 영향이 없는 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은, 제조 프로세스가 미세화 하여도, 수율을 개선할 수 있는 반도체 장치를 제공하는 것이다.
이하, 본 발명을 특징 지우는 양태를 열거한다.
본 발명의 제 1의 양태에 의하면, 워드선과, 비트선과, 해당 워드선 및 해당 비트선에 인접하여 배치된 스토리지 노드를 구비하고, 상기 워드선 및 상기 비트선의 적어도 한쪽에는, 그 단부에 있어서의 경사를 방지하는 평면 패턴이 마련되어 있는 것을 특징으로 하는 반도체 장치를 얻을 수 있다.
본 발명의 제 2의 양태에 의하면 또한, 복수의 메모리 셀을 포함하는 메모리 셀 영역과, 해당 메모리 셀 영역을 서로 대향하는 양측으로부터 끼우는 2개의 워드 드라이버 영역을 구비하고, 상기 메모리 영역은, 상기 2개의 워드 드라이버 영역 사이에 한방향으로 연장하는 복수의 워드선과, 해당 워드선과 교차하는 방향으로 연장하는 비트선과, 상기 각 워드 드라이버 영역에 배치되고, 상기 워드선에 대해 1개 걸러서 접속된 비대칭 형상의 워드 드라이버용 컨택트부를 구비하고, 상기 워드선의 워드 드라이버용 컨택트부에 인접한 위치에는, 상기 비대칭 형상의 워드 드라이버용 컨택트부에 의해 생기는 해당 워드선의 경사를 방지하는 평면 패턴이 배치되어 있는 것을 특징으로 하는 반도체 장치를 얻을 수 있다.
본 발명의 제 3의 양태에 의하면 또한, 복수의 메모리 셀을 포함하는 메모리 셀 영역과, 해당 메모리 셀 영역을 서로 대향하는 양측으로부터 끼우는 2개의 워드 드라이버 영역을 구비하고, 상기 반도체 장치는, 0.15㎛ 이하의 설계 룰에 의해 제작된 것이고, 상기 메모리 영역은, 상기 2개의 워드 드라이버 영역 사이에 한 방향으로 연장하는 복수의 워드선과, 해당 워드선과 교차하는 방향으로 연장하는 비트선과, 상기 각 워드 드라이버 영역에 배치되고, 상기 워드선에 대해 1개 걸러서 접속된 워드 드라이버용 컨택트부를 구비하고, 상기 워드선의 워드 드라이버용 컨택트부는, 상기 워드선에 대해 대칭적인 형상을 구비하고, 이로써, 상기 반도체 장치는, 해당 워드선의 경사를 방지하는 것을 특징으로 하는 반도체 장치를 얻을 수 있다.
본 발명의 제 4의 양태에 의하면 또한, 전극 배선과, 신호 전송용 배선을 가지며, 상기 배선에 해당 배선이 연장하는 방향에 대해 비대칭적인 형상의 패턴이 존재하는 경우, 상기 배선이 연장하는 방향에 대해 대칭적인 형상의 돌출부로 이루어지는 평면 패턴을 상기 배선에 마련하고, 반도체 장치의 제조 프로세스에 있어서 상기 비대칭적인 형상의 패턴이 원인으로 되어 생기는 응력이 상기 평면 패턴의 앞의 상기 배선에 전하여지는 것을 억제한 것을 특징으로 하는 반도체 장치를 얻을 수 있다.
본 발명의 다른 목적, 특징 및 이점은, 하기의 설명을 통해 밝혀질 것이다.
이하, 본 발명의 실시예에 의한 반도체 장치에 관해 설명한다.
우선, 본 발명의 이해를 돕기 위해, 기존 기술에 관해 도 1 내지 도 3을 참조하여 설명한다.
도 1을 참조하여, 기존의 DRAM 셀 어레이 패턴에 관해 구체적으로 설명한다. 도시된 DRAM 셀 어레이 패턴은, 2차원 평면상에, 메모리 셀 영역(21)과, 메모리 셀 영역(21)의 외주부에 마련된 더미 셀 영역(22)을 가지며, 도시된 더미 셀 영역(22)은 메모리 셀 영역(21)의 상하 좌우에 배치되어 있다. 이 더미 셀 영역(22)은 제조 프로세스의 미세화에 의해, 메모리 셀 영역(21)의 외주부에 생기는 광 근접 효과에 의한 형상의 흐트러짐에 의한 영향을 경감하기 위해 배치되어 있다.
또한, 도 1의 상하에 도시된 각 더미 셀 영역(22)의 외측에는, 워드 드라이버부(23)가 배치되고, 다른 한편, 도면의 좌우 양측에는 센스 앰프부(24)(도면에서는 우측의 센스 앰프부만이 도시되어 있다)가 배치되어 있다.
워드 드라이버부(23)를 구성하는 각 워드 드라이버에 접속되는 컨택트 부분(워드 드라이버용 컨택트부라고 부른다)(38)은, 더미 셀 영역(22)상을 통하여 메모리 영역(21)으로 연장하는 워드선(32)에 각각 접속되고, 다른 한편, 센스 앰프부(24)의 각 센스 앰프는 더미 셀 영역(22)를 통하여 비트선(33)에 접속되어 있다. 여기서, 비트선(33)이 연장하는 방향을 X방향, 워드선(32)이 연장하는 방향을 Y방향으로 하면, 각 워드 드라이버부(23)는 Y방향의 워드선(32)의 양 단부에 배치되어 있는 것을 알 수 있다.
도시된 바와 같이, 각 워드 드라이버용 컨택트부(38) 및 센스 앰프가 점유하는 면적은, 메모리 셀, 워드선(32)의 피치보다 불가피하게 넓게 되어 버린다. 여기서, 각 워드선(32)에 대해 대칭적인 형상을 갖는 워드 드라이버용 컨택트부(38)를 Y방향의 일단부에만 배치한 것에서는, 인접하는 워드 드라이버의 간격을 충분히 취 하기 때문에, 워드 드라이버부(23)의 점유 면적이 커져 버린다. 이 때문에, 도시된 예에서는, 워드 드라이버용 컨택트부(38)를 워드선(32)의 Y방향의 양단에 교대로 배치하는 구성, 즉, 얼터네이트형 구성이 채용되고 있다. 이 구성을 채용한 경우, 워드선(32)의 일단부에는, 1개 걸러서 워드선(32)에, 워드 드라이버용 컨택트부(38)가 배치되는 것으로 된다. 또한, 워드선(32)의 상부에 배치된 워드 드라이버용 컨택트부(38)의 형상은, 각 워드선(32)의 Y방향 중심에 대해, 비대칭이고, 도시된 예의 경우, 도면의 좌측으로 돌출된 패턴을 갖고 있다. 이 결과, 워드 드라이버용 컨택트부(38)는, 해당 워드 드라이버용 컨택트부(38)의 워드선(32)의 좌측에 위치하는 워드선(32)의 단부와 평면적으로 대향하는 부분을 갖고 있다. 다른 한편, 워드선(32)의 하부에 배치된 워드 드라이버용 컨택트부(38)의 형상은, 각 워드선(32)의 Y방향 중심에 대해, 비대칭이고, 도시된 예의 경우, 도면의 우측으로 돌출된 패턴을 갖고 있다. 이 결과, 워드 드라이버용 컨택트부(38)는, 해당 컨택트부(38)의 워드선(32)의 우측에 위치하는 워드선(32)의 단부와 평면적으로 대향하는 부분을 갖고 있다.
상기한 얼터네이트형 구성을 채용함으로써, 워드 드라이버 영역(23)의 전체적인 면적을 축소할 수 있음과 함께, 메모리 셀 영역(21)의 상하 양측에 배치되는 워드 드라이버 영역(23)을 공통의 설계 룰로 설계할 수 있다.
이와 같은 구성에서는, 패턴은 메모리 영역(21)과 비교하여, 워드 드라이버 영역(23)에서 드문드문하게 된다. 환언하면, 상술한 구성의 경우, 메모리 셀 어레이 단부 등에 있어서, 패턴의 밀도는 조밀함으로부터 드문드문함으로 변화하는 것 으로 된다.
한편, 도 1에 도시한 DRAM 셀 어레이 패턴의 X1선에 있어서 단면을 도 2에 도시한다. 반도체 기판(26) 내에 섬 모양으로 형성된 확산층(31)상에, 절연막을 사이에 두고, 워드선(32)이 Y방향으로 배열되어 있고, 다른 한편, 워드선(32)상에는, 절연막을 사이에 두고 X방향으로 비트선(33)이 배열되어 있다. 또한, 비트선(33)상에는, 층간 절연막을 사이에 두고, 폴리실리콘 등에 의해 형성된 대향 전극(35)이 배치되어 있고, 워드선(32)과 비트선(33)과의 교차 부분에 형성된 메모리 셀에 대해 소정의 용량을 주기 위해, 해당 대향 전극(35)과 메모리 셀의 일부를 구성하는 확산층(31)이, 스토리지 노드(34)의 스토리지 노드 컨택트(36)에 의해 전기적으로 접속되어 있다. 또한, 비트선(33)은 비트선 컨택트(37)(도 1)에 의해, 확산층(31)에 접속되어 있다.
전술한 스토리지 노드 컨택트(36)는, 워드선(32) 및 비트선(33)의 부근에 있어서의 반도체 기판(26)에 형성된 확산층(31)까지 달하는 컨택트 구멍 내에 형성되어 있고, 도 2에 도시된 바와 같이, 2개의 스토리지 노드 컨택트(36)에 의해, 끼여진 상태로 되는 워드선(32)도 생긴다.
패턴의 미세화와 함께 워드선(32)의 간격이 좁아지면, 워드선(32) 중에는, 단부에 있어서 기울어지거나, 또는 경사지거나 하는 것이 관찰되었다. 또한, 잘 관찰하면, 기울어지거나 경사지거나 하는 워드선(32)은, 워드 드라이버를 접속하는 컨택트부(38)에 접속된 워드선(32)에 한정되고, 컨택트부(38)에 접속되지 않는 상태에서 종단된 워드선(32)에는 경사 등은 생기지 않는 것을 알 수 있었다.
또한, 기울어지거나 경사지거나 하는 워드선(32) 부분은, 도 1에 도시된 컨택트부(38)에 인접하고 있는 것도 알 수 있었다. 이 때문에, 컨택트부(38)에 접속되고, 경사진 상태에 있는 워드선(32)에 인접한 스토리지 노드 컨택트(36)에서는, 도 2의 파선으로 둘러싸여진 부분과 같이, 스토리지 노드 컨택트(36)가 충분하게는 열리지 않게 되고, 최악의 상태에서는, 오픈 상태로 되는 것이 판명되었다. 이 결과, 스토리지 노드 컨택트(36)에 있어서의 컨택트 저항이 상승하고, DRAM의 수율을 저하시키고 있는 것을 알 수 있었다. 이것은, 워드선에 한하지 않고, 비트선에 있어서도 마찬가지였다.
이와 같이, 본 발명은, 메모리 셀 어레이 단부 등과 같이 패턴 밀도가 조밀함으로부터 드문드문함으로 변화하는 개소, 즉, 도 3의 부분(10)에 있어서의 패턴의 구성이 수율에 영향을 주는 것을 발견하고, 그 개선책을 제안하는 것이다.
본 발명자 등의 연구에 의하면, 전술한 바와 같이, DRAM 등의 반도체 장치에서는, 메모리 셀 어레이 단부에 있어서의 패턴의 기울어짐, 경사가 관찰되는 일이 많아졌었는데, 이 중, 워드선의 단부에 있어서의 패턴의 기울어짐, 경사는, 워드 드라이버에의 접속 부분의 형상에 의존하고 있는 것을 알 수 있었다. 즉, 도 1에 도시한 바와 같이, 워드선(32)에 접속된 컨택트부(38)의 패턴이 워드선(32)이 연장하는 방향(Y방향)에 대해 비대칭인 경우, 워드선(32)의 기울어짐, 경사는, 컨택트부(38)가 돌출되는 방향으로 발생하는 것이 관찰되었다. 이것은, 패턴의 기울어짐, 경사는, 메모리 셀 어레이의 외주에 배치된 워드 드라이버의 형상의 언밸런스, 즉, 워드 드라이버의 돌출되는 형상에 기인하는 것이 판명되었다.
이것을, 도 3에 의해 더 설명하면, 도 3에 도시한 바와 같이, 워드선(32)이 연장하는 방향에 대해 비대칭적인 컨택트부(38)에 워드선(32)이 접속되면, 컨택트부(38)에 근접한 위치의 워드선(32)의 파선 부분이, 제조 프로세스에 있어서의 워드선(32) 형성 후의 열처리에 의한, 형상적인 언밸런스에 의해, 컨택트부(38)의 돌출되는 방향으로(도 3에서는 우측) 끌려가고, 셀 어레이 단부에 있어서, 1개 걸러서 워드선(32)이 경사지는 현상이 확인되고, 그 결과로서, 도 2에 도시한 바와 같이, 워드선(32)의 간격이 좁게 되어 버리는 것을 알 수 있었다.
이것을 고려하여, 본 발명의 바람직한 실시예에서는, 메모리 셀 어레이의 더미 셀 부분에서 워드 드라이버와 접속하는 측의 워드선에 균등한 돌출을 마련하고, 이로써, 컨택트부(38)에 의한 언밸런스가 내측의 메모리 셀 영역에는 영향을 주지 않도록 하고, 외측의 워드 드라이버에는, 돌출의 범위 내에서 접속 가능하게 되도록 한다. 돌출의 크기에 관해서는, 광 근접 효과를 고려하여 결정한다. 이것은 비트선과 센스 앰프와의 접속부에 있어서도, 마찬가지의 구성을 채용하는 것이 가능하다.
또한, 본 발명자 등의 연구에 의하면, 컨택트부(38)의 형상을 워드선(32)의 Y방향에 대해 대칭적인 패턴으로 하면, 상기한 바와 같이 워드선에 균등한 돌출부를 추가하지 않아도 경사를 방지할 수 있는 것도 확인되었다. 이 경우, 메모리 영역으로부터 인출된 컨택트부(38)를 상하로부터 끼우는 워드 드라이버 영역(23)의 위치가 어긋나 버리고, 한 쪽의 워드 드라이버 영역에 있어서의 배선 룰을 그대로 다른 쪽의 워드 드라이버 영역의 배선 룰에는 적용할 수 없게 되지만, 0.15㎛ 이하 의 설계 룰에서는, 피치의 어긋남에 수반하는 위치 어긋남 및 위치 어긋남에 의한 면적의 확대는 극히 작다.
이하, 본 발명의 실시예에 의한 반도체 장치를 도면을 참조하여 설명한다.
제 1의 실시예
도 4 및 도 5를 참조하여, 본 발명의 제 1의 실시예에 관한 DRAM 셀 어레이 패턴을 설명한다. 도 4는 해당 DRAM 셀 어레이 패턴의 평면도이고, 도 5는 도 4의 X1에 따른 단면도이다.
도 4 및 도 5에 있어서, 도 1 및 도 8과 대응하는 부분은, 동일한 참조 번호로 나타내고 있다. 도면으로부터도 분명한 바와 같이, 도시된 DRAM 셀 어레이 패턴은, 도 1과 마찬가지로, 메모리 셀 영역(21), 더미 셀 영역(22), 워드 드라이버부(23), 센스 앰프부(24), 메모리 셀 트랜지스터를 형성하는 확산층(31)을 구비하고 있다. 또한, 워드선(32), 비트선(33), 데이터를 축적하는 용량이 되는 스토리지 노드(34), 스토리지 노드의 대향 전극(35), 스토리지 노드와 확산층을 접속하는 스토리지 노드 컨택트(36), 비트선(33)과 확산층(31)을 접속하는 비트선 컨택트(37), 워드선(32)와 워드 드라이버(도시하지 않음)를 접속하는 컨택트부(38)가 마련되어 있다. 워드 드라이버부(23)는 얼터네이트 방식으로 워드선 2개에 대해, 1개 워드 드라이버가 접속되고, 도 4의 상하로부터 1개 걸러서, 컨택트부(38)를 통하여 워드선(32)에 접속되어 있다.
도시된 예에서는, 메모리 셀 영역(21)의 외주에, 더미 셀 영역(22)이 마련되어 있고, 또한, 그 외측에 워드 드라이버부(23) 및 센스 앰프부(24)가 배치되어 있 다.
도 4로부터도 분명한 바와 같이, 본 발명에 관한 DRAM 셀 어레이 패턴은, 도 4의 상하에 배치된 워드 드라이버(23)와 더미 셀 영역(22)과의 경계 영역에 있는 워드선(32)에, 워드선(32)의 좌우에 균등하게 돌출된 돌출부(즉, 평면 패턴)(40)를 마련하고 있는 점에서, 도 1 내지 제 3에 도시한 기존의 DRAM 메모리 셀 어레이 패턴과 다르다. 즉, 패턴 밀도가 드문드문함으로부터 조밀함으로 변화하는 메모리 셀 영역(21)의 외주에서, 워드 드라이버와 접속하는 컨택트부(38)를 구비한 측의 워드선(32)에, 그 중심에 대해 임의의 길이로 대칭적인 형상을 갖는 돌출부(40)가 마련되어 있다. 이 돌출부(40)를 마련함으로써, 이 돌출부(40)보다 내측에 마련된 메모리 셀 영역(21)상에의 워드선(32)에 언밸런스한 응력이 가해지지 않도록 하고 있다.
도 4에 도시한 돌출부(40)는, 사각형 형상을 가지며, 워드선(32)의 양측에, 각각 돌출한 2개의 각형(角型)의 돌출부에 의해 구성하고 있다. 이들 돌출부는 인접하는 워드선(32)에 달하지 않을 정도 폭만큼, 워드선(32)로부터 돌출되어 있다. 이 경우, 돌출부(40)의 워드선(32)의 편측으로의 돌출 폭은, 워드선(32)과 워드 드라이버를 접속하는 컨택트부(38)의 X방향으로의 폭과 동등하거나 또는 좁으면, 워드선(32)의 피치에 영향을 주지 않는다. 따라서 이 구성에서는, 각 워드선(32)에 돌출부(40)를 마련하여도, 면적의 확대는 생기지 않는다.
또한, 도시되어 있는 바와 같이, 더미 셀 영역(22)상에 배치된 워드선(32)의 한 쪽의 단부에는, 돌출부(40)와 동일 형상의 돌출부(40')만이 마련되어 있고, 컨 택트부(38)는 마련되지 않는다.
상기한 바와 같이, 돌출부(40)의 크기는 워드선(32)의 피치에 영향을 주지 않기 때문에, 컨택트부(38)의 크기에도 영향을 주지 않고, 결과적으로, 컨택트부(38)보다 외측에 마련된 워드 드라이버는, 워드선(32)의 피치를 변경하는 일 없이 접속 가능하게 된다.
돌출부(40)의 크기에 관해서는, 마스크 패턴과 해당 마스크 패턴에 의해 형성되는 패턴이 형상적으로 변화하여 버리는 광 근접 효과를 고려하고, 배선의 오픈이나 쇼트가 일어나지 않는 범위에서 최대한으로 넓히도록 한다. 예를 들면, 폭 0.15㎛, 간격 0.15㎛ 피치의 워드선(32)인 경우, 편측 0.15㎛의 돌출을 마련하고, 간격은 전부 0.15㎛이 되도록 하면 좋다.
도 4에 도시한 바와 같이, 메모리 셀 영역(21)의 외주에서 워드선(32)이 연장하는 방향(Y방향)의 양측에 균등한 돌출을 마련하고 있다. 이 구성에 의해, 도 4에 도시한 바와 같이, 워드 드라이버와의 컨택트부(38)의 형상이, 워드선(32)이 연장하는 방향에 대해 대칭이 아니라도, 제조시의 열처리로 워드선(32)의 기울어짐, 경사를 방지할 수 있다. 이것은, 돌출부(40)에 의해 내측의 메모리 셀 영역(21)에는 돌출이 교행(橋桁; 다리 교각 위에 걸쳐 놓아 널빤지를 지탱케하는 도리)의 역할을 다하여, 워드선(32)의 기울어짐이 일어나지 않도록 한다.
이 결과, 도 5에 도시한 바와 같이, 폴리실리콘 등에 의해 형성된 워드선(32)에는, 컨택트부(38)의 부근에 있어서도, 도 2에 도시한 바와 같은 경사가 생기지 않는 것이 관측되었다. 이것은, 도 4에 도시한 바와 같은 돌출부(40, 40')를 비대칭적인 컨택트부(38)에 인접하여 마련함으로써, 비대칭적인 컨택트부(38)에 의해 각 워드선(32)에 가하여지는 응력을 조화시킬 수 있기 때문이라고 생각된다. 이것을 고려하면, 돌출부(40)는, 워드선(32)의 양측에 마련할 필요는 없고. 컨택트부(38)의 돌출 방향과 역방향에 마련한 것만으로도 좋다.
도 5에 도시한 바와 같이, 워드선(32)에는, 돌출부(40, 40')의 형성에 의해 경사가 생기지 않기 때문에, 스토리지 노드(34)로부터, 반도체 기판(26)에 형성된 확산층(31)에 달하는 스토리지 노드 컨택트(36)가, 워드선(32)의 경사에 의해 영향을 받는 일이 없다, 따라서 스토리지 노드 컨택트(36)의 크기를 일정하게 유지할 수 있고, 컨택트 저항을 일정하게 유지할 수 있다.
또한, 도시된 패턴에서는, 메모리 셀 영역(21)에서 워드선(32)의 기울어짐, 경사가 일어나지 않기 때문에, 워드선(32)의 간격을 균등하게 할 수 있다. 이 구성에 의하면, 기존 기술과 같이, 워드선(32)의 간격이 좁아진 경우, 워드선(32) 사이에 개구되어 있는 스토리지 노드 컨택트(36)가, 소망 사이즈를 확보할 수 없기 때문에 발생하던, 고저항으로의 접속 또는 오픈에 의한 불량을 없앨 수 있다. 따라서 본 발명에 관한 DRAM 메모리 셀 어레이 패턴은 수율의 향상을 도모할 수 있다.
도 6을 참조하여, 도 5에 도시한 구조를 단일의 메모리 셀을 예로 들어 설명한다. 반도체 기판(26)에는, STI(Shallow Trench Isolation)에 의해 절연 영역(261)이 마련되어 있고, 이 사이에는, 확산층(31)이 형성되어 있다. 도시된 예에서는, 절연 영역(261)은 반도체 기판(26) 속으로 확산층(31)보다도 깊게 형성되어 있다.
반도체 기판(26)상에는, 도 5와 마찬가지로, 소정 폭을 갖는 워드선(32)이 설계 룰에 의해 정해지는 간격으로 배열되어 있고, 각 워드선(32)은 절연막(42)에 의해 덮혀 있다. 도시된 워드선(32)은, 해당 워드선(32)의 두께보다 얇은 두께의 절연막에 의해 덮힌 상태에서 반도체 기판(26)상에 배열되어 있다. 각 워드선(32)의 상부에는, 절연막(42)보다도 두꺼운 절연막이 퇴적되고, 해당 절연막상에는, 워드선(32)과 교차하는 방향으로 배치된 비트선(33)이 파선으로 도시한 바와 같이 배열되어 있다.
또한, 비트선(33)상에는, 두꺼운 층간 절연막이 마련되고, 이 층간 절연막 상에는, 소정 두께의 대향 전극(35)이 배치되어 있다. 대향 전극(35)은 스토리지 노드(34)를 통하여 확산층(31)에 접속되어 있다. 여기서, 대향 전극(35)은 폴리실리콘에 의해 형성되어 있다. 이 구성에 있어서, 스토리지 노드(34)는, 확산층(31)과, 워드선(32) 사이에 마련된 상당히 좁은 컨택트 영역에 달하는 스토리지 노드 컨택트(36)에 의해 접속되어 있다. 여기서, 스토리지 노드 컨택트(36)는 셀프 얼라인먼트에 의해 형성되지만, 본 발명에서는, 워드선(32)에 기울어짐, 경사 등이 생기지 않기 때문에, 해당 스토리지 노드 컨택트(36)를 확실하게 확산층(31)상에 형성할 수 있다.
제 2의 실시예
도 7을 참조하면, 본 발명의 제 2의 실시예에 관한 DRAM 셀 어레이 패턴은, 워드선(32)에 마련한 돌출부(40a)의 형상이 도 4의 돌출부(40)의 형상과 다르다는 것 이외에는, 도 4의 어레이 패턴과 마찬가지이다. 즉, 도 7에 도시한 돌출부(40a) 는, 돌출부(40a)의 메모리 셀측을 테이퍼 형상으로 하고 있는 점에서, 도 4의 사각형 형상이 돌출부(40)와는 다르다. 광 근접 효과를 고려하면, 도 7과 같이, 돌출부(40a)를 테이퍼 형상으로 한 쪽이, 돌출부의 형상이 좋아지는 경우도 있는 것이 확인되었다.
제 3의 실시예
도 8을 참조하면, 본 발명의 제 3의 실시예에 관한 DRAM 셀 어레이 패턴은, 비트선(33)의 단부에 돌출부(45)를 마련한 것 이외에는, 도 4와 마찬가지이다. 이 예에서는, 워드선(32)의 컨택트부(38) 부근에, 돌출부(40)가 마련됨과 함께, 더미 영역(22)의 워드선(32)의 단부에도 돌출부(40')가 마련되어 있다. 이 패턴 구성에 의하면, 스토리지 노드 컨택트(36)는, 비트선(33)의 사이도 통과하기 때문에, 비트선(33)의 경사 대책도 행하고 있는 것을 알 수있다. 따라서 이 구성에서는, 워드선(32)뿐만 아니라, 비트선(33)에 있어서의 경사, 기울어짐을 방지할 수 있고, 보다 균일하게 스토리지 노드 컨택트(36)를 형성할 수 있다.
도시된 돌출부(45)는, 비트선(33)이 연장하는 방향(X방향)에 대해 대칭적인 사각형 형상을 갖고 있다.
제 4의 실시예
도 9에 도시된 본 발명의 제 4의 실시예에 관한 DRAM 셀 어레이 패턴은, 0.15㎛ 이하의 설계 룰을 채용한 DRAM 셀 어레이 패턴에 대해, 본 발명을 적용한 예이다. 도시된 바와 같이, 워드선(32) 및 비트선(33)에는 돌출부를 마련하지 않고, 워드선(32)과 워드 드라이버를 접속하는 컨택트부(38)를 워드선(32) 방향에 대 칭적인 형상으로 하고 있다. 이 구성은, 더미 셀을 사용하지 않는 경우에도 메모리 셀 어레이 단부의 형상을 균일하게 할 수 있다.
이 구성에서는, 도 9의 상측에 배치되는 워드 드라이버부(23)와, 하측에 배치되는 워드 드라이버부(23)가, 레이아웃상, 워드선(32)의 1피치에 상당하는 부분만큼, 서로 어긋나는 것으로 되지만, 워드선(32)의 피치가 작은 경우에는, 실제상, 문제가 되지는 않는다.
상기한 실시예는, 반도체 장치로서, DRAM의 셀 어레이 패턴을 예로 들어 설명했지만, 본 발명은 DRAM에 한하지 않고, SRAM, ROM, 플래시 메모리, MPU 등, 다층 배선 구조를 가지며, 0.15㎛ 정도의 피치로 배선이 행하여지는 반도체 장치에 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의한 반도체 장치에 있어서는, 메모리 셀 어레이 단에서 발생하는 워드선의 경사가 일어나지 않게 되어, 스토리지 노드 컨택트의 스페이스가 확보되기 때문에, 메모리 셀 어레이 단에서의 비트 불량이 개선되고, 수율이 향상한다.
이상, 복수의 실시예에 의해 본 발명이 설명되어 왔지만, 본 발명은, 당업자에 의하면, 여러가지의 변형 예로 실시할 수 있는 것은 말할 것도 없다. 예를 들면, 본 실시예에서는 DRAM에 관해서만 설명하였지만, 본 발명은, 미세 가공에 의해 제조되는 다른 반도체 장치, 예를 들면, SRAM, ROM, 플래시 메모리나, 메모리를 갖는 MPU 등에도 적용할 수 있다.

Claims (9)

  1. 워드선과, 비트선과, 해당 워드선 및 해당 비트선에 인접하여 배치되는 스토리지 노드를 구비하고,
    상기 워드선에는, 해당 워드선의 중심을 대칭축으로 하여 비선대칭의 형상을 갖는 컨택트부와, 메모리 영역에서부터 인출하는 상기 워드선에, 해당 워드선의 중심을 대칭축으로 하여 선대칭의 형상을 갖는 평면 패턴이 마련되고, 상기 평면 패턴은, 상기 워드선에서 보아 해당 컨택트부에 접속하기 바로 전에 마련되어 있고, 상기 평면 패턴에 의해 상기 워드선이 기울어지지 않도록 하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 워드선에 마련된 평면 패턴은, 상기 워드선의 양측에 서로 동등한 형상을 갖는 장출부에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 돌출부는 각각 사각형 형상을 갖고 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2항에 있어서,
    상기 장출부는, 상기 워드선의 양측에 해당 워드선의 중심을 대칭축으로 하여 선대칭의 형상의 테이퍼를 갖고 있는 것을 특징으로 하는 반도체 장치.
  5. 제 2항에 있어서,
    상기 돌출부는 워드 드라이버 접속용 컨택트부와 더미 셀부와의 경계부에 마련되어 있는 것을 특징으로 하는 반도체 장치.
  6. 복수의 메모리 셀을 포함하는 메모리 셀 영역과, 그 메모리 셀 영역을 서로 대향하는 양측에서 끼우는 2개의 워드 드라이버 영역을 구비하고,
    상기 메모리 영역은,
    상기 2개의 워드 드라이버 영역 사이에 한 방향으로 연장하는 복수의 워드선과,
    해당 워드선과 교차하는 방향으로 연장하는 비트선과,
    상기 각 워드 드라이버 영역에 배치되고, 상기 워드선에 대해 1개 걸러 접속된, 해당 워드선의 중심을 대칭축으로 하여 비선대칭의 형상을 갖는 워드 드라이버용 컨택트부를 구비하고,
    상기 워드선의 워드 드라이버용 컨택트부에 인접한 위치에는, 상기 워드선에 접속되고, 또한, 상기 원드선의 중심을 대칭축으로하여 선대칭의 형상을 갖는 평면 패턴이, 상기 워드 드라이버용 컨택트부에 인접하여 배치되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 비대칭 형상의 워드 드라이버용 컨택트부는, 대응하는 워드선의 한 쪽에 돌출한 형상을 구비하고,
    상기 평면 패턴은, 상기 컨택트의 돌출측과는 반대측에 상기 워드선으로부터 돌출된 돌출부를 적어도 구비하고 있는 것을 특징으로 하는 반도체 장치.
  8. 삭제
  9. 전극 배선과, 신호 전송용 배선을 가지며,
    상기 전극 배선 및 상기 신호 전송용 배선의 적어도 하나는, 상기 배선의 연장 방향에 대해 비대칭인 형상의 패턴을 갖고 있고,
    상기 배선의 연장 방향에 대해 대칭적인 형상의 돌출부로 이루어진 평면 패턴을 더 갖고 있고,
    반도체 장치의 제조 프로세스에 있어서 상기 비대칭인 형상의 패턴이 원인이 되어 생기는 응력이 상기 평면 패턴의 앞의 상기 배선에 전하여지는 것을 억제하는 것을 특징으로 하는 반도체 장치.
KR1020030017076A 2002-03-22 2003-03-19 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치 KR100541127B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00081838 2002-03-22
JP2002081838A JP3866599B2 (ja) 2002-03-22 2002-03-22 半導体装置

Publications (2)

Publication Number Publication Date
KR20030076375A KR20030076375A (ko) 2003-09-26
KR100541127B1 true KR100541127B1 (ko) 2006-01-10

Family

ID=29230304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030017076A KR100541127B1 (ko) 2002-03-22 2003-03-19 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치

Country Status (4)

Country Link
US (1) US6839264B2 (ko)
JP (1) JP3866599B2 (ko)
KR (1) KR100541127B1 (ko)
TW (1) TWI222213B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454131B1 (ko) * 2002-06-05 2004-10-26 삼성전자주식회사 라인형 패턴을 갖는 반도체 소자 및 그 레이아웃 방법
KR100693879B1 (ko) * 2005-06-16 2007-03-12 삼성전자주식회사 비대칭 비트 라인들을 갖는 반도체 장치 및 이를 제조하는방법
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
US8072023B1 (en) * 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
JP2011023646A (ja) * 2009-07-17 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造管理方法
JP5972058B2 (ja) * 2012-06-13 2016-08-17 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888162A (ja) 1994-09-19 1996-04-02 Fujitsu Ltd 半導体装置の製造方法
JP3526981B2 (ja) 1995-09-13 2004-05-17 株式会社ルネサステクノロジ 半導体集積回路の配線構造
US6094370A (en) * 1996-06-10 2000-07-25 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
JPH10135426A (ja) 1996-10-28 1998-05-22 Hitachi Ltd 半導体集積回路装置と情報処理システム
JP2930110B2 (ja) * 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
JP3485739B2 (ja) 1996-12-09 2004-01-13 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
JP2003282731A (ja) 2003-10-03
JP3866599B2 (ja) 2007-01-10
TW200402143A (en) 2004-02-01
US20030235091A1 (en) 2003-12-25
US6839264B2 (en) 2005-01-04
KR20030076375A (ko) 2003-09-26
TWI222213B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
JP3368002B2 (ja) 半導体記憶装置
US6137713A (en) Semiconductor storage device
KR101102764B1 (ko) 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
JP4980571B2 (ja) ソースストラッピングを有する記憶素子のセルアレイ
KR100683295B1 (ko) 수직형 트랜지스터를 구비한 메모리 셀의 레이아웃 및 배선 설계
KR100532437B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR100210629B1 (ko) 반도체 메모리 소자
JP2638487B2 (ja) 半導体記憶装置
JPH06120447A (ja) 半導体装置の導電層接続構造およびその構造を備えたｄｒａｍ
KR100541127B1 (ko) 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치
KR100532458B1 (ko) 마스크 및 포토리소그래피 친화성을 가지며 전기적 특성이향상된 반도체 메모리 소자
JP3137185B2 (ja) 半導体記憶装置
JP2010161173A (ja) 半導体記憶装置
KR100273779B1 (ko) 소형 반도체 스토리지 장치 및 그 제조방법
KR20010003628A (ko) 반도체 메모리셀 구조 및 제조방법
KR100291009B1 (ko) 반도체메모리장치용주변회로
KR20100048119A (ko) 고집적 반도체 기억 장치
KR101168559B1 (ko) 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
JPH11168192A (ja) 半導体記憶装置
KR101076793B1 (ko) 반도체 기억 장치 및 그의 제조 방법
JPH05291521A (ja) 半導体装置の製造方法
US7138676B2 (en) Semiconductor device and manufacturing the same having multiple trenches formed in plural element regions or trench groups
KR100611396B1 (ko) 반도체 소자의 퓨즈
KR20060038595A (ko) 오버래이 마진을 높일 수 있는 반도체 소자 제조 방법
KR100689542B1 (ko) 6ｆ2 구조의 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee