JPS596067B2 - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPS596067B2
JPS596067B2 JP50030096A JP3009675A JPS596067B2 JP S596067 B2 JPS596067 B2 JP S596067B2 JP 50030096 A JP50030096 A JP 50030096A JP 3009675 A JP3009675 A JP 3009675A JP S596067 B2 JPS596067 B2 JP S596067B2
Authority
JP
Japan
Prior art keywords
semiconductor memory
data lines
memory
memory cell
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50030096A
Other languages
English (en)
Other versions
JPS51105730A (ja
Inventor
清男 伊藤
勝博 下東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50030096A priority Critical patent/JPS596067B2/ja
Publication of JPS51105730A publication Critical patent/JPS51105730A/ja
Publication of JPS596067B2 publication Critical patent/JPS596067B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、半導体メモリに関する。
とくに、ＬＳＩ製作時にマスク目合せずれが生じても、
２本のデータ線の電気特性が平衡になるようにした半導
体メモリのレイアウトに関するものである。本発明者ら
はさきに特願昭５０−１９７１９号（昭和５０年２月１
９日出願）にて２交点ビットの半導体メモリを特許出願
した。この２交点ビット、すなわち、対をなす２本のデ
ータ線とワード線のつくる２交点のうち一方にのみメモ
リセルを設けた構成のメモリをはじめとして、ほぼ平行
に配置された対をなす２本のデータ線に読み出し信号を
とり出し、これらの信号を差動のセンスアンプで検出す
る半導体メモリでは、対をなすゼータ線Ｄ１、Ｄ２は互
いに電気的に平衡でなければならない。ところが、たと
えばこのデータ線に接続するメモリセルのトランジスタ
のゲート用のマスク（通常ポリシリコン形成用マスク）
が、ＬＳＩ製作時に上下いずれかに目合せがずれると、
２本のデータ線Ｄ、、Ｄ、の拡散層の不平衡が生じ、し
たがつてＤ１、Ｄ２の容量に不平衡が生じて、これが雑
音源になり、メモリセルの占有面積を小さくできない主
原因となつていた。これを常に平衡させるにはＤ１、Ｄ
２をメモリセルアレイの中ほどで交叉させればよい。第
１図はこのための結線図の一例である。このような結線
によりデータ線Ｄ１、Ｄ２の中ほどを交叉させれば、た
とえばＤｌ、Ｄ２の上下に多数個配列したトランジスタ
のゲートの位置が上下に多少ずれて（、交叉した左右で
容量の増減が相殺してデータ線Ｄ１、Ｄ２の電気的な平
衡はくずれない。
したがつて高密度で、しかも雑音の少ないメモリが容易
に作成できる。なお、データ線の交叉は１回に限らず複
数回交叉させても良い。なお上記は１トランジスタ／ビ
ットのセルについての説明だが、２本のデータ線を持つ
メモリセルに常に適用できることは自明である。
【図面の簡単な説明】
第１図は本発明の実施例である。

Claims (1)

    【特許請求の範囲】
  1. １ 複数のメモリセルが接続されてほぼ平行に配置され
    た対をなす第１、第２のデータ線に読み出し信号をとり
    出し、これらの信号を差動のセンスアンプで検出する半
    導体メモリにおいて、前記第１、第２のデータ線を途中
    で交叉させたことを特徴とする半導体メモリ。
JP50030096A 1975-03-14 1975-03-14 半導体メモリ Expired JPS596067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50030096A JPS596067B2 (ja) 1975-03-14 1975-03-14 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50030096A JPS596067B2 (ja) 1975-03-14 1975-03-14 半導体メモリ

Publications (2)

Publication Number Publication Date
JPS51105730A JPS51105730A (ja) 1976-09-18
JPS596067B2 true JPS596067B2 (ja) 1984-02-08

Family

ID=12294240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50030096A Expired JPS596067B2 (ja) 1975-03-14 1975-03-14 半導体メモリ

Country Status (1)

Country Link
JP (1) JPS596067B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS59188889A (ja) * 1984-03-28 1984-10-26 Hitachi Ltd 半導体メモリ
JPH07118518B2 (ja) * 1985-10-04 1995-12-18 日本電気株式会社 半導体メモリ

Also Published As

Publication number Publication date
JPS51105730A (ja) 1976-09-18

Similar Documents

Publication Publication Date Title
US5014110A (en) Wiring structures for semiconductor memory device
JP2825031B2 (ja) 半導体メモリ装置
US5815428A (en) Semiconductor memory device having hierarchical bit line structure
US8310853B2 (en) Layout structure of bit line sense amplifiers for a semiconductor memory device
US6915251B2 (en) Memories having reduced bitline voltage offsets
US6657880B1 (en) SRAM bit line architecture
KR100300047B1 (ko) 노이즈 간섭 방지를 위한 데이터라인 배열 구조를 갖는 반도체 메모리 소자
US6094390A (en) Semiconductor memory device with column gate and equalizer circuitry
JP2006344650A (ja) 半導体装置及び半導体装置の配線方法
US6765833B2 (en) Integrated circuit devices including equalization/precharge circuits for improving signal transmission
JPS6362837B2 (ja)
JPS596067B2 (ja) 半導体メモリ
US6215690B1 (en) Semiconductor memory devices having shared data line contacts
US6548903B2 (en) Semiconductor integrated circuit
JPH0582746A (ja) 半導体記憶装置
JP2743459B2 (ja) 半導体記憶装置
JP3241351B2 (ja) センスアンプ、半導体装置及び半導体記憶装置
JPS5812195A (ja) 半導体記憶装置
JPH0677397B2 (ja) 半導体記憶装置
JPS63292489A (ja) ダイナミツクｒａｍ
KR0130954B1 (ko) 반도체 기억장치
JPS6156598B2 (ja)
JPS603702B2 (ja) 体導体メモリ
JPH0244767A (ja) センスアンプ回路
JPS6019597B2 (ja) 半導体メモリ