JP2006344650A - 半導体装置及び半導体装置の配線方法 - Google Patents

半導体装置及び半導体装置の配線方法 Download PDF

Info

Publication number
JP2006344650A
JP2006344650A JP2005166864A JP2005166864A JP2006344650A JP 2006344650 A JP2006344650 A JP 2006344650A JP 2005166864 A JP2005166864 A JP 2005166864A JP 2005166864 A JP2005166864 A JP 2005166864A JP 2006344650 A JP2006344650 A JP 2006344650A
Authority
JP
Japan
Prior art keywords
diffusion region
bit line
gate
diffusion
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005166864A
Other languages
English (en)
Other versions
JP4912621B2 (ja
Inventor
Akio Iwata
明郎 岩田
Manabu Ito
学 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005166864A priority Critical patent/JP4912621B2/ja
Priority to EP05256264.2A priority patent/EP1739750B1/en
Priority to US11/245,049 priority patent/US7541655B2/en
Priority to KR1020050103738A priority patent/KR100817637B1/ko
Priority to CNB2005101173649A priority patent/CN100501996C/zh
Publication of JP2006344650A publication Critical patent/JP2006344650A/ja
Application granted granted Critical
Publication of JP4912621B2 publication Critical patent/JP4912621B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 負荷容量のアンバランスを軽減でき、さらには実装面積を削減できる半導体装置を提供する。
【解決手段】 半導体装置は、拡散領域Ａ１と、ゲートＧ１と、拡散領域Ａ２と、ゲートＧ２と、拡散領域Ａ３とで２個のトランジスタを構成する第１回路１と、拡散領域Ｂ１と、ゲートＧ１と、拡散領域Ｂ２と、ゲートＧ２と、拡散領域Ｂ３とで２個のトランジスタを構成する第２回路２とを備える。拡散領域Ａ１とＢ３、拡散領域Ａ２とＢ２、拡散領域Ａ３とＢ１とを接続、または拡散領域Ａ１とＡ３とＢ２、拡散領域Ａ２とＢ１とＢ３を接続して使用すると、製造過程で拡散層とゲートの位置関係がずれたとしても、負荷容量のアンバランスが生じることがない。
【選択図】 図４

Description

本発明は、半導体装置及びその配線方法に関し、具体的には、メモリのビット線制御回路として好適な半導体装置及びその配線方法に関する。
半導体メモリのうちスタティックＲＡＭは、高速動作が可能であるので、中央処理装置（ＣＰＵ）内部のレジスタあるいはキャッシュメモリとして広く使用されており、近年記憶容量の大容量化、読み出しの一層の高速化に対する要望がますます強くなっている。
スタティックＲＡＭのメモリセルには、１本のワード線とビット線対ＢＬ、ＢＬＢが接続され、ワード線が”１”のときに、ビット線対ＢＬ、ＢＬＢを介して、ビットデータの読み出し及び書き込みが行なわれる。高速化が要求されている読み出しは、通常メモリセルの値に応じてＢＬとＢＬＢ間に生じる微小電位差をセンスアンプにより増幅することにより行なわれる（特許文献１参照）。
このとき、ビット線対の微小電位差がメモリセルの値を正確に示すように、従来から次のような手段が採用されている。一つは、各ビット線を電源電位ＶＤＤに接続する二つのＰＭＯＳトランジスタ（プリチャージャ）を用いて、読み出し前に両ビット線の電位をＨｉｇｈにプリチャージすることであり、他の一つは、ビットライン間を接続する一つのＰＭＯＳトランジスタ（イコライザ）により、両ビット線を同電位にすることである。
しかしながら、記憶容量を大きくするために集積度を高くすると、負荷容量が大きくなり、ビット線対間に生じる電位差は小さく、その変化もゆるやかになる。したがって、ビット線対間の負荷容量に誤差があると、記憶内容の正確な読み出しができない。すなわち、微小電位差をメモリセルの値を反映したものとするためには、ＢＬとＢＬＢの負荷容量を限りなく等しく設計する必要がある。言い換えれば、ＢＬとＢＬＢの負荷容量を限りなく等しくしなければ、高い歩留まりを得ることはできない。
なお、スタティックＲＡＭの配線形成時のマスクずれによる負荷容量のアンバランスを防止するために、ビット線対を途中で入れ替わるようにすることが提案されている（特許文献２参照）。
特開２００３−１０９３７９号公報 特開昭０２−８９３６０号公報
本発明は、負荷容量のアンバランスを軽減でき、さらには実装面積を削減できる半導体装置を提供することを目的とする。
上記課題を解決するために、本発明による半導体装置は、隣接して設けられた第１及び第２のゲートと、該ゲートの長手方向に設けられた複数の回路を有し、前記複数の回路の各々は、前記第１及び第２のゲートと、前記第１及び第２のゲートを横切る方向に形成された３つの拡散領域とを備え、前記複数の回路の拡散領域を選択して接続することを特徴とする。
前記複数の回路は少なくとも、第１の拡散領域と前記第１のゲートと第２の拡散領域と前記第２のゲートと第３の拡散領域とをこの順に備えた第１の回路と、第４の拡散領域と前記第１のゲートと第５の拡散領域と前記第２のゲートと第６の拡散領域とをこの順に備えた第２の回路とを有し、第１の回路の拡散領域と第２の回路の拡散領域を選択して接続することができる。
さらに、前記第１の拡散領域と第６の拡散領域とを接続し、前記第３の拡散領域と第４の拡散領域とを接続し、前記第２の拡散領域と第５の拡散領域とを接続するようにしてもよく、前記第１の拡散領域と、第３の拡散領域と、第５の拡散領域とを接続し、前記第２の拡散領域と、第４の拡散領域と、第６の拡散領域とを接続するようにしてもよい。
本発明は、上記のように構成したので、ゲートと拡散層との配置がずれたとしても、負荷容量の変動がない。また、２個のトランジスタで拡散領域の一つを共通するので、実装面積をコンパクトにできる。
本発明の実施の形態を説明する前に、本発明の作用効果を明らかにするために、従来提案されている関連技術を説明し、関連技術との対比で本発明の概要を説明する。
図１（ａ）は、従来のビット線対に接続されたプリチャージ回路６０とイコライザ回路７０とを備えるビットライン制御回路を示す。プリチャージ回路６０は、一方のビット線ＢＬを電源電位ＶＤＤに接続可能なＰＭＯＳトランジスタ６１と、他方のビット線対ＢＬＢを電源電位ＶＤＤに接続可能なＰＭＯＳトランジスタ６２とからなる。イコライザ回路７０は、ソースとドレインが各ビット線に接続されたＰＭＯＳトランジスタ７１からなる。３個のトランジスタ６１，６２，７１は、プリチャージ信号ＰＣＨがゲートに入力すると導通し、ビット線対ＢＬ、ＢＬＢの電位を電源電位ＶＤＤとし、かつ強制的に同電位とする。
図１（ｂ）は、図１（ａ）のビットライン制御回路を構成する半導体集積回路上面の模式図を示す。図１（ｂ）の参照数字８１〜８５は、ＰＭＯＳトランジスタを形成するための拡散領域を示し、参照数字９１〜９３は、例えばポリシリコンからなるゲートを示す。電気的接続のための配線となる金属層は、図示を明瞭にするために、省略してある。ゲート９１、９２は、プリチャージ回路６０を構成するＰＭＯＳトランジスタ６１、６２のゲートとなっている。拡散領域８１は、ＰＭＯＳトランジスタ６１のドレインに対応し、ビットラインＢＬに接続される。拡散領域８２は、ＰＭＯＳトランジスタ６１のソースに対応し、電源電位ＶＤＤに接続される。また、拡散領域８３は、ＰＭＯＳトランジスタ６２のドレインであり、ビットラインＢＬＢに接続される。拡散領域８２は、ＰＭＯＳトランジスタ６１のソースでもあり、電源電位ＶＤＤに接続される。このように、拡散領域８１〜８３とゲート９１、９２で、プリチャージ回路が構成される。
また、拡散領域８４、ゲート９３、拡散領域８５は、ＰＭＯＳトランジスタ６３すなわちイコライザ７０を構成している。拡散領域８４は、ビットラインＢＬに接続され、拡散領域８５は、ビットラインＢＬＢに接続されている。
図１(ａ)（ｂ）に示す従来の回路では、図１（ｂ）から明らかなように、プリチャージトランジスタすなわちＰＭＯＳトランジスタ６１、６２が平行配置されているにもかかわらず、イコライズトランジスタすなわちＰＭＯＳトランジスタ７１が単独配置であるので、ＰＭＯＳトランジスタ７１の両側、すなわち拡散領域８４、８５の外側に空き領域が生じ、実装密度を高くすることができない。
図２(ａ)（ｂ）に、実装密度を上げるために提案された関連技術を示す。図１（ａ）（ｂ）と同一の箇所には同一の符号を付してある。図２(ａ)の回路は、図１（ａ）の回路のイコライザを構成するトランジスタ７１に代えて、二つのＰＭＯＳトランジスタ７２、７３を用いて平行配置となるように構成したものである。図２（ｂ）に、図２（ａ）のイコライザを半導体集積回路として実現したものを示す。図２（ｂ）では、図１(ｂ)の拡散領域８４、８５に隣接する空き領域を利用するために、イコライザをコンパクトに構成できる。
すなわち、図２（ｂ）のイコライザ回路７０は、トランジスタ７２を構成する、ビット線ＢＬに接続してソースとして機能する拡散領域８７と、ゲート９５と、ビット線ＢＬＢに接続してドレインとして機能する拡散領域８６を有し、さらにトランジスタ７３を構成する、ビット線ＢＬＢに接続してソースとして機能する拡散領域８８と、ゲート９６と、ビット線ＢＬに接続してドレインとして機能する拡散領域８７とを有する。このように、ビット線ＢＬに接続する拡散領域８７を、トランジスタ７２と７３とで共有することにより、実装面積を減少させている。しかしながら、イコライザ回路７０としてみると、拡散領域ＢＬとＢＬＢの面積が異なることになり、ビットラインＢＬとＢＬＢの負荷容量がアンバランスになる欠点を有している。
さらに、これらの回路は、次のような共通する問題点がある。一般に、半導体製造では、各種マスクを用いてパターン形成を繰り返すが、拡散層形成のためのパターンとゲート形成のパターンとがずれると、拡散層とゲートの位置ずれが起こる。このずれは、ロット間の性能のばらつきとなる。図３に、図１（ｂ）の回路を製造するときのパターンのずれを示す。図から明らかなように、プリチャージ回路では、拡散領域８１と８３で幅が異なり、イコライザ回路では、拡散領域８４と８５で幅が異なっている。これでは、プリチャージトランジスタ、イコライズトランジスタともに、ビット線対ＢＬ、ＢＬＢに接続する拡散領域が変動して、ビットラインの負荷容量がアンバランスとなる。図２（ｂ）のプリチャージ回路も同様で、拡散層とゲートとの位置ずれがあると、ビット線間に負荷容量のアンバランスが生じる。
本発明によれば、ビット線対の負荷容量のアンバランスが生じることがなく、さらに実装面積を小さくできる半導体装置を提供することができる。
図４(ａ)は、本発明による半導体装置を模式的に示す図である。本発明による半導体装置は、ゲートＧ１、Ｇ２及び拡散領域Ａ１〜Ａ３、拡散領域Ｂ１〜Ｂ３を備える。拡散領域Ａ１と、ゲートＧ１と、拡散領域Ａ２と、ゲートＧ２と、拡散領域Ａ３とで２個のトランジスタからなる第１回路１が構成され、拡散領域Ｂ１と、ゲートＧ１と、拡散領域Ｂ２と、ゲートＧ２と、拡散領域Ｂ３とで２個のトランジスタからなる第２回路２が構成される。本発明によると、第１回路１の拡散領域Ａ１〜Ａ３と第２回路２の拡散領域Ｂ１〜Ｂ３とを選択して接続する。例えば、拡散領域Ａ１とＢ３、拡散領域Ａ３とＢ１とを接続、または拡散領域Ａ１とＡ３とＢ２、拡散領域Ａ２とＢ１とＢ３を接続して使用する。このようにすれば、図４（ｂ）から分かるように、製造過程で拡散層とゲートの位置関係がずれたとしても、拡散領域の面積は、
（Ａ１）＋（Ｂ３）＝（Ａ３）＋（Ｂ１）＝一定
（Ａ１）＋（Ａ３）＋（Ｂ２）＝（Ａ２）＋（Ｂ１）＋（Ｂ３）＝一定
となり、負荷容量が変化せず、負荷容量のアンバランスが生じることがない。また、各回路の２個のトランジスタは、一つの拡散領域を共有するので、実装面積を比較的小さくできる。
以下、図５〜７を参照して、本発明の実施の形態を説明する。図５は、ＳＲＡＭの多数のメモリセル４０に接続された本実施形態のビット線制御回路１０を示す。ＳＲＡＭは、マトリクス状に配置された多数のメモリセルからなる。メモリセルは、６つのトランジスタからなり、中央の４つのトランジスタがインバータをクロス接続した形態で、１ビットの値を記憶し、ワード線ＷＬが”１”のときにビット線対ＢＬ、ＢＬＢを介して書き込み／読み出しが可能となる。読み出しは、センスアンプ（図示せず）を用いてビット線ＢＬとＢＬＢ間の微小電位差を増幅して読み出す。
ビット線制御回路１０は、プリチャージ回路２０とイコライザ回路３０を備え、読み出しを開始するに当たって、プリチャージ信号ＰＣＨを各トランジスタのゲートに印加することにより、プリチャージ回路２０においてはビット線対ＢＬとＢＬＢを電源電位ＶＤＤに充電し、さらにイコライザ回路３０においてはビット線対ＢＬ、ＢＬＢの電位を強制的に等しくする。
本実施形態では、プリチャージ回路２０、イコライザ３０ともに平行配置された回路を、ビット線方向に並ぶように分割して構成する。図２(ａ)と比較すると分かるように、プリチャージ回路２０、イコライザ３０ともに二分割され、ビット線方向にトランジスタが二重に配置される。
プリチャージ回路２０は、平行配置されたＰＭＯＳトランジスタ２１と２２からなる回路と平行配置されたＰＭＯＳトランジスタ２３と２４からなる回路に分割されている。トランジスタ２１は、電源電位ＶＤＤをビット線ＢＬに接続可能で、トランジスタ２２は、電源電位ＶＤＤをビット線ＢＬＢに接続可能である。また、トランジスタ２１のビット線ＢＬ方向下方に形成されたトランジスタ２３は、電源電位ＶＤＤをビット線ＢＬＢに接続可能で、トランジスタ２２のビット線ＢＬＢ方向下方に形成されたトランジスタ２４は、電源電位ＶＤＤをビット線ＢＬに接続可能である。
イコライザ回路３０は、平行配置されたＰＭＯＳトランジスタ３１と３２からなる回路と平行配置されたＰＭＯＳトランジスタ３３と３４からなる回路に分割される。トランジスタ３１は、ソースをビット線ＢＬに、ドレインをビット線ＢＬＢに接続する。これに対して、トランジスタ３２は、ソースをビット線ＢＬＢに接続し、ドレインにビット線ＢＬに接続する。さらに、トランジスタ３１のビット線ＢＬ下方に形成されたトランジスタ３３は、トランジスタ３１と逆に、ソースをビット線ＢＬＢに、ドレインをビット線ＢＬに接続し、トランジスタ３２のビット線ＢＬＢ方向下方に形成されたトランジスタ３４は、トランジスタ３２と逆に、ソースをビット線ＢＬに、ドレインをビット線ＢＬＢに接続する。このように接続されたトランジスタ３１〜３４のゲートに信号を与えて導通させると、ビット線対ＢＬ，ＢＬＢが強制的に導電位となる。
図６に、図５の回路を半導体集積回路として実現する回路配置の模式的な上面図を示す。斜線部はゲートを示し、ブロックは拡散領域を示す。接続のための配線層は、図の理解を容易にするために省略している。
図５のビット線ＢＬに沿って並んだトランジスタ２１、２３、３１、３３のゲートは、図５のゲート１１に対応し、図５のトランジスタ２２、２４、３２、３４のゲートは、図６のゲート１２に対応する。図５に示すように、各ゲートは共通に接続されており、図６では、ゲート１１とゲート１２とは、接続部１３で接続されている。プリチャージ回路２０は、拡散領域４１〜４５とゲート１１，１２で構成され、イコライザ回路３０は、拡散領域５１〜５６と、ゲート１１，１２で構成される。
プリチャージ回路２０のトランジスタ２１は、ゲート１１の両側に、ビット線ＢＬに接続されるドレインである拡散領域４１と電源電位ＶＤＤに接続されるソースである拡散領域４２を備えている。また、トランジスタ２２は、ゲート１２の両側にビット線ＢＬＢに接続されるドレインである拡散領域４３と電源電位ＶＤＤに接続されるソースである拡散領域４２を備えている。さらに、トランジスタ２３は、ゲート１１の両側に、ビット線ＢＬＢに接続されるドレインである拡散領域４４と電源電位ＶＤＤに接続されるソースである拡散領域４５を備えている。トランジスタ２４は、ゲート１２の両側に、ビット線ＢＬに接続されるドレインである拡散領域４６と電源電位ＶＤＤに接続されるソースである拡散領域４５を備えている。
ビット線方向に分割されたトランジスタ２１、２３とを比較すると、いずれもソースは電源電位に接続されるが、ドレインについては、トランジスタ２１がビット線ＢＬに、トランジスタ２３がビット線ＢＬＢに接続されている。同様に、ビット線方向に分割されたトランジスタ２２、２４についても同様、いずれもソースは電源電位に接続されるが、ドレインは、それぞれビット線ＢＬＢとＢＬに接続されている。
イコライザ回路のトランジスタ３１は、ゲート１１の両側に、ビット線ＢＬに接続されるソースである拡散領域５２とビット線ＢＬＢに接続されるドレインである拡散領域５１を備えている。また、トランジスタ３２は、ゲート１２の両側に、ビット線ＢＬＢに接続されるソースである拡散領域５２とビット線ＢＬに接続されるドレインである拡散領域５２を備えている。さらに、トランジスタ３３は、ゲート１１の両側に、ビット線ＢＬＢに接続されるソースである拡散領域５５とビット線ＢＬに接続されるドレインである拡散領域５４を備えている。また、トランジスタ３４は、ゲート１２の両側に、ビット線ＢＬに接続されるソースである拡散領域５６とビット線ＢＬＢに接続されるドレインである拡散領域５５を備えている。
このように、トランジスタが平行配置されたプリチャージ回路とイコライザ回路を分割して、ビット線対ＢＬとＢＬＢに接続される拡散領域を図５にように選択すると、ゲートの左右の拡散領域について、図の左では、上からビット線ＢＬに接続される拡散領域４１、ビット線ＢＬＢに接続される拡散領域４４、ビット線ＢＬＢに接続される拡散領域５１、ビット線ＢＬに接続される拡散領域５４が並び、図の右では、ビット線ＢＬＢに接続される拡散領域４３、ビット線ＢＬに接続される拡散領域４６、ビット線ＢＬＢに接続される拡散領域５３、ビット線ＢＬに接続される拡散領域５６が並ぶ。
図７は、図６の構成のビット線制御回路を半導体プロセスで製造する場合に、拡散領域とゲートとでずれが生じた場合を示す。図では、左の拡散領域の幅Ｌｆは右の拡散領域の幅Ｌｒより短くなっている。
しかしながら、ビット線ＢＬとＢＬＢの負荷容量を考えると、プリチャージ回路では、ビット線ＢＬに接続されるのが、拡散領域４１と拡散領域４６であり、ビット線ＢＬＢに接続されるのが、拡散領域４３と拡散領域４４とであり、ちょうど左右に分割して配置され、その面積は、
（拡散領域４１）＋（拡散領域４６）＝（拡散領域４３）＋（拡散領域４４）＝一定
となり、拡散層とゲートとのずれがあっても、負荷容量の変化は起こらない。
また、イコライザ回路では、ビット線ＢＬに接続されるのが、拡散領域５２、５４、５６であり、ビット線ＢＬＢに接続されるのが、拡散領域５１、５３、５５であり、その面積は、
（拡散領域５２）＋（拡散領域５４）＋（拡散領域５６）
＝（拡散領域５１）＋（拡散領域５３）＋（拡散領域５５）＝一定
となり、拡散層とゲートとのずれがあっても、負荷容量の変化は起こらない。
以上に述べた本発明の実施の態様は、次のとおりである。
（付記１）
隣接して設けられた第１及び第２のゲートと、
該ゲートの長手方向に設けられた複数の回路を有し、
前記複数の回路の各々は、前記第１及び第２のゲートと、前記第１及び第２のゲートを横切る方向に形成された３つの拡散領域とを備え、前記複数の回路の拡散領域を選択して相互に接続することを特徴とする半導体装置。
（付記２）
前記複数の回路は少なくとも、
第１の拡散領域と前記第１のゲートと第２の拡散領域と前記第２のゲートと第３の拡散領域とをこの順に備えた第１の回路と、
第４の拡散領域と前記第１のゲートと第５の拡散領域と前記第２のゲートと第６の拡散領域とをこの順に備えた第２の回路とを有し、
第１の回路の拡散領域と第２の回路の拡散領域を選択して接続することを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の拡散領域と第６の拡散領域とを接続し、
前記第３の拡散領域と第４の拡散領域とを接続し、
前記第２の拡散領域と第５の拡散領域とを接続することを特徴とする付記２に記載の半導体装置。
（付記４）
さらに、メモリセルと
メモリセルに接続するビット線対ＢＬ、ＢＬＢを備え、
前記第１の拡散領域と第６の拡散領域とを、一方のビット線ＢＬに接続し、
前記第３の拡散領域と第４の拡散領域とを、他方のビット線ＢＬＢに接続し、
前記第２の拡散領域と第５の拡散領域とを、電源に接続することを特徴とする付記３に記載の半導体装置。
（付記５）
前記第１の拡散領域と、第３の拡散領域と、第５の拡散領域とを接続し、
前記第２の拡散領域と、第４の拡散領域と、第６の拡散領域とを接続することを特徴とする付記２に記載の半導体装置。
（付記６）
さらに、メモリセルと
メモリセルに接続するビット線対ＢＬ、ＢＬＢを備え、
前記第１の拡散領域と、第３の拡散領域と、第５の拡散領域とを、一方のビット線ＢＬに接続し、
前記第２の拡散領域と、第４の拡散領域と、第６の拡散領域とを、他方のビット線ＢＬＢに接続することを特徴とする付記５に記載の半導体装置。
（付記７）
さらに、第７の拡散領域と前記第１のゲートと第８の拡散領域と前記第２のゲートと第９の拡散領域とをこの順に備える第３の回路と、
第１０の拡散領域と前記第１のゲートと第１１の拡散領域と前記第２のゲートと第１２の拡散領域とをこの順に備える第４の回路とを備え、
前記第７の拡散領域と、第９の拡散領域と、第１１の拡散領域とを、一方のビット線ＢＬに接続し、
前記第８の拡散領域と、第１０の拡散領域と、第１２の拡散領域とを、他方のビット線ＢＬＢに接続することを特徴とする付記４に記載の半導体装置。
（付記８）
第１及び第２のゲートと、該第１及び第２のゲートを横切る方向に形成された３つの拡散領域とを有する複数の回路を備えた半導体装置の配線方法であって、
該複数の回路の拡散領域を選択して接続して、負荷容量をバランスさせることを特徴とする半導体装置の配線方法。
（付記９）
前記複数組の回路は少なくとも、
第１の拡散領域と前記第１のゲートと第２の拡散領域と前記第２のゲートと第３の拡散領域とをこの順に備えた第１の回路と、
第４の拡散領域と前記第１のゲートと第５の拡散領域と前記第２のゲートと第６の拡散領域とをこの順に備えた第２の回路とを有し、
前記第１の拡散領域と第６の拡散領域とを接続し、
前記第３の拡散領域と第４の拡散領域とを接続し、
前記第２の拡散領域と第５の拡散領域とを接続することを特徴とする付記８に記載の半導体装置の配線方法。
（付記１０）
前記複数組の回路は少なくとも、
第１の拡散領域と前記第１のゲートと第２の拡散領域と前記第２のゲートと第３の拡散領域とをこの順に備えた第１の回路と、
第４の拡散領域と前記第１のゲートと第５の拡散領域と前記第２のゲートと第６の拡散領域とをこの順に備えた第２の回路とを有し、
前記第１の拡散領域と、第３の拡散領域と、第５の拡散領域とを接続し、
前記第２の拡散領域と、第４の拡散領域と、第６の拡散領域とを接続することを特徴とする付記８に記載の半導体装置の配線方法。
(ａ)は、従来のビット線制御回路を示す図であり。（ｂ）は、(ａ）の回路を半導体に実装した半導体装置を模式的に示す図である。 (ａ)は、従来の他のビット線制御回路を示す図であり。（ｂ）は、(ａ）の回路を半導体に実装した半導体装置を模式的に示す図である。 図１（ｂ）のゲートと拡散層とのずれを模式的に示す図である。 本発明を概念的に示す図である。 本発明の実施形態であるビット線制御装置を示す図である。 図５のビット線制御装置を実装した半導体回路を模式的に示す図である。 図６の半導体回路のゲート拡散層とのずれを示す図である。
符号の説明
１ 第１の回路
２ 第２の回路
Ａ１〜Ａ３ 拡散領域
Ｂ１〜Ｂ３ 拡散領域
Ｇ１、Ｇ２ ゲート
１０ ビット線制御回路
２０ プリチャージ回路
２１〜２４ ＰＭＯＳトランジスタ
３０ イコライザ回路
３１〜３４ ＰＭＯＳトランジスタ
１１、１２ ゲート
４１〜４６ 拡散領域
５１〜５６ 拡散領域

Claims (8)

  1. 隣接して設けられた第１及び第２のゲートと、
    該ゲートの長手方向に設けられた複数の回路を有し、
    前記複数の回路の各々は、前記第１及び第２のゲートと、前記第１及び第２のゲートを横切る方向に形成された３つの拡散領域とを備え、前記複数の回路の拡散領域を選択して接続することを特徴とする半導体装置。
  2. 前記複数の回路は少なくとも、
    第１の拡散領域と前記第１のゲートと第２の拡散領域と前記第２のゲートと第３の拡散領域とをこの順に備えた第１の回路と、
    第４の拡散領域と前記第１のゲートと第５の拡散領域と前記第２のゲートと第６の拡散領域とをこの順に備えた第２の回路とを有し、
    第１の回路の拡散領域と第２の回路の拡散領域を選択して接続することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の拡散領域と第６の拡散領域とを接続し、
    前記第３の拡散領域と第４の拡散領域とを接続し、
    前記第２の拡散領域と第５の拡散領域とを接続することを特徴とする請求項２に記載の半導体装置。
  4. さらに、メモリセルと
    メモリセルに接続するビット線対ＢＬ、ＢＬＢを備え、
    前記第１の拡散領域と第６の拡散領域とを、一方のビット線ＢＬに接続し、
    前記第３の拡散領域と第４の拡散領域とを、他方のビット線ＢＬＢに接続し、
    前記第２の拡散領域と第５の拡散領域とを、電源に接続することを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の拡散領域と、第３の拡散領域と、第５の拡散領域とを接続し、
    前記第２の拡散領域と、第４の拡散領域と、第６の拡散領域とを接続することを特徴とする請求項２に記載の半導体装置。
  6. さらに、メモリセルと
    メモリセルに接続するビット線対ＢＬ、ＢＬＢを備え、
    前記第１の拡散領域と、第３の拡散領域と、第５の拡散領域とを、一方のビット線ＢＬに接続し、
    前記第２の拡散領域と、第４の拡散領域と、第６の拡散領域とを、他方のビット線ＢＬＢに接続することを特徴とする請求項５に記載の半導体装置。
  7. 第１及び第２のゲートと、該第１及び第２のゲートを横切る方向に形成された３つの拡散領域とを有する複数の回路を備えた半導体装置の配線方法であって、
    該複数の回路の拡散領域を選択して接続して、負荷容量をバランスさせることを特徴とする半導体装置の配線方法。
  8. 前記複数組の回路は少なくとも、
    第１の拡散領域と前記第１のゲートと第２の拡散領域と前記第２のゲートと第３の拡散領域とをこの順に備えた第１の回路と、
    第４の拡散領域と前記第１のゲートと第５の拡散領域と前記第２のゲートと第６の拡散領域とをこの順に備えた第２の回路とを有し、
    前記第１の拡散領域と第６の拡散領域とを接続し、
    前記第３の拡散領域と第４の拡散領域とを接続し、
    前記第２の拡散領域と第５の拡散領域とを接続することを特徴とする請求項７に記載の半導体装置の配線方法。
JP2005166864A 2005-06-07 2005-06-07 半導体装置及び半導体装置の配線方法 Expired - Fee Related JP4912621B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005166864A JP4912621B2 (ja) 2005-06-07 2005-06-07 半導体装置及び半導体装置の配線方法
EP05256264.2A EP1739750B1 (en) 2005-06-07 2005-10-06 Bit line precharge circuit
US11/245,049 US7541655B2 (en) 2005-06-07 2005-10-07 Semiconductor device and wiring method for semiconductor device
KR1020050103738A KR100817637B1 (ko) 2005-06-07 2005-11-01 반도체 장치 및 반도체 장치의 배선 방법
CNB2005101173649A CN100501996C (zh) 2005-06-07 2005-11-03 半导体器件以及用于半导体器件的布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005166864A JP4912621B2 (ja) 2005-06-07 2005-06-07 半導体装置及び半導体装置の配線方法

Publications (2)

Publication Number Publication Date
JP2006344650A true JP2006344650A (ja) 2006-12-21
JP4912621B2 JP4912621B2 (ja) 2012-04-11

Family

ID=37216097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005166864A Expired - Fee Related JP4912621B2 (ja) 2005-06-07 2005-06-07 半導体装置及び半導体装置の配線方法

Country Status (5)

Country Link
US (1) US7541655B2 (ja)
EP (1) EP1739750B1 (ja)
JP (1) JP4912621B2 (ja)
KR (1) KR100817637B1 (ja)
CN (1) CN100501996C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007023024B4 (de) * 2007-05-16 2014-09-11 Qimonda Ag Halbleiter-Speicherbauelement mit Vorladungs-/Homogenisier-Schaltung sowie elektronisches System mit einem derartigen Halbleiterspeicherbauelement und Speicherbauelement-Modul mit einem derartigen Halbleiter-Speicherbauelement
JP5711033B2 (ja) 2011-04-12 2015-04-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9685438B2 (en) * 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
US9698144B2 (en) 2015-08-19 2017-07-04 Raytheon Company Field effect transistor having loop distributed field effect transistor cells
KR20170035189A (ko) * 2015-09-22 2017-03-30 에스케이하이닉스 주식회사 비트라인 이퀄라이저
CN110503995A (zh) * 2019-08-19 2019-11-26 上海华力微电子有限公司 一种用于sram的读写优化电路
CN117690909A (zh) * 2022-09-01 2024-03-12 长鑫存储技术有限公司 半导体结构以及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997885A (ja) * 1995-09-28 1997-04-08 Denso Corp ゲートアレイ
JPH10313101A (ja) * 1997-05-09 1998-11-24 Toshiba Corp 半導体記憶装置
JP2006135322A (ja) * 2004-11-05 2006-05-25 Samsung Electronics Co Ltd 半導体メモリ装置の回路配線配置構造とその配置方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289360A (ja) 1988-09-27 1990-03-29 Nec Corp 半導体スタティックメモリ
JPH0383375A (ja) * 1989-08-25 1991-04-09 Sony Corp 半導体装置
US5036492A (en) * 1990-02-15 1991-07-30 Advanced Micro Devices, Inc. CMOS precharge and equalization circuit
US5079614A (en) * 1990-09-26 1992-01-07 S-Mos Systems, Inc. Gate array architecture with basic cell interleaved gate electrodes
US5166902A (en) 1991-03-18 1992-11-24 United Technologies Corporation SRAM memory cell
JP3266644B2 (ja) * 1991-04-08 2002-03-18 テキサス インスツルメンツ インコーポレイテツド ゲートアレイ装置
JPH0689586A (ja) 1992-09-10 1994-03-29 Fujitsu Ltd 半導体記憶装置
JPH06275795A (ja) 1993-03-19 1994-09-30 Fujitsu Ltd 半導体記憶装置
JP3286470B2 (ja) * 1994-08-09 2002-05-27 三菱電機株式会社 半導体集積回路、半導体集積回路の製造方法及びセルの配置方法
JP3752288B2 (ja) * 1995-12-11 2006-03-08 株式会社ルネサステクノロジ 半導体記憶装置
US5892261A (en) * 1997-01-07 1999-04-06 Winbond Electronics Corp. SRAM bitline pull-up MOSFET structure for internal circuit electro-static discharge immunity
JPH11214640A (ja) 1998-01-28 1999-08-06 Hitachi Ltd 半導体記憶素子、半導体記憶装置とその制御方法
JPH11234109A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体集積回路の設計方法および半導体集積回路
JP3647323B2 (ja) * 1999-07-30 2005-05-11 富士通株式会社 半導体集積回路
JP4262911B2 (ja) 2001-09-27 2009-05-13 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4153233B2 (ja) 2002-04-18 2008-09-24 富士通株式会社 ｐｎバラクタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997885A (ja) * 1995-09-28 1997-04-08 Denso Corp ゲートアレイ
JPH10313101A (ja) * 1997-05-09 1998-11-24 Toshiba Corp 半導体記憶装置
JP2006135322A (ja) * 2004-11-05 2006-05-25 Samsung Electronics Co Ltd 半導体メモリ装置の回路配線配置構造とその配置方法

Also Published As

Publication number Publication date
EP1739750A2 (en) 2007-01-03
US7541655B2 (en) 2009-06-02
EP1739750A3 (en) 2010-07-14
JP4912621B2 (ja) 2012-04-11
KR20060127728A (ko) 2006-12-13
EP1739750B1 (en) 2016-08-03
US20060273407A1 (en) 2006-12-07
CN100501996C (zh) 2009-06-17
KR100817637B1 (ko) 2008-03-27
CN1877835A (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
US7002866B2 (en) Semiconductor memory device
JP4357101B2 (ja) 半導体記憶装置
JP4912621B2 (ja) 半導体装置及び半導体装置の配線方法
US20080049484A1 (en) Semiconductor memory device where write and read disturbances have been improved
US8009506B2 (en) Memory architecture having multiple partial wordline drivers and contacted and feed-through bitlines
JP2017069420A (ja) 半導体装置および半導体装置の製造方法
US20200185392A1 (en) 3d integrated circuit random-access memory
JP4439082B2 (ja) 半導体記憶装置
US6711050B2 (en) Semiconductor memory
US6470304B1 (en) Method and apparatus for eliminating bitline voltage offsets in memory devices
CN113764017A (zh) 存储器装置以及存储器单元
JP2009016809A (ja) 半導体記憶装置
US6094390A (en) Semiconductor memory device with column gate and equalizer circuitry
US8107278B2 (en) Semiconductor storage device
JP5736224B2 (ja) 半導体記憶装置
JP2008159669A (ja) 半導体記憶装置
JP2009272587A (ja) 半導体記憶装置
JP5226094B2 (ja) 半導体記憶装置
US7782647B2 (en) Semiconductor memory device
US7569889B2 (en) Memory integrated circuit, in particular an SRAM memory integrated circuit, and corresponding fabrication process
JP3579068B2 (ja) 論理回路
JPH11145426A (ja) Ｄｒａｍ及びそのメモリセルアレイ
JP4063502B2 (ja) Ｄｒａｍメモリ
JPH08274271A (ja) 半導体記憶装置
JPS596067B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees