TWI692770B - 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法 - Google Patents

包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法 Download PDF

Info

Publication number
TWI692770B
TWI692770B TW106107266A TW106107266A TWI692770B TW I692770 B TWI692770 B TW I692770B TW 106107266 A TW106107266 A TW 106107266A TW 106107266 A TW106107266 A TW 106107266A TW I692770 B TWI692770 B TW I692770B
Authority
TW
Taiwan
Prior art keywords
metal
line
tcam
pad
signal line
Prior art date
Application number
TW106107266A
Other languages
English (en)
Other versions
TW201820320A (zh
Inventor
廖忠志
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201820320A publication Critical patent/TW201820320A/zh
Application granted granted Critical
Publication of TWI692770B publication Critical patent/TWI692770B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種包含三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列的電子電路。TCAM陣列包括包含第一訊號線之複數個TCAM單元。第一訊號線位於第一金屬層中。TCAM陣列包括包含第一金屬接合墊之連接結構。第一金屬接合墊位於不同於第一金屬層之第二金屬層中。電子電路包括位於TCAM陣列附近之周邊電路。周邊電路包括位於第一金屬層中之第一金屬線。第一金屬線在平面圖中在與第一訊號線平行但與第一訊號線對位不良的方向延伸。第一金屬接合墊與第一訊號線及第一金屬線兩者電耦接。

Description

包含三元內容可定址記憶體陣列的 電子電路、電子裝置及其方法
本揭露實施例是有關於一種電子電路，且特別是有關於一種包含三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列的電子電路。
晶片上之特徵之實際尺寸稱為「特徴大小」。減小晶片上特徵大小允許在每個晶片上製造更多組件，以及在每個矽晶圓上製造更多組件，進而降低每個晶圓及每個晶片上的製造成本。因為更多組件可變得可用以滿足功能要求，所以增加每個晶片中的組件的數目亦能夠改良晶片效能。
一些積體電路(Integrated Circuit；IC)晶片包括三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)裝置，其廣泛的應用於需要在資料庫上快速搜尋的應用中。這些應用可包括但不限於網路、成像、語音辨識等等。例如，在網路引擎中，TCAM裝置可用以執行在資料庫中的快速搜尋，對應於任何 封包之標頭欄以及轉遞封包至對應的匹配位址。隨著IC晶片上的特徴大小持續縮小，TCAM裝置可能會出現佈線問題。
因此，儘管現有TCAM裝置已經大體上足夠用於吾人所欲的用途，但是其並不是在每個態樣中都完全令人滿意。
本揭示案之一個態樣係關於一種包含三元內容可定址記憶體陣列的電子電路。電子電路包括三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列。TCAM陣列包括含第一訊號線之複數個TCAM元件。第一訊號線位於第一金屬層中。TCAM陣列包括含第一金屬接合墊之連接結構。第一金屬接合墊位於不同於第一金屬層之第二金屬層中。電子電路包括位於TCAM陣列附近之周邊電路。周邊電路包括位於第一金屬層中之第一金屬線。第一金屬線在平面圖中在與第一訊號線平行但與第一訊號線對位不良的方向延伸。第一金屬接合墊與第一訊號線及第一金屬線兩者電耦接。
本揭示案之另一個態樣係一種關於包含三元內容可定址記憶體陣列的電子裝置。電子裝置包括三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列。TCAM陣列包括佈置成在第一方向上延伸之複數個行以及在第二方向上延伸之複數個列之複數個TCAM單元，其中每行包括位元線(bit-line；BL)、位元線 互補(bit-line-complement；BLB)、搜尋線(search-line；SL)及搜尋線互補(search-line-complement；SLB)。BL、BLB、SL及SLB每個在第一方向上延伸並且全部位元於第一金屬層中。TCAM陣列包括一或更多個連接結構，第一金屬墊、第二金屬墊、第三金屬墊及第四金屬墊位於此一或更多個連接結構中。第一、第二、第三及第四金屬墊位於不同於第一金屬層之第二金屬層中。一或更多個周邊電路位於TCAM陣列附近。一或更多個周邊電路包括第一金屬線、第二金屬線、第三金屬線及第四金屬線。第一、第二、第三及第四金屬線每一者在第一方向上延伸並且全部位元於第一金屬層中。第一金屬線在平面圖中與BL對位不良。第二金屬線在平面圖中與BLB對位不良。第三金屬線在平面圖中與SL對位不良。第四金屬線在平面圖中與SLB對位不良。第一金屬線使用第一金屬墊與BL至少部分地電耦接。第二金屬線使用第二金屬墊與BLB至少部分地電耦接。第三金屬線使用第三金屬墊與SL至少部分地電耦接。第四金屬線使用第四金屬墊與SLB至少部分地電耦接。
本揭示案之另一態樣係關於一種包含三元內容可定址記憶體陣列的方法。實施複數個三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)單元。TCAM單元佈置成在第一方向上延伸的複數個行以及在第二方向上延伸的複數個列。每行包括位元線(bit-line；BL)、位元線互補(bit-line-complement；BLB)、搜尋線(search-line；SL)及搜尋線互補 (search-line-complement；SLB)。BL、BLB、SL及SLB每一者在第一方向上延伸並且全部位元於第一金屬層中。實施一或更多個連接結構，一或更多個連接結構包括每一者位於不同於第一金屬層之第二金屬層中之第一金屬墊、第二金屬墊、第三金屬墊及第四金屬墊。在TCAM單元外部實施一或更多個周邊電路，一或更多個周邊電路包括全部位元於第一金屬層中之第一金屬線、第二金屬線、第三金屬線及第四金屬線。第一、第二、第三及第四金屬線在平面圖中分別地與BL、BLB、SL及SLB對位不良。第一金屬線使用金屬墊與BL至少部分地電耦接。第二金屬線使用第二金屬墊與BLB至少部分地電耦接。第三金屬線使用第三金屬墊與SL至少部分地電耦接。第四金屬線使用第四金屬墊與SLB至少部分地電耦接。
20:基板
22:隔離區
24:閘極結構
25:互連結構
26:基板接觸
28:閘極接觸
30:對接接觸
32:第一介電層
34:第一通孔
36:第一金屬圖案
38:第二介電層
40:第一通孔層
44:第二通孔
46:第二金屬圖案
48:第三介電層
50:第二通孔層
200:TCAM陣列
210:TCAM單元
220:邊緣單元
230:虛設單元
250:連接結構
251:連接結構
260:周邊電路
270:周邊電路
280:周邊電路
301:金屬接合墊
302:金屬接合墊
303:金屬接合墊
304:金屬接合墊
321:金屬線
322:金屬線
323:金屬線
324:金屬線
330:長接觸/接觸
401:通孔
402:通孔
403:通孔
404:通孔
411:通孔
412:通孔
413:通孔
414:通孔
420:金屬線
430:通孔
431:通孔
450、500:金屬線
480:額外接觸
600:方法
610:步驟
620:步驟
630:步驟
640:步驟
650:步驟
660:步驟
670:步驟
1stVdd:電源電壓(線)
1stVss:接地電壓(線)
2ndVss:接地電壓(線)
3rdVss:接地電壓(線)
BLBC1:互補式位元線接觸
BLBC2:互補式位元線接觸
BLC:位元線接觸
cut-1:橫截面
cut-2:橫截面
cut-3:橫截面
D1:資料閘極電晶體
D2:資料閘極電晶體
ML:匹配線
MLC:匹配線接觸
MP:匹配埠
MY:Y上鏡像
NW:n摻雜井
PD1:下拉電晶體
PD2:下拉電晶體
PD3:下拉電晶體
PD4:下拉電晶體
PG1:閘極電晶體
PG2:閘極電晶體
PG3:閘極電晶體
PG4:閘極電晶體
PU1:上拉電晶體
PU2:上拉電晶體
PU3:上拉電晶體
PU4:上拉電晶體
R0:初始單元
S1:搜尋閘極電晶體
S2:搜尋閘極電晶體
SLBC:互補式搜尋線接觸
SLC:搜尋線接觸
SN1:儲存器節點
SN2:儲存器節點
SNB1:互補式儲存器節點
SNB2:互補式儲存器節點
SP:儲存器埠
SRAM-1:靜態隨機存取記憶體
SRAM-2:靜態隨機存取記憶體
Vdd:電源電壓(線)
VDDC1:Vdd接觸
VDDC2:Vdd接觸
VDDC3:Vdd接觸
Vss:接地電壓(線)
VSSC1:Vss接觸
VSSC2:Vss接觸
VSSC3:Vss接觸
VSSC4:Vss接觸
VSSC5:Vss接觸
WL-1:字元線
WL-2:字元線
WLC1:字元線接觸
WLC2:字元線接觸
WLC3:字元線接觸
WLC4:字元線接觸
WSC:井帶接觸
WSS:井帶結構
X:方向
Y:方向
當結合附圖閱讀時，自以下詳細描述更好地理解本揭示案之態樣。應強調，根據業界標準實務，多種特徵並非按比例繪製。事實上，為了論述清晰，可任意地增加或減小各種特徵之尺寸。亦應強調，附圖僅圖示本揭露之典型的實施例並且因此不視為範疇的限制，因為本揭露亦可同等地應用於其他實施例。
[圖1]是根據本揭示案之實施例之第一記憶體單元之電路圖。
[圖2]是根據本揭示案之實施例之第二記憶體單元之電路圖。
[圖3]是根據本揭示案之實施例之圖1中之單元之第一示範性單元佈局。
[圖4]是根據本揭示案之實施例之單元之2×4陣列。
[圖5]是根據本揭示案之實施例之圖1中之單元之第二示範性單元佈局。
[圖6]是根據本揭示案之實施例之單元之2×4陣列。
[圖7]是根據本揭示案之再一實施例之單元之2x4陣列。
[圖8]是根據本揭示案之實施例之圖1中之單元之第三示範性單元佈局。
[圖9]是可存在於根據本揭示案之實施例之結構中之各種層及組件之表示。
[圖10]是根據本揭示案之實施例之TCAM晶片之部分之簡化俯視圖。
[圖11]是根據本揭示案之實施例之圖10之TCAM晶片之部分之簡化俯視圖。
[圖12A]及[圖12B]是根據本揭示案之實施例之圖11之不同的部分之簡化橫截面視圖。
[圖13]是根據本揭示案之實施例之圖10之TCAM晶片之另一部分之簡化俯視圖。
[圖14A]、[圖14B]及[圖14C]是根據本揭示案之實施例之圖13之不同的部分之簡化橫截面視圖。
[圖15]是根據本揭示案之實施例之圖10之TCAM晶片之另一部分之簡化俯視圖。
[圖16]是根據本揭示案之實施例之TCAM晶片之部分之簡化俯視圖。
[圖17]是根據本揭示案之實施例之圖16之TCAM晶片之部分之簡化俯視圖。
[圖18A]、[圖18B]及[圖18C]是根據本揭示案之實施例之圖17之不同的部分之簡化橫截面視圖。
[圖19]是根據本揭示案之實施例之TCAM晶片之部分之簡化俯視圖。
[圖20]是圖示根據本揭示案之實施例之方法之流程圖。
以下揭示內容提供用於實施所提供標的之不同特徵之許多不同的實施例或實例。下文描述組件及排列之特定的實例以簡化本揭示案。當然，此些僅僅為實例且並不意欲作為限制性。舉例而言，隨後所描述之在第二特徵上方或上面形成第一特徴可包括其中直接接觸形成第一特徴和第二特徴的實施例，並且亦可包括其中可在第一特徴與第二特徴之間形成額外特徴以使得第一特徴和第二特徴可不直接接觸的實施例。另外，本揭示案在多個實例中可重複元件符號及/或字母。此重複是出於簡化及清晰之目的並且其本身不指示所論述的各實施例及/或配置之間的關係。
進一步地，空間相對術語，諸如「下方」、「下」、「之下」、「上方」、「之上」等等可在本文中用於簡化描述，以描述諸圖中所圖示的一個元件或特徴與另一元件(多個元件)或特徴(多個特徴)之關係。除了諸圖所描繪之定 向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可類似解讀本文所使用之空間相對性描述詞。
將相對於特定上下文描述本文揭示的實施例，即記憶體單元與陣列，更特定言之，三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)單元與陣列。相對於實施例論述各種修改；然而，可對揭示的實施例進行其他的修改而仍處於標的物之範疇內。本技術領域之一般技術者將容易地理解可進行的修改。
圖1圖示根據實施例之第一記憶體單元(例如，TCAM單元)之電路圖。單元包括上拉電晶體PU1、PU2、PU3及PU4；下拉電晶體PD1、PD2、PD3及PD4；通過閘極電晶體PG1、PG2、PG3及PG4；搜尋閘極電晶體S1及S2；以及資料閘極電晶體D1及D2。如電路圖所圖示，電晶體PU1、PU2、PU3及PU4是p型電晶體，諸如平面的p型場效應電晶體(p-type field effect transistors；PFETs)或p型鰭式場效應電晶體(fin field effect transistors；finFETs)，以及電晶體PG1、PG2、PG3、PG4、PD1、PD2、PD3、PD4、S1、S2、D1及D2是n型電晶體，諸如平面的n型場效應電晶體(n-type field effect transistors；NFETs)或n型finFET。
電晶體PG1、PG2、PU1、PU2、PD1以及PD2可形成第一靜態隨機存取記憶體(Static Random Access Memory；SRAM)單元，以下稱為SRAM-1。電晶體PG3、 PG4、PU3、PU4、PD3以及PD4可形成第二靜態隨機存取記憶體(Static Random Access Memory；SRAM)單元，以下稱為SRAM-2。兩組串接電晶體S1、D1及S2、D2形成資料比較器。兩個單元SRAM-1及SRAM-2與資料比較器共同地形成TCAM單元。
上拉電晶體PU1及下拉電晶體PD1之汲極耦接在一起，以及上拉電晶體PU2及下拉電晶體PD2之汲極耦接在一起。電晶體PU1及PD1與電晶體PU2及PD2交叉耦接以形成第一資料鎖存器。電晶體PU2及PD2之閘極耦接在一起並且耦接至電晶體PU1及PD1之汲極以形成第一儲存器節點SN1，以及電晶體PU1及PD1之閘極耦接在一起並且耦接至電晶體PU2及PD2之汲極以形成互補式第一儲存器節點SNB1。上拉電晶體PU1及PU2之源極耦接至電源電壓Vdd，以及下拉電晶體PD1及PD2之源極耦接至接地電壓Vss。
第一資料鎖存器之第一儲存器節點SN1經由通過閘極電晶體PG1耦接至位元線BL，以及互補式第一儲存器節點SNB1經由通過閘極電晶體PG2耦接至互補式位元線BLB。第一儲存器節點N1及互補式第一儲存器節點SNB1是互補式節點，即常常處於相對邏輯位準(邏輯高位準或邏輯低位準)。通過閘極電晶體PG1及PG2之閘極耦接至字元線WL。
上拉電晶體PU3及下拉電晶體PD3之汲極耦接在一起，以及上拉電晶體PU4及下拉電晶體PD4之汲極耦接 在一起。電晶體PU3及PD3與電晶體PU4及PD4交叉耦接以形成第二資料鎖存器。電晶體PU4及PD4之閘極耦接在一起並且耦接至電晶體PU3及PD3之汲極以形成第二儲存器節點SN2，以及電晶體PU3及PD3之閘極耦接在一起並且耦接至電晶體PU4及PD4之汲極以形成互補式第二儲存器節點SNB2。上拉電晶體PU3及PU4之源極耦接至電源電壓Vdd，以及下拉電晶體PD3及PD4之源極耦接至接地電壓Vss。
第二資料鎖存器之第二儲存器節點SN2經由通過閘極電晶體PG3耦接至位元線BL，以及互補式第二儲存器節點SNB2經由通過閘極電晶體PG4耦接至互補式位元線BLB。第二儲存器節點N2及互補式第二儲存器節點SNB2是常常處於相對邏輯位準(邏輯高位準或邏輯低位準)之互補式節點。通過閘極電晶體PG3及PG4之閘極耦接至字元線WL。
第一及第二資料鎖存器一起形成記憶體單元之儲存器埠SP。記憶體單元之匹配埠MP串接儲存器埠SP。搜尋閘極電晶體S1之源極耦接至接地電壓Vss。搜尋閘極電晶體S1之汲極耦接至資料閘極電晶體D1之源極。資料閘極電晶體D1之汲極耦接至匹配線ML。搜尋閘極電晶體S1之閘極耦接至搜尋線SL，以及資料閘極電晶體D1之閘極耦接至第一儲存器節點SN1。搜尋閘極電晶體S2之源極耦接至接地電壓Vss。搜尋閘極電晶體S2之汲極耦接至資料閘極電晶體D2之源極。資料閘極電晶體D2之汲極耦接至匹配線 ML。搜尋閘極電晶體S2之閘極耦接至互補式搜尋線SLB，以及資料閘極電晶體D2之閘極耦接至第二儲存器節點SN2。
圖2圖示根據實施例之第二記憶體單元(例如，TCAM單元)之電路圖。以如圖1之電路圖之儲存器埠SP相同的方式配置圖2之電路圖之儲存器埠SP。記憶體單元之匹配埠MP串接儲存器埠SP。資料閘極電晶體D1之源極耦接至接地電壓Vss。資料閘極電晶體D1之汲極耦接至搜尋閘極電晶體S1之源極。搜尋閘極電晶體S1之汲極耦接至匹配線ML。搜尋閘極電晶體S1之閘極耦接至搜尋線SL，以及資料閘極電晶體D1之閘極耦接至第一儲存器節點SN1。資料閘極電晶體D2之源極耦接至接地電壓Vss。資料閘極電晶體D2之汲極耦接至搜尋閘極電晶體S2之源極。搜尋閘極電晶體S2之汲極耦接至匹配線ML。搜尋閘極電晶體S2之閘極耦接至互補式搜尋線SLB，以及資料閘極電晶體D2之閘極耦接至第二儲存器節點SN2。類似於圖1所圖示的TCAM單元，圖2所示的TCAM單元亦包括兩個SRAM單元(SRAM-1及SRAM-2)以及由兩組串接電晶體(D1、S1及D2、S2)形成的資料比較器。
圖3圖示根據實施例之圖1中之單元之第一示範性單元佈局。儘管已用佈局來論述對應於圖1中的單元，但一般技術者將容易地理解如何修改圖3中之佈局以對應於圖2中之單元。圖3圖示兩個虛線框，其中每個虛線框表示資料鎖存器部分以及對應的串接裝置部分。兩個框之資料 鎖存器部分表示儲存器埠SP，以及兩個框之串接裝置部分表示匹配埠MP。虛線框之外邊界表示單元之邊界。單元可圍繞任何Y方向外邊界鏡像或圍繞任何X方向外邊界鏡像或平移以形成包含諸如單元陣列之更多單元之佈局。
圖3圖示形成於基板(諸如如塊體矽之半導體基板)內及/或上之七個不同的有效區域，其是電晶體PU1、PU2、PU3、PU4、PD1、PD2、PD3、PD4、PG1、PG2、PG3、PG4、S1、S2、D1及D2之各別的部分。在其他實施例中，可存在更多或更少有效區域，諸如圖8中的實例(下文詳細地論述)，其可被用以控制電晶體之寬度用於電流匹配。圖3中之有效區域在Y方向上延伸，Y方向亦對應於在操作期間的電晶體之電流之方向。繪示為橫跨單元佈局之邊界(以外虛線圖示)之有效區域可被鄰近單元之電晶體共享。圖3進一步圖示在p摻雜井PW與n摻雜井NW之間之邊界。各別的邊界在Y方向上延伸。如圖1所論述之N型電晶體可形成於p摻雜井PW中，以及如圖1所論述之p型電晶體可形成於n摻雜井NW中。有效區域在基板內可為平面的以形成平面FET及/或在基板內可為鰭片以形成finFET。
一個有效區域形成電晶體PD1、PG1、PG3以及PD3之每一者之源極、通道及汲極區域。一個有效區域形成電晶體PU1之源極、通道、及汲極區域，以及另一個有效區域形成電晶體PU3之源極、通道及汲極區域。用於電晶體PU1及PU3的有效區域可大體上沿著縱向軸(例如在Y方向上)定位。一個有效區域形成電晶體PU2及PU4之每一者之 源極、通道及汲極區域。一個有效區域形成電晶體PG2、PD2、PD4及PG4之每一者之源極、通道及汲極區域。兩個有效區域形成電晶體S1、D1、D2及S2之每一者之源極、通道及汲極區域。電晶體S1、D1、D2及S2之形成製程可不同於電晶體PD1、PD2、PD3、PD4、PG1、PG2、PG3及PG4之形成製程，使得例如電晶體PD2之臨限電壓高於電晶體D1之臨限電壓，諸如相差大於30mV。
圖3進一步圖示10個不同的閘極結構，其可包括具有導電材料(諸如摻雜多晶矽、金屬及/或矽化物)在其上之閘極介電質。如圖3所繪示，閘極結構在X方向上延伸。電晶體PD1及PU1在電晶體PD1及PU1之各別的通道區域上方共享共同閘極結構。電晶體PG1在其通道區域上方具有閘極結構，並且閘極結構可被在鄰近單元中之另一電晶體共享。電晶體PG3在其通道區域上方具有閘極結構，並且閘極結構可被在鄰近單元中之另一電晶體共享。電晶體PD3及PU3在電晶體PD3及PU3之各別的通道區域上方共享共同閘極結構。電晶體PU2、PD2及D1在電晶體PU2、PD2及D1之各別的通道區域上方共享共同閘極結構。電晶體PU4、PD4及D2在電晶體PU4、PD4及D2之各別的通道區域上方共享共同閘極結構。電晶體PG2在其通道區域上方具有閘極結構，以及電晶體PG4在其通道區域上方具有閘極結構。電晶體S1在其通道區域上方具有閘極結構，以及電晶體S2在其通道區域上方具有閘極結構。
圖3進一步圖示形成至單元中之組件之各種接觸。接觸可形成於最低介電層(多個介電層)，諸如層間介電質(inter-layer dielectric；ILD)，具有諸如有或沒有阻障層之金屬之導電材料。1stVss接觸VSSC1耦接至電晶體PD1之源極區域。1stVdd接觸VDDC1耦接至電晶體PU1之源極區域。第一互補式位元線接觸BLBC1耦接至電晶體PG2之源極/汲極區域。第四Vss接觸VSSC4耦接至電晶體S1之源極區域，其可進一步電耦接電晶體S1之兩個有效區域。第一字元線接觸WLC1耦接至電晶體PG1之閘極結構。第三字元線接觸WLC3耦接至電晶體PG3之閘極結構。2ndVss接觸VSSC2耦接至電晶體PD3之源極區域。2ndVdd接觸VDDC2耦接至電晶體PU3之源極區域。第二互補式位元線接觸BLBC2耦接至電晶體PG4之源極/汲極區域。第五Vss接觸VSSC5耦接至電晶體S2之源極區域，其可進一步電耦接電晶體S2之兩個有效區域。接觸VSSC1、VSSC2、VSSC4、VSSC5、VDDC1、VDDC2、BLBC1、BLBC2、WLC1及WLC3之每一者可被一或更多個鄰近單元共享。
位元線接觸BLC耦接至電晶體PG1及PG3之源極/汲極區域。3rdVdd接觸VDDC3耦接至電晶體PU2及PU4之源極區域。3rdVss接觸VSSC3耦接至電晶體PD2及PD4之源極區域。第二字元線接觸WLC2耦接至電晶體PG2閘極結構。第四字元線接觸WLC4耦接至電晶體PG4之閘極結構。匹配線接觸MLC耦接至電晶體D1及D2之汲極區域， 其接觸MLC亦將電晶體D1及D2之兩個有效區域耦接在一起。搜尋線接觸SLC耦接至電晶體S1之閘極結構。互補式搜尋線接觸SLBC耦接至電晶體S2之閘極結構。
第一儲存器節點接觸SN1將電晶體PD1之汲極、電晶體PG1之源極/汲極區域、電晶體PU1之汲極及電晶體PU2、PD2及D1之共同閘極結構耦接在一起。第一儲存器節點接觸SN1可包含在電晶體PU1之有效區域與電晶體PU2、PD2及D1之共同閘極結構之間之對接接觸。第一互補式儲存器節點接觸SNB1將電晶體PD2之汲極、電晶體PG2之源極/汲極區域、電晶體PU2之汲極及電晶體PU1及PD1之共同閘極結構耦接在一起。第一互補式儲存器節點接觸SNB1可包含在電晶體PU2之有效區域與電晶體PU1及PD1之共同閘極結構之間之對接接觸。第二儲存器節點接觸SN2將電晶體PD3之汲極、電晶體PG3之源極/汲極區域、電晶體PU3之汲極及電晶體PU4、PD4及D2之共同閘極結構耦接在一起。第二儲存器節點接觸SN2可包含在電晶體PU3之有效區域與電晶體PU4、PD4及D2之共同閘極結構之間之對接接觸。第二互補式儲存器節點接觸SNB2將電晶體PD4之汲極、電晶體PG4之源極/汲極區域、電晶體PU4之汲極及電晶體PU3及PD3之共同閘極結構耦接在一起。第二互補式儲存器節點接觸SNB2可包含在電晶體PU4之有效區域與電晶體PU3及PD3之共同閘極結構之間之對接接觸。各別的接觸(未編號的)將電晶體D1及S1之有效區域耦接在一起並且將電晶體S2及D2之有效區域耦接在一起。
圖4圖示根據實施例之單元之2乘4陣列(2×4陣列)。圖4圖示橫跨多個單元之p摻雜井PW及n摻雜井NW之佈置。各別的p摻雜井PW可橫跨鄰近單元在X方向上延伸(例如，列方向)。每一個n摻雜井NW及p摻雜井PW可橫跨單元在Y方向(例如，行方向)上延伸。圖4進一步圖示單元中的對應的儲存器埠SP及匹配埠MP，以及圖示可如何沿著外邊界鏡像放置單元。例如，可在X方向(例如橫跨Y方向單元邊界)上鏡像放置單元，其表示為Y上鏡像MY。可在Y方向上平移(或鏡像放置)初始單元R0。在每個單元(例如PW-NW-PW)的此佈置中具有井PW及NW可增加單元之儲存器埠之鎖定效能。
圖5圖示根據實施例之圖1中之單元之第二示範性單元佈局。儘管已用佈局來論述對應於圖1中的單元，但一般技術者將容易地理解如何修改圖5中之佈局以對應於圖2中之單元。圖5中之單元是圖3中之單元之修改。圖5進一步包括在Y方向上延伸之另一有效區域、有效區域上方之兩個閘極結構及耦接至有效區域之井帶接觸WSC。在此實施例中，額外有效區域及兩個閘極結構形成井帶結構WSS之組件。有效區域自電晶體S1之閘極結構下方延伸出來。有效區域可形成於n摻雜井NW或p摻雜井PW中。兩個閘極結構在Y方向上安置在井帶接觸WSC之相對的側上。兩個閘極結構可與鄰近單元共享。兩個閘極結構可為虛設閘極並且可以是浮置的。虛設閘極可用以增加佈局均勻性並且可增加關鍵尺寸的控制。使用虛設閘極，井帶結構WSS之有 效區域可像形成於對應井中的電晶體一樣被摻雜。例如，若有效區域在p摻雜井PW中，則有效區域可經摻雜以形成n型源極/汲極區域，並且井帶接觸WSC可電耦接至接地。進一步，若有效區域在n摻雜井NW中，則有效區域可經摻雜以形成p型源極/汲極區域，並且井帶接觸WSC可電耦接至高電壓，諸如電源Vdd。
圖6圖示根據實施例之單元之2乘4陣列(2×4陣列)。圖6是圖4之修改以在各別的p摻雜井PW中包括每個單元中之井帶結構WSS。圖7是圖6進一步修改，其中在每個單元中之井帶結構WSS形成於各別的n摻雜井NW中。在此實例中，於其中形成井帶結構WSS之n摻雜井NW在X方向橫跨單元被共享。每個單元(例如，NW-PW-NWPW)之此佈置中具有井PW可降低載流子擴散穿過基板並且亦可降低軟錯誤率(soft error rate；SER)。
圖8圖示根據實施例之圖1中之單元之第三示範性單元佈局。儘管已用佈局來論述對應於圖1中的單元，但一般技術者將容易地理解如何修改圖8中之佈局以對應於圖2中之單元。圖8中之單元是圖5中之單元之修改。如先前所論述的，電晶體可包含一或更多個有效區域。圖8是其中電晶體PD1、PG1、PG3及PD3包含兩個有效區域以及電晶體PG2、PD2、PD4及PG4包含兩個有效區域之實例。進一步，電晶體S1、D1、D2及S2包含三個有效區域。
圖9是可能存在於根據實施例之結構中之各種層與組件(例如含有金屬線、通孔/接觸等之金屬層)的表 示。結構包含基板20，其可為半導體基板，如塊狀基板、絕緣物上半導體(semiconductor on insulator；SOI)基板或類似者。基板20包含諸如淺通道隔離(Shallow Trench Isolations；STIs)之隔離區22，用以定義基板20之有效區域。諸如閘極介電層上方之導電材料(如摻雜多晶矽、金屬、矽化物、類似物或其組合)之閘極結構24形成於基板20上。
互連結構25形成於基板20上方。互連結構25包括多個金屬層(例如，金屬-1層、金屬-2層等)，每個金屬層含有複數個金屬線以及提供電連接性至金屬層與形成於基板20內或上之組件的通孔或接觸。純粹地作為實例，圖9圖示經由第一介電層32(諸如，層間介電質(inter-layer dielectric；ILD))形成的基板接觸26，基板接觸26提供電連接至基板20(例如，諸如源極/汲極之摻雜區域)內的微電組件。閘極接觸28可經由第一介電層32形成以連接至閘極結構24。對接接觸30可經由第一介電層32形成以連接至閘極結構24及基板20。
諸如金屬間介電質(inter-metal dielectric；IMD)之第二介電層38覆蓋第一介電層32。第一通孔34及第一金屬圖案36在第二介電層38內。第一通孔34在第一通孔層40內。第一金屬圖案36在第一金屬化層(例如，金屬-1或M1層)內。諸如IMD之第三介電層48覆蓋第二介電層38。第二通孔44及第二金屬圖案46在第三介電層48內。第二通孔44在第二通孔層50內。第二金屬圖案46在第二金屬化層(例如金屬-2或M2層)內。圖9大體圖示各種組件僅為 簡化實例，以及一般技術者將容易地理解，可對結構進行各種修改。
圖10是根據本揭示案之實施例之TCAM陣列200之部分之簡化圖解平面圖(亦被稱作俯視圖)。TCAM陣列包括複數個TCAM單元，其中示範性的一個被標記為TCAM單元210。TCAM單元210在位元線佈線方向(例如，圖10中之垂直方向)佈置成複數個行及在字元線佈線方向(例如，圖10中之水平方向)佈置成複數個列。在每一個TCAM單元210中，存在兩個靜態隨機存取記憶體(Static Random-Access Memory；SRAM)單元及用於資料對比目的之兩組串接裝置，如上文參照圖1或圖2所論述的。
複數個訊號線或電力線可穿過TCAM單元210之至少一些單元。例如，如圖10所圖示，訊號線可包括位元線(bit-line；BL)、位元線互補((bit-line-complement；BLB)或位元線條)、搜尋線(search-line；SL)、搜尋線互補((search-line-complement；SLB)或搜尋線條)。出於簡易之原因在圖10未特別地圖示之其他訊號/電力線可包括像Vdd線、Vss線、井帶導線、Vss電力網格線(與鄰近單元共享)、第一字元線、第二字元線、匹配線等等之電力線。在此些線中，線BL、BLB、SL、SLB、電源電壓線Vdd、接地電壓線Vss及井帶導線可在諸如M1之第一金屬層內延伸，以及像Vss電力網格線、第一字元線(1st word-line；WL-1)、第二字元線(2nd word-line；WL-2)及匹配線之 線可在諸如位於第一金屬層上方的M2之第二金屬層內延伸。
除了TCAM單元210之外，TCAM陣列200亦包括諸如邊緣單元220之複數個邊緣單元、諸如角虛設單元230之虛設單元以及N井帶單元及連接結構250至連接結構251(出於簡易原因，以下稱為「連接結構」)。連接結構250位於TCAM行之邊緣(底部邊緣)上，以及連接結構251位於TCAM行之相對邊緣(頂部邊緣)上。至少部分地實施連接結構250至連接結構251以減輕金屬佈線問題，如下文更詳細地論述。在TCAM單元210之每行內實施一或更多個連接結構250至251。
複數個周邊電路260、270及280可位於TCAM單元210、邊緣單元220、角虛設單元230及連接結構250至251周圍。周邊電路260至280含有與TCAM陣列200交互操作(或控制TCAM陣列200)之邏輯電路。例如，周邊電路260可包括用於搜尋線SL之驅動器以及行多元調節器MUX。周邊電路270可包括用於位元線BL之驅動器以及行多元調節器MUX。周邊電路280可包括用於字元線WL-1及/或字元線WL-2之驅動器，以及用於匹配線之感測放大器。當然，應理解，此些僅是實例，並且周邊電路260至280可在替代的實施例中被不同地實施或可包括不同的組件。
為了使TCAM晶片正常地運行，在TCAM單元210及周邊電路260至280之間需要建立適當的電互連。然而，隨著半導體製造向著越來越小的技術節點發展，可能出 現電連接的問題。例如，對於某些小技術節點，佈線規則可規定周邊電路之邏輯金屬線必須為具有固定金屬間距的、沒有「跳動(jog)」之一維。換言之，金屬線必須為直的並且在不同方向上不能彎曲，與先前技術世代不同。此些要求可能是由於間隔微影術(spacer lithography)製程的限制。同時，TCAM單元210(例如，SRAM金屬插針BL及WL)中之金屬線不遵循邏輯金屬規則。因而，金屬外插針可變得與來自周邊電路260至280之邏輯金屬線對位不良。當此對位不良發生時，來自TCAM單元210(例如BL或WL)之金屬線不能與來自周邊電路260至280之邏輯金屬線直接的連接。因而，在周邊電路260至280與TCAM單元210之間不能適當地建立所要的電連接。
為解決上面論述之金屬佈線問題，本揭示案實施金屬接合墊及/或較長的接觸作為中間「橋接(bridging)」結構以將來自周邊電路260至280及TCAM單元210之對位不良之金屬線互連。例如，如圖10所圖示，在連接結構250至251中實施複數個金屬接合墊，例如金屬接合墊301、302、303及304。
更詳細而言，金屬接合墊301至302位於連接結構250中，以及金屬接合墊303至304位於連接結構251中。可以說，金屬接合墊301至304每一者在圖10中之水平方向上延伸(或被定向)，因為其位於金屬線每一者於其中在水平方向上延伸之金屬-2層中。換言之，金屬接合墊301至304之每一者可視為金屬-2層中之放大金屬線。
金屬接合墊301電耦接至位元線BL及來自周邊電路270之金屬線321上。金屬接合墊302電耦接至位元線互補BLB及來自周邊電路270之金屬線322。金屬接合墊303電耦接至來自周邊電路260之金屬線323，並且電耦接至搜尋線SL(經由長接觸330)。金屬接合墊304電耦接至搜尋線互補SLB及來自周邊電路260之金屬線324。
應理解，此些金屬接合墊301至304位於M2層中，而其所電耦接的金屬線(例如BL、BLB、SL、SLB)位於M1層中。此將避免若佈線僅在一個金屬層中完成則需要的「跳動」。基於以下所論述的，本申請案之態樣將變得更顯而易見。
亦應理解，圖10圖示的金屬接合墊301至金屬接合墊304僅為TCAM單元之單一行的實例，並且可在用於每個相應TCAM單元行之相應連接結構250中實施類似金屬接合墊。
圖11是圖10中所圖示之裝置之部分之更詳細的平面圖。具體地，圖11圖示TCAM單元210、連接結構250及周邊電路270之一者之部分平面圖。亦圖示複數個訊號線及電力線。實施為金屬線的此些訊號線及電力線可位於其中金屬線在不同方向定向或延伸之不同的金屬層。例如，金屬線(接地電壓線1stVss、BL、電源電壓線1stVdd、BLB、接地電壓線2ndVss及接地電壓線3rdVss)位於金屬-1(M1)金屬層中並且垂直地定向。金屬線(接地電壓線Vss、字元線WL-2、匹配線、字元線WL-1、接地電壓線Vss、電源電 壓線Vdd及N井)位於金屬-2(M2)金屬層中並且水平地定向。因為垂直定向及水平定向之此些金屬線位於不同的金屬層，所以不存在電短路問題。
周邊電路270亦包括用於佈線之複數個金屬線。此等金屬線之一些，諸如金屬線321及322(上文參照圖10所論述的)，需要經佈線至(或電耦接至)TCAM單元，例如佈線或電耦接至諸如BL及BLB之訊號線之一些。自圖11可以看出，金屬線321及322與訊號線BL及BLB並未對準的。因為先進技術節點的佈線規則不允許金屬線「跳動」或彎曲，所以金屬線321或322不能僅使用一個金屬層直接地連接至訊號線BL及BLB。
為解決此金屬佈線問題，本揭示案在連接結構250中實施金屬接合墊301及302。金屬接合墊301及302位於可位於金屬-1層上方之金屬-2層中，金屬線321至322以及訊號線BL及BLB在金屬-1層中。如圖11所圖示，金屬接合墊301經由通孔401經連接至金屬線321以及經由另一通孔402經連接至訊號線BL。金屬接合墊302經由通孔403經連接至金屬線322以及經由另一通孔404經連接至訊號線BLB。換言之，經由金屬接合墊301及通孔401至402，來自周邊電路270之金屬線321電耦接至來自TCAM單元210之訊號線BL而不產生金屬「跳動」或彎曲，以及經由金屬接合墊302及通孔403至404，來自周邊電路270之金屬線322電耦接至來自TCAM單元210之訊號線BLB而不產生金屬「跳動」或彎曲。
圖12A至圖12B是圖11之部分之簡化的圖解的橫截面側視圖，以便更詳細地說明金屬接合墊301的應用。具體而言，圖12A是沿圖11中之橫截面cut-1截取的，以及圖12B是沿圖11中之橫截面cut-2截取的。如圖12A所圖示，金屬接合墊301以及訊號/電力線(電源電壓線Vdd及N井)位於金屬-2層中。訊號線BL位於金屬-1層中，金屬-1層是說明實施例中之金屬-2層下方之一個階層。金屬接合墊301經由通孔402電耦接至訊號線BL，通孔402位於金屬-1層與金屬-2層之間。
圖12B亦圖示位於金屬-2層中之相同金屬接合墊301以及訊號/電力線(電源電壓線Vdd及N井)。然而，因為第12B是沿與圖12A不同的橫截面切割截取的，所以其圖示金屬接合墊301之不同的部分。金屬接合墊301之此部分經由通孔401電耦接至來自周邊電路270之金屬線401(位於金屬-1層中)，通孔401類似於通孔402且亦位於金屬-1與金屬-2層之間。因此，圖12A至圖12B清楚地圖示金屬接合墊301及通孔401至通孔402如何用於將訊號線BL(來自TCAM單元210)電耦接至金屬線321(來自周邊電路270)，即使訊號線BL及金屬線321在圖11所圖示的平面圖中對位不良。以類似的方式，金屬接合墊302及通孔403至404用於將訊號線BLB電耦接至金屬線322。
圖13是圖10中所圖示之裝置之另一部分之更詳細的平面圖。具體而言，第12圖圖示TCAM單元210、連接結構251及周邊電路260之一者之部分平面圖。亦圖示複 數個訊號線及電力線。實施為金屬線之此些訊號線及電力線可位於其中金屬線在不同方向定向或延伸之不同的金屬層中。例如，金屬線(接地電壓線1stVss、BL、電源電壓線1stVdd、BLB、接地電壓線2ndVss、SL、SLB及接地電壓線3rdVss)位於金屬-1(M1)金屬層中並且垂直地定向。金屬線(接地電壓線Vss、字元線WL-2、匹配線、字元線WL-1、接地電壓線Vss、電源電壓線Vdd及N井)位於金屬-2(M2)金屬層中並且水平地定向。因為此些垂直定向及水平定向金屬線位於不同的金屬層中，所以不存在電短路問題。
周邊電路260亦包括用於佈線之複數個金屬線。此些金屬線之一些，諸如金屬線323及324(上文參照圖10所論述的)，需要經佈線至(或電耦接至)TCAM單元，例如佈線或電耦接至諸如SL及SLB之訊號線之一些。自圖11可以看出，金屬線323及324與訊號線SL及SLB並未對準。因為先進技術節點的佈線規則不允許金屬線「跳動」或彎曲，所以金屬線323或324不能僅使用一個金屬層直接地被連接至訊號線SL及SLB。
為解決此金屬佈線問題，本揭示案在連接結構251中實施金屬接合墊303及304。金屬接合墊303及304位於可位於金屬-1層上方之金屬-2層，金屬線323至324及訊號線SL及SLB在金屬-1層中。
如圖13所圖示，金屬接合墊303經由通孔411電耦接至金屬線323，並且經由另一通孔412電耦接至另一 金屬線420(位於金屬-1層中)。金屬線420經由另一通孔430電耦接至長接觸330(上文參照圖10所論述的)以及位於金屬-1層下方。接觸330在圖13中之水平方向上定向(或延伸)，此方向是字元線及其他金屬-2層金屬線定向之相同方向，即使觸點330並非位於金屬-2層中但實際地位於金屬-1層下方亦如此。
長接觸330經由另一通孔431電耦接至訊號線SL(位於金屬-1層中)。以此方式，使用金屬接合墊303及長接觸330，周邊電路260之金屬線323電耦接至TCAM單元210之訊號線SL。長接觸330之實施/使用歸因於訊號線SL及SLB彼此鄰近的事實。例如，由於電力線1stVdd存在於BL及BLB之間(N井亦存在於BL及BLB之間)，訊號線BL及BLB不彼此鄰近。然而，沒有其他訊號線或電力線存在於SL與SLB之間，意謂著SL與SLB彼此靠近(鄰近)。SL及SLB之鄰近意指在金屬接合墊304不短路的情況下將難以水平地伸展金屬接合墊303(伸展至SL可經由通孔直接地連接至接合墊303的點位處)。金屬接合墊304經由通孔413連接至金屬線324以及經由另一通孔414連接至訊號線SLB。
基於以上的論述，可以看出，經由金屬接合墊303至304、長接觸330及通孔411至414，來自周邊電路260之金屬線323至324可分別地電耦接至來自TCAM單元210之訊號線SL及SLB，而不產生金屬「跳動」或彎曲。
圖14A、圖14B及圖14C是圖13之不同的部分之簡化圖解的橫截面側視圖，以便更詳細地圖示金屬接合墊303至304及長接觸330之使用。具體而言，圖14A沿圖13之橫截面cut-1截取的，圖14B沿圖13之橫截面cut-2截取的，以及圖14C沿圖13之橫截面cut-3截取的。
如圖14A所圖示，金屬接合墊304以及訊號/電力線(電源電壓線Vdd及N井)位於金屬-2層中。訊號線SL位於金屬-1層中，金屬-1層是說明實施例中之金屬-2層下方之一個階層。搜尋線SL經由通孔431電耦接至接觸330，通孔431位於金屬-1及金屬-2層之間。接觸330含有導電材料並且位於金屬-1層下方之接觸層中。例如，可類似於上文參照圖9所論述之導電接觸26實施接觸330。
圖14B圖示位於金屬-2層中之金屬接合墊303以及訊號/電力線(電源電壓線Vdd及N井)。金屬接合墊303經由通孔411電耦接至來自周邊電路260之金屬線323(位於金屬-1層中)，通孔411亦位於金屬-1及金屬-2層中。金屬接合墊303亦經由通孔412電耦接至金屬線420(位於金屬-1層中)。金屬線420與鄰近金屬線450(亦在圖13中圖示)隔開(以及電氣隔離)。金屬線420經由通孔430電耦接至接觸330。
圖14C圖示了接觸330之一個部分經由通孔430電耦接至金屬線420(亦在圖14B中圖示)，以及接觸330之另一部分經由通孔431電耦接至訊號線SL。
基於圖14A至圖14C，可以看出訊號線SL如何電耦接至金屬線323，即經由金屬接合墊303-304、長接觸330、金屬線420及通孔411至412及通孔430至431。儘管在圖13圖示的平面圖中TCAM單元210之訊號線SL與周邊電路260之金屬線323對位不良的事實，但仍然進行電連接。同時，訊號線SLB以類似於上文參照圖12A至圖12B所論述的方式經由金屬接合墊304及通孔413至414電耦接至金屬線324。此外，應理解，實施長接觸330的原因是因為訊號線SL及SLB彼此鄰近(例如彼此接近地定位)，以及接觸330幫助將訊號線SL佈線至其對應的金屬線323而不引起訊號線SLB的電短路。
此外，應理解，圖11、圖12A至圖12B、圖13及圖14A至圖14C圖示的結構是作為一個TCAM單元行之實例。類似結構可對其他的TCAM單元行重複。
圖15圖示根據本揭示案之實施例之TCAM陣列之另一實施例。具體而言，圖15是TCAM單元210、連接結構251及周邊電路260之更詳細的平面圖，類似於圖13中所圖示。因此，出於一致性和清晰的原因，圖13及圖15中出現的相似的組件標記相同。類似於圖13之實施例，圖15之實施例亦使用金屬墊303至304(位於金屬-2層中)以幫助將訊號線SL及SLB(位於金屬-1層中)佈線至位於周邊電路260(位於金屬-1層中)之金屬線323至324上，金屬線323至金屬線324與訊號線SL及SLB對位不良。然而，不同於圖13之實施例，圖15之實施例使用兩個長接觸(接觸 330及額外接觸480)以將訊號線SL與金屬線323電耦接在一起。應理解，在其他實施例中，可以使用兩個以上的接觸，並且接觸不必僅用於訊號線SL。例如，在一些實施例中，視佈線需要而定，亦可將接觸用於訊號線SLB(或其他的訊號線)。
圖16是根據本揭示案之替代實施例之TCAM陣列200之部分之簡化圖解平面圖(亦稱作俯視圖)。圖16圖示的實施例類似於圖10圖示的實施例，並且因此出於一致性及清晰的原因，圖10及圖16兩者中出現的相似的組件標記相同。類似於圖10展示的實施例，圖16中的TCAM陣列200包括複數個TCAM單元210，其在位元線佈線方向(例如圖16中的垂直方向)佈置成複數個行以及在字元線佈線方向(例如圖16中的水平方向)佈置成複數個列。在每一個TCAM單元210中，存在兩個靜態隨機存取記憶體(Static Random-Access Memory)單元及用於資料對比目的之兩組串接裝置，如上文參照圖1或圖2所論述的。亦包括邊緣單元220及虛設單元230。周邊電路270至280位於TCAM陣列200周圍。
TCAM陣列200亦包括複數個N井帶及連接結構(出於簡化的原因，以下稱為連接結構)250、例如用於TCAM單元之每行的對應連接結構250。類似於圖10之連接結構250，圖16中之連接結構250亦含有金屬接合墊以幫助佈線來自周邊電路270之金屬線。例如，每個連接結構250可包括金屬接合墊301、302、303及304。類似於圖10之實 施例，金屬接合墊301至302幫助將來自周邊電路270之金屬線321至金屬線322分別地電耦接至訊號線BL及BLB。對於金屬接合墊303至304，其幫助將來自周邊電路270之金屬線323至324分別地電耦接至訊號線SL及SLB。
然而，儘管圖10中之金屬接合墊303至304在不同的連接結構251中(例如，在TCAM單元行的「頂部」)被實施，圖16中之金屬接合墊303至304在與金屬接合墊301至302相同的連接結構250中被實施。並且，類似於圖10中之實施例，因為SL及SLB彼此鄰近的定位，長接觸330亦用於幫助分別地佈線訊號線SL及SLB而不引起電短路。應理解，在其他實施例中，所有四個接合墊301至304可在類似於圖10中之連接結構251的相同的連接結構中被實施。
圖17是圖16中所圖示之裝置之部分之更詳細的平面圖。具體而言，圖17圖示TCAM單元210、連接結構250及周邊電路270之一個之部分平面圖。換言之，除了金屬接合墊303至304亦在圖17中之連接結構250中圖示，圖17類似於圖11。出於清晰及一致性的原因，出現於圖11及圖17中之其他的類似組件標記相同。
類似於上文參照圖11所論述的，金屬接合墊301及通孔401至402提供在金屬線321及訊號線BL之間的電連接，以及金屬接合墊302及通孔403至404提供在金屬線322及訊號線BLB之間的電連接。金屬接合墊303至304、接觸330以及通孔411至414及通孔430至431之功能類似於上文參照圖13所論述的類似地標記的組件之功能。 例如，金屬線323經由金屬接合墊303、金屬線420、接觸330及通孔411至412及通孔430至431電耦接至訊號線SL。金屬線324經由金屬接合墊304及通孔413至414電耦接至訊號線SLB。亦應理解，在替代的實施例中，可實施一個以上接觸330，類似於圖15中圖示的實施例。
圖18A、圖18B及圖18C是圖17之不同的部分之簡化的圖解的截面側視圖，以便更詳細地說明金屬接合墊301及接觸330的使用。具體而言，圖18A沿圖17之橫截面cut-1截取的，圖18B沿圖17之橫截面cut-2截取的，以及圖18C沿圖17之橫截面cut-3截取的。由於橫截面cut-1、cut-2、cut-3截取的位置，圖18A大體上類似於圖12A，圖18B大體上類似於圖12B，圖18C大體上類似於圖14C。此外，出於清晰及一致性的原因，出現於圖12A、圖12B、圖14C及圖18A至圖18C的相似的組件標記相同，並且參照圖18A至圖18C關於各種電互連的詳細的論述不在本文中重複，因為其已經參照圖12A至圖12B及圖14C詳細地被論述了。
圖19是根據本揭示案之另一替代的實施例之TCAM陣列200之部分之簡化的圖解的平面圖(亦被稱作俯視圖)。圖19展示的實施例類似於圖10展示的實施例，並且因此出於一致性及清晰的原因，圖10及圖19出現的相似的組件標記相同。類似於圖10圖示的實施例，圖19中的TCAM陣列200包括複數個TCAM單元210，其在位元線佈線方向(例如，圖19中的垂直方向)佈置成複數個行以及 在字元線佈線方向(例如，圖19中的水平方向)佈置成複數個列。在每一個TCAM單元210中，存在兩個靜態隨機存取記憶體(Static Random-Access Memory；SRAM)單元及用於資料對比目的之兩組串接裝置，如上文參照圖1或圖2所論述的。亦包括邊緣單元220及虛設單元230。周邊電路260至280位於TCAM陣列200周圍。
亦類似於圖10，為每個TCAM行實施諸如連接結構250至251之連接結構。在連接結構250中實施金屬接合墊301至302，以及在連接結構251中實施金屬接合墊303至304。然而，不同於圖10中之實施例，圖19中之實施例使用金屬線500(代替長接觸330)以將金屬接合墊303電耦接至訊號線SL。在圖19中，金屬線500位於與金屬接合墊303至304相同的層(例如，金屬-2層)並且在水平方向上定向。金屬線500與接觸330在功能上相似，即使金屬線500位於金屬線323及訊號線SL(其在金屬-1層中)上方的一個金屬層，而接觸330位於金屬線323及訊號線SL下方的一個金屬層。
應理解，儘管上文論述的實施例使用作為TCAM單元之行之頂部及/或底緣實施的連接結構以建立在來自周邊電路及TCAM單元之對位不良的金屬線之間的電連接，連接結構亦可在其他實施例中的別處被實施。例如，若來自周邊電路280(位於TCAM陣列200之左邊)的金屬線與訊號線或水平地延伸的電力線(例如，電源電壓線Vdd、接地電壓線Vss、字元線WL-1、匹配線等)對位不 良，則連接結構可在TCAM單元之列的左邊緣及/或側邊緣被實施。使用上文所論述的相同的概念，金屬接合墊可用以在此等對位不良的金屬線之間建立電連接，儘管在此些連接結構中的金屬接合墊可位於金屬-1層或金屬-3層，因為需要電連接的對位不良的金屬線位於金屬-2層。
進一步應理解，儘管上文所論述的實施例已經在MX+1(例如，金屬-2)金屬層中實施金屬接合墊以電連接位於MX(例如，金屬-1)層中的對位不良的金屬線，但此並非必需。在其他實施例中，金屬接合墊可例如實施在MX+3金屬層中，或實施在MX-1金屬層中。
圖20是圖示方法600的流程圖。方法600包括實施複數個三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)單元之步驟610。TCAM單元佈置成在第一方向上延伸的複數個行以及在第二方向上延伸的複數個列。每行包括位元線(bit-line；BL)、位元線互補(bit-line-complement；BLB)、搜尋線(search-line；SL)及搜尋線互補(search-line-complement；SLB)。BL、BLB、SL及SLB每一者在第一方向上延伸並且全部位元於第一金屬層中。
方法600包括實施一或更多個連接結構之步驟620，此連接結構包括每一者位於不同於第一金屬層之第二金屬層中之第一金屬墊、第二金屬墊、第三金屬墊及第四金屬墊。
方法600包括實施TCAM單元外部的一或更多個周邊電路的步驟630。一或更多個周邊電路包括全部位於第一金屬層中之第一金屬線、第二金屬線、第三金屬線及第四金屬線。第一、第二、第三及第四金屬線在平面圖(例如，俯視圖)中分別地與BL、BLB、SL及SLB對位不良。
方法600包括使用第一金屬墊將第一金屬線與BL至少部分地電互連之步驟640。
方法600包括使用第二金屬墊將第二金屬線與BLB至少部分地電互連之步驟650。
方法600包括使用第三金屬墊將第三金屬線與SL至少部分地電互連之步驟660。
方法600包括使用第四金屬墊將第四金屬線與SLB至少部分地電互連之步驟670。
在一些實施例中，第一金屬層是不允許位於其中的金屬線彎曲或跳動的MX層，以及第二金屬層是MX+1或MX-1層。
在一些實施例中，沒有其他訊號線位於SL與SLB之間，以及方法600可進一步包括實施在垂直於第一方向之第二方向上延伸之接觸之步驟以及使用接觸將SL與第三金屬線至少部分地電互連的另一步驟。
應理解，在方法600之步驟610至步驟670之前、期間或之後可執行額外製程。出於簡單性的原因，此些額外步驟並不在本文中詳細地論述。
基於上文論述，可以看出，本揭示案提供優於習知TCAM裝置的優點。然而，應理解，其他的實施例可能提供額外的優點，並且本文中不一定揭示所有優點，並且並非所有實施例都需要特別的優點。一個優點是其與用於在先進技術節點中製造半導體裝置的間隔微影術相容。在先進技術節點中，佈線規則可禁止金屬線彎曲或跳動，彎曲或跳動在以前的(較舊的)技術節點中是允許的。TCAM單元之周邊邏輯電路及訊號線(BL、SL、BLB、SLB)之金屬線可具有不同間距大小。因而，金屬線及訊號線可變得對位不良並且不能彼此直接地連接。本揭示案藉由使用位於與對位不良金屬線及訊號線不同的金屬層之金屬墊解決解決了此問題。因而，本揭示案允許TCAM單元正確地電耦接至周邊邏輯電路而不產生金屬線彎曲或金屬跳動。此方法亦節省了晶片佈局面積。另外，藉由使用一或更多個長接觸或額外金屬線，搜尋線(search-line；SL)及搜尋線互補(search-line-complement；SLB)可仍然正確地耦接至在周邊電路中之所欲的金屬線，而不管SL及SLB彼此鄰近定位的事實(例如，沒有其他訊號線介於其中)。此外，在每個單元中之嵌入的P井帶結構提供了更好的鎖存抗擾性。
本揭示案之一個態樣係關於電子電路。電子電路包括三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列。TCAM陣列包括含第一訊號線之複數個TCAM元件。第一訊號線位於第一金屬層中。TCAM陣列包括含第一金屬接合墊之連接結 構。第一金屬接合墊位於不同於第一金屬層之第二金屬層中。電子電路包括位於TCAM陣列附近之周邊電路。周邊電路包括位於第一金屬層中之第一金屬線。第一金屬線在平面圖中在與第一訊號線平行但與第一訊號線對位不良的方向延伸。第一金屬接合墊與第一訊號線及第一金屬線兩者電耦接。
本揭示案之另一態樣係關於電子裝置。電子電路包括三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列。TCAM陣列包括佈置成在第一方向上延伸之複數個行以及在第二方向上延伸之複數個列之複數個TCAM單元，其中每行包括位元線(bit-line；BL)、位元線互補(bit-line-complement；BLB)、搜尋線(search-line；SL)及搜尋線互補(search-line-complement；SLB)。BL、BLB、SL及SLB每個在第一方向上延伸並且全部位元於第一金屬層中。TCAM陣列包括一或更多個連接結構，第一金屬墊、第二金屬墊、第三金屬墊及第四金屬墊位於此一或更多個連接結構中。第一、第二、第三及第四金屬墊位於不同於第一金屬層之第二金屬層中。一或更多個周邊電路位於TCAM陣列附近。一或更多個周邊電路包括第一金屬線、第二金屬線、第三金屬線及第四金屬線。第一、第二、第三及第四金屬線每一者在第一方向上延伸並且全部位元於第一金屬層中。第一金屬線在平面圖中與BL對位不良。第二金屬線在平面圖中與BLB對位不良。第三金屬線在平面圖中與SL對位不良。 第四金屬線在平面圖中與SLB對位不良。第一金屬線使用第一金屬墊與BL至少部分地電耦接。第二金屬線使用第二金屬墊與BLB至少部分地電耦接。第三金屬線使用第三金屬墊與SL至少部分地電耦接。第四金屬線使用第四金屬墊與SLB至少部分地電耦接。
本揭示案之另一態樣係關於一種方法。實施複數個三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)單元。TCAM單元佈置成在第一方向上延伸的複數個行以及在第二方向上延伸的複數個列。每行包括位元線(bit-line；BL)、位元線互補(bit-line-complement；BLB)、搜尋線(search-line；SL)及搜尋線互補(search-line-complement；SLB)。BL、BLB、SL及SLB每一者在第一方向上延伸並且全部位元於第一金屬層中。實施一或更多個連接結構，一或更多個連接結構包括每一者位於不同於第一金屬層之第二金屬層中之第一金屬墊、第二金屬墊、第三金屬墊及第四金屬墊。在TCAM單元外部實施一或更多個周邊電路，一或更多個周邊電路包括全部位元於第一金屬層中之第一金屬線、第二金屬線、第三金屬線及第四金屬線。第一、第二、第三及第四金屬線在平面圖(例如，俯視圖)中分別地與BL、BLB、SL及SLB對位不良。第一金屬線使用金屬墊與BL至少部分地電互連在一起。第二金屬線使用第二金屬墊與BLB至少部分地電互連在一起。第三金屬線使用第三金屬墊與SL至 少部分地電互連在一起。第四金屬線使用第四金屬墊與SLB至少部分地電互連在一起。
上文已經概述了數個實施例之特徵，使得熟習此項技術者可更好地理解隨後的詳細描述。熟習此項技術者應瞭解他們可容易地用本揭示案作為一個基礎用於設計或改進其他的製程及結構，為了實現同樣的目標及/或取得本文引入的實施例之同樣的利益。熟習此項技術者亦應意識到此些等效構造不脫離本揭示案之精神及範疇，以及在不脫離本揭示案之精神及範疇的情況下他們可進行各種變化、替換、及變更。例如，藉由對位元線導體及字元線導體實施不同的厚度，可達成導體的不同的電阻。然而，亦可使用改變金屬導體之電阻之其他的技術。
200:TCAM陣列
210:TCAM單元
220:邊緣單元
230:虛設單元
250:連接結構
251:連接結構
260:周邊電路
270:周邊電路
280:周邊電路
301:金屬接合墊
302:金屬接合墊
303:金屬接合墊
304:金屬接合墊
321:金屬線
322:金屬線
323:金屬線
324:金屬線
330:長接觸/接觸

Claims (10)

  1. 一種包含三元內容可定址記憶體陣列的電子電路，其包含：一三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列，其中該TCAM陣列包括：複數個TCAM單元，該複數個TCAM單元包括一第一訊號線，該第一訊號線位於一第一金屬層中；以及一連接結構，該連接結構包括一第一金屬接合墊，該第一金屬接合墊位於不同於該第一金屬層之一第二金屬層中；以及一周邊電路，該周邊電路位於該TCAM陣列附近，該周邊電路包括位於該第一金屬層中之一第一金屬線；其中：該第一金屬線在一平面圖中在與該第一訊號線平行但與該第一訊號線對位不良之一方向延伸；以及該第一金屬接合墊與該第一訊號線及該第一金屬線兩者電耦接。
  2. 如請求項1所述之電子電路，其中：該等TCAM單元進一步包括位於該第一金屬層中之一第二訊號線；該周邊電路進一步包括位於該第一金屬層中之一第二金屬線，該第二金屬線在該平面圖中在與該第二訊號線平行但與該第二訊號線對位不良之一方向延伸； 該連接結構進一步包括位於該第二金屬層中之一第二金屬接合墊；以及該第二金屬接合墊與該第二訊號線及該第二金屬線兩者電耦接。
  3. 如請求項2所述之電子電路，其中：該等TCAM單元進一步包括每一者都位於該第一金屬層中之一第三訊號線及一第四訊號線；該周邊電路進一步包括每一者都位於該第一金屬層中之一第三金屬線以及一第四金屬線，該第三金屬線在該平面圖中與該第三訊號線對位不良，以及該第四金屬線在該平面圖中與該第四訊號線對位不良；該連接結構進一步包括每一者都位於該第二金屬層中之一第三金屬接合墊及一第四金屬接合墊；該第三金屬接合墊與該第三訊號線及該第三金屬線兩者電耦接；以及該第四金屬接合墊與該第四訊號線及該第四金屬線兩者電耦接。
  4. 如請求項3所述之電子電路，其中：該第一訊號線是一位元線(bit-line；BL)；該第二訊號線是一位元線互補(bit-line-complement；BLB)；該第三訊號線是一搜尋線(search-line；SL)；以及 該第四訊號線是一搜尋線互補(search-line-complement；SLB)。
  5. 一種包含三元內容可定址記憶體陣列的電子裝置，其包含：一三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)陣列，其中該TCAM陣列包括：複數個TCAM單元，該等複數個TCAM單元經佈置成在一第一方向上延伸之複數個行及在一第二方向上延伸之複數個列，其中每一個行包括一位元線(bit-line；BL)、一位元線互補(bit-line-complement；BLB)、一搜尋線(search-line；SL)及一搜尋線互補(search-line-complement；SLB)，其中該BL、BLB、SL及SLB每一者在該第一方向上延伸並且全部位元於一第一金屬層中；以及一或更多個連接結構，一第一金屬墊、一第二金屬墊、一第三金屬墊及一第四金屬墊位於該一或更多個連接結構中，該第一、第二、第三及第四金屬墊位於不同於該第一金屬層之一第二金屬層中；以及一或更多個周邊電路，該一或更多個周邊電路位於該TCAM陣列附近，該一或更多個周邊電路包括一第一金屬線、一第二金屬線、一第三金屬線及一第四金屬線，其中該第一、第二、第三及第四金屬線每一者在該第一方向上延伸並且全部位元於該第一金屬層中； 其中：該第一金屬線在一平面圖中與該BL對位不良；該第二金屬線在該平面圖中與該BLB對位不良；該第三金屬線在該平面圖中與該SL對位不良；該第四金屬線在該平面圖中與該SLB對位不良；該第一金屬線使用該第一金屬墊與該BL至少部分地電耦接；該第二金屬線使用該第二金屬墊與該BLB至少部分地電耦接；該第三金屬線使用該第三金屬墊與該SL至少部分地電耦接；以及該第四金屬線使用該第四金屬墊與該SLB至少部分地電耦接。
  6. 如請求項5所述之電子裝置，其中：該一或更多個連接結構進一步包括在垂直於該第一方向之一第二方向上延伸之一第一接觸；沒有其他訊號線位於該SL與該SLB之間；以及該SL使用該第一接觸與該第三金屬線至少部分地電耦接。
  7. 如請求項5所述之電子裝置，其中：該一或更多個連接結構進一步包括在垂直於該方向之一方向上延伸之一第五金屬線；該第五金屬線位於該第二金屬層中； 沒有其他訊號線位於該SL與該SLB之間；以及該SL使用該第五金屬線與該第三金屬線至少部分地電耦接。
  8. 如請求項5所述之電子裝置，其中：該一或更多個連接結構包括位於該等行之一底部之一第一連接結構以及位於該等行之一頂部之一第二連接結構；該第一金屬接合墊及該第二金屬接合墊位於該第一連接結構內；該第三金屬接合墊及該第四金屬接合墊位於該第二連接結構內；該周邊電路包括包含一位元線驅動器之一第一周邊電路以及包含一搜尋線驅動器之一第二周邊電路；該第一周邊電路位於該第一連接結構附近；該第二周邊電路位於該第二連接結構附近。該第一金屬線及該第二金屬線來自於該第一周邊電路；以及該第三金屬線及該第四金屬線來自於該第二周邊電路。
  9. 一種包含三元內容可定址記憶體陣列的方法，其包含：實施複數個三元內容可定址記憶體(Ternary Content-Addressable Memory；TCAM)單元，該等複數 個TCAM單元經佈置成在一第一方向上延伸之複數個行及在一第二方向上延伸之複數個列，其中每行包括一位元線(bit-line；BL)、一位元線互補(bit-line-complement；BLB)、一搜尋線(search-line；SL)以及一搜尋線互補(search-line-complement；SLB)，其中該BL、BLB、SL及SLB每一者在該第一方向上延伸並且全部位元於一第一金屬層中；實施一或更多個連接結構，該一或更多個連接結構包括每一者位於不同於該第一金屬層之一第二金屬層中之一第一金屬墊、一第二金屬墊、一第三金屬墊及一第四金屬墊；以及實施該等TCAM單元外部的一或更多個周邊電路，該一或更多個周邊電路包括全部位元於該第一金屬層中之一第一金屬線、一第二金屬線、一第三金屬線及第四金屬線，其中該第一、第二、第三及第四金屬線在一平面圖中分別地與該BL、BLB、SL以及SLB對位不良；使用該第一金屬墊將該第一金屬線與該BL至少部分地電互連；使用該第二金屬墊將該第二金屬線與該BLB至少部分地電互連；使用該第三金屬墊將該第三金屬線與該SL至少部分地電互連；以及使用該第四金屬墊將該第四金屬線與該SLB至少部分地電互連。
  10. 如請求項9所述之方法，其中沒有其他的訊號線位於該SL與該SLB之間，以及其中該方法進一步包含：實施在垂直於該第一方向之一第二方向上延伸之一接觸；以及使用該接觸將該SL與該第三金屬線至少部分地電互連。
TW106107266A 2016-11-18 2017-03-06 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法 TWI692770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/355,771 2016-11-18
US15/355,771 US9768179B1 (en) 2016-11-18 2016-11-18 Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits

Publications (2)

Publication Number Publication Date
TW201820320A TW201820320A (zh) 2018-06-01
TWI692770B true TWI692770B (zh) 2020-05-01

Family

ID=59828547

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107266A TWI692770B (zh) 2016-11-18 2017-03-06 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法

Country Status (3)

Country Link
US (1) US9768179B1 (zh)
CN (1) CN108074611B (zh)
TW (1) TWI692770B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009030B2 (en) 2021-10-29 2024-06-11 Realtek Semiconductor Corporation Content addressable memory cell

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180028020A (ko) * 2016-09-07 2018-03-15 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2019033161A (ja) * 2017-08-07 2019-02-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10818677B2 (en) 2018-07-16 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory periphery circuit
DE102019121626A1 (de) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-basierte bandzellenstruktur zur verbesserung der speicherleistung
TWI794510B (zh) * 2019-06-12 2023-03-01 聯華電子股份有限公司 三元內容可定址記憶體單元

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042747B1 (en) * 2005-01-19 2006-05-09 Lsi Logic Corporation Ternary CAM bitcells
US20060203530A1 (en) * 2005-03-08 2006-09-14 Ramnath Venkatraman Compact ternary and binary CAM bitcell architecture with no enclosed diffusion areas
US7187571B1 (en) * 2004-04-09 2007-03-06 Integrated Device Technology, Inc. Method and apparatus for CAM with reduced cross-coupling interference
US20140033915A1 (en) * 2010-08-27 2014-02-06 Aerosol Dynamics Inc. Wick wetting for water condensation systems
TWI478292B (zh) * 2012-03-30 2015-03-21 Taiwan Semiconductor Mfg Co Ltd 靜態隨機存取記憶裝置與結構
TWI499039B (zh) * 2009-09-18 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 靜態隨機存取記憶體位元單元與內容定址記憶體位元單元的裝置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4282319B2 (ja) * 2002-12-13 2009-06-17 株式会社ルネサステクノロジ 半導体記憶装置
JP4487237B2 (ja) * 2003-12-25 2010-06-23 エルピーダメモリ株式会社 半導体装置
US7259979B2 (en) * 2005-10-28 2007-08-21 Texas Instruments Incorporated Area efficient stacked TCAM cell for fully parallel search
US8435802B2 (en) 2006-05-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Conductor layout technique to reduce stress-induced void formations
KR100939775B1 (ko) * 2007-10-09 2010-01-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US8421205B2 (en) 2010-05-06 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Power layout for integrated circuits
US9768119B2 (en) 2010-07-28 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US8661389B2 (en) 2011-04-12 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of designing integrated circuits
US8726220B2 (en) 2011-04-29 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8446748B2 (en) * 2011-08-04 2013-05-21 International Business Machines Corporation Content addressable memories with wireline compensation
US8929115B2 (en) * 2011-11-30 2015-01-06 Stmicroelectronics International N.V. XY ternary content addressable memory (TCAM) cell and array
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US8698205B2 (en) 2012-05-25 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8826212B2 (en) 2012-12-06 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a layout including cells having different threshold voltages, a system of implementing and a layout formed
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9147029B2 (en) 2013-03-11 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US9563731B2 (en) 2013-03-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments
US8848412B1 (en) * 2013-07-05 2014-09-30 Arm Limited Ternary content addressable memory
US9082484B1 (en) * 2013-12-23 2015-07-14 International Business Machines Corporation Partial update in a ternary content addressable memory
US9183933B2 (en) 2014-01-10 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187571B1 (en) * 2004-04-09 2007-03-06 Integrated Device Technology, Inc. Method and apparatus for CAM with reduced cross-coupling interference
US7042747B1 (en) * 2005-01-19 2006-05-09 Lsi Logic Corporation Ternary CAM bitcells
US20060203530A1 (en) * 2005-03-08 2006-09-14 Ramnath Venkatraman Compact ternary and binary CAM bitcell architecture with no enclosed diffusion areas
TWI499039B (zh) * 2009-09-18 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 靜態隨機存取記憶體位元單元與內容定址記憶體位元單元的裝置
US20140033915A1 (en) * 2010-08-27 2014-02-06 Aerosol Dynamics Inc. Wick wetting for water condensation systems
TWI478292B (zh) * 2012-03-30 2015-03-21 Taiwan Semiconductor Mfg Co Ltd 靜態隨機存取記憶裝置與結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009030B2 (en) 2021-10-29 2024-06-11 Realtek Semiconductor Corporation Content addressable memory cell

Also Published As

Publication number Publication date
CN108074611B (zh) 2021-03-19
US9768179B1 (en) 2017-09-19
CN108074611A (zh) 2018-05-25
TW201820320A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
TWI692770B (zh) 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法
US10163495B2 (en) Two-port SRAM connection structure
KR101577894B1 (ko) 메모리 셀
US10147729B2 (en) Structures, devices and methods for memory devices
KR101508425B1 (ko) 듀얼 포트 sram 연결 구조물
US9935001B2 (en) Methods of forming an integrated circuit chip having two types of memory cells
KR101539495B1 (ko) Ｓｒａｍ 셀 구조를 위한 방법 및 장치
KR101643447B1 (ko) 듀얼 포트 ｓｒａｍ 시스템
TWI710064B (zh) 記憶體裝置
US6359804B2 (en) Static semiconductor memory cell formed in an n-well and p-well
KR102332369B1 (ko) 4cpp sram 셀 및 어레이
US10727237B2 (en) Semiconductor structure
TWI771484B (zh) 靜態隨機存取記憶體的佈局圖案
JP2001358232A (ja) 半導体記憶装置