KR100406760B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100406760B1 KR100406760B1 KR10-2001-0071390A KR20010071390A KR100406760B1 KR 100406760 B1 KR100406760 B1 KR 100406760B1 KR 20010071390 A KR20010071390 A KR 20010071390A KR 100406760 B1 KR100406760 B1 KR 100406760B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- electrode pattern
- active region
- layers
- drive transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
Claims (15)
- 단위 셀 형성 영역내에 각각 분리되는 복수개의 액티브 영역과 상기 액티브 영역을 지나는 복수개의 전극 패턴층들을 포함하는 2 포트 SRAM에 있어서,이웃 셀과는 독립적인 공통 콘택 영역을 통하여 일측 전극에 VCC가 공급되고 타측 전극은 각각 제 1,2 노드에 연결되고 서로 다른 활성 영역에서 각각의 전극 패턴층에 의해 게이트가 구성되는 제 1,2 로드 트랜지스터;상기 제 1 노드에 순차적으로 직렬 연결되는 제 1 라이트 드라이브 트랜지스터,제 1 리드 드라이브 트랜지스터,제 1 리드 액세스 트랜지스터 그리고 상기 제 2 노드에 순차적으로 직렬 연결되는 제 2 라이트 드라이브 트랜지스터,제 2 리드 드라이브 트랜지스터,제 2 리드 액세스 트랜지스터;상기 제 1 노드에 일측 전극이 연결되는 제 1 라이트 액세스 트랜지스터 및 상기 제 2 노드에 일측 전극이 연결되는 라이트 액세스 트랜지스터; 그리고 내부 배선과 신호 인가 라인을 구성하는 금속 배선들을 포함하고,상기 제 2 노드를 포함하여 제 1 로드 트랜지스터,제 1 라이트 드라이브 트랜지스터,제 1 리드 드라이브 트랜지스터의 게이트가 일체형을 갖는 하나의 전극 패턴층으로 형성되고, 상기 제 1 노드를 포함하여 제 2 로드 트랜지스터,제 2 라이트 드라이브 트랜지스터,제 2 리드 드라이브 트랜지스터의 게이트가 일체형을 갖는 하나의 전극 패턴층으로 형성되고,이웃 셀과는 독립적인 공통 콘택 영역을 통하여 상기 제 1 라이트 드라이브트랜지스터와 제 1 리드 드라이브 트랜지스터의 공통 전극과 상기 제 2 라이트 드라이브 트랜지스터와 제 2 리드 드라이브 트랜지스터의 공통 전극이 VSS 라인과 콘택되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 제 1,2 라이트 액세스 트랜지스터의 타측 전극은 각각 인접하는 이웃 셀의 다른 라이트 액세스 트랜지스터들의 전극과 공유되고, 제 1,2 리드 액세스 트랜지스터의 타측 전극은 각각 인접하는 다른 리드 액세스 트랜지스터들과 공유되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 복수개의 액티브 영역은 단위 셀 형성 영역의 일부에 형성되어 제 1,2 로드 트랜지스터들을 형성하기 위한 n형 웰 영역내에 Y축 방향으로 장축을 갖고 서로 대응되는 위치에 분리 구성되는 제 1,2 액티브 영역과,상기 n형 웰 영역이 아닌 셀 형성 영역내의 중앙 부분에서 X 방향으로 장축을 갖고 형성되는 제 3 액티브 영역과,상기 제 1,2 액티브 영역들 사이의 분리 영역에 형성되는 제 4 액티브 영역과,상기 제 3 액티브 영역의 중앙 하단부에서 연속되어 Y축 방향으로 형성되는 제 5 액티브 영역과,상기 제 5 액티브 영역의 하단부에서 각각 좌,우측의 X 방향으로 연속되는 제 6,8 액티브 영역,제 7,9 액티브 영역과,상기 제 8 액티브 영역과 제 9 액티브 영역의 진행 방향에서 수직인 하단 방향으로 각각 연속되어 대응되는 구조 및 위치를 갖고 형성되는 제 10,12 액티브 영역,제 11,13 액티브 영역을 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 복수개의 전극 패턴층들은 상기 제 1 액티브 영역의 중앙을 X 방향으로 지나는 제 1 부분과 상기 제 1 부분에서 Y 방향으로 연속되는 제 2 부분을 갖고 상기 제 2 부분이 제 3 액티브 영역,제 6 액티브 영역을 연속적으로 가로지르는 형태를 갖고 제 1 로드 트랜지스터,제 1 라이트 드라이브 트랜지스터,제 1 리드 드라이브 트랜지스터의 게이트로 사용되는 제 1 전극 패턴층과,상기 제 1 전극 패턴층과 대칭적인 구조를 갖고 대칭되는 위치에 상기 제 2 액티브 영역의 중앙을 X 방향으로 지나고 제 3 액티브 영역,제 6 액티브 영역을 연속적으로 가로지르는 형태를 갖고 제 2 로드 트랜지스터,제 2 라이트 드라이브 트랜지스터,제 2 리드 드라이브 트랜지스터의 게이트로 사용되는 제 2 전극 패턴층과,상기 제 1,2 전극 패턴층을 중앙에 두고 각각 그 양측의 제 3 액티브 영역을 Y축으로 가로지르는 형태로 구성되어 제 1,2 라이트 액세스 트랜지스터의 게이트로 사용되는 제 3,4 전극 패턴층과,상기 제 10,11 액티브 영역을 각각 X축 방향으로 가로지르는 형태를 갖고 제 1,2 리드 액세스 트랜지스터의 게이트로 사용되는 제 5,6 전극 패턴층을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서, 상기 제 1,2 전극 패턴층의 일측 제 1,2 액티브 영역 그리고 제 4 액티브 영역에 형성되는 VCC 콘택 영역과,상기 제 1 전극 패턴층의 타측 제 1 액티브 영역 그리고 제 2 전극 패턴층상부 그리고 제 3 전극 패턴층 일측의 제 3 액티브 영역에 각각 형성되는 제 1 노드 제 1,2,3 콘택 영역과,상기 제 2 전극 패턴층의 타측 제 2 액티브 영역 그리고 제 1 전극 패턴층 상부 그리고 제 4 전극 패턴층 일측의 제 3 액티브 영역에 각각 형성되는 제 2 노드 제 1,2,3 콘택 영역과,상기 제 3,4 전극 패턴층 타측의 제 3 액티브 영역에 각각 형성되는 라이트 비트 라인 콘택 영역,/라이트 비트 라인 콘택 영역과,단위 셀 형성 영역의 에지부에 위치하고 상기 제 3,4 전극 패턴층의 끝단에 각각 형성되는 라이트 워드 라인 콘택 영역들과,제 5 액티브 영역에 형성되는 VSS 콘택 영역과,단위 셀 형성 영역의 에지부에 위치하고 상기 제 5,6 전극 패턴층의 끝단에 각각 형성되는 리드 워드 라인 콘택 영역들과,상기 제 5,6 전극 패턴층 일측 제 12,13 액티브 영역에 형성되는 리드 비트 라인 콘택 영역,/리드 비트 라인 콘택 영역을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 5 항에 있어서, 콘택 영역들은 동일한 X축상에서 5개 이하로 위치되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 금속 배선들은 제 1,2 로드 트랜지스터의 일측의 전극(VCC 콘택 영역)들과 제 4 액티브 영역의 VCC 콘택 영역에 콘택되어 X축 방향으로 지나는 제 1 금속 배선 제 1 층과,라이트 워드 라인 콘택 영역에 각각 연결되는 제 1 금속 배선 제 2,3 층과,제 1 노드 제 1,2,3 콘택 영역에 동시에 연결되는 제 1 금속 배선 제 4 층과,제 2 노드 제 1,2,3 콘택 영역에 동시에 연결되는 제 1 금속 배선 제 5 층과,상기 라이트 비트 라인 콘택 영역과 /라이트 비트 라인 콘택 영역에 각각 연결되는 제 1 금속 배선 제 6,7층과,리드 워드 라인 콘택 영역에 각각 연결되는 제 1 금속 배선 제 8,9 층과,상기 VSS 콘택 영역에 연결되어 제 3 액티브 영역의 상측까지 연장되는 제 1 금속 배선 제 10 층과,리드 비트 라인 콘택 영역과 /리드 비트 라인 콘택 영역에 각각 연결되는 제 1 금속 배선 제 11,12 층을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서, 상기 제 1 금속 배선 제 1,2,3,6,7,8,9,10,11,12 층상에각각 형성되는 복수개의 제 1 비아홀들을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항 또는 제 7 항에 있어서, 금속 배선들은 제 1 금속 배선 제 1 층에 연결되고 X축 방향으로 형성되어 VCC 공급 라인으로 사용되는 제 2 금속 배선 제 1 층과,라이트 워드 라인으로 사용하기 위하여 제 1 금속 배선 제 2,3 층에 공통으로 연결되어 X축 방향으로 형성되는 제 2 금속 배선 제 2 층과,제 1 금속 배선 6,7,10 층에 각각 연결되는 제 2 금속 배선 제 3,4,5 층과,리드 워드 라인으로 사용하기 위하여 제 1 금속 배선 제 8,9 층에 공통으로 연결되어 X축 방향으로 형성되는 제 2 금속 배선 제 6 층과,제 1 금속 배선 제 11,12 층에 각각 연결되어 X축 방향으로 형성되고 각각 분리되는 제 2 금속 배선 제 7,8층을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서, 제 2 금속 배선 제 3,4,5,7,8 층상에 형성되는 제 2 비아홀들을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 금속 배선들은 라이트 비트 라인,/라이트 비트 라인으로 사용하기 위하여 제 2 비아홀을 통하여 제 2 금속 배선 제 3 층,제 2 금속 배선 제4 층과 각각 연결되고 Y축 방향으로 지나는 제 3 금속 배선 제 1,2 층과,리드 비트 라인,/리드 비트 라인으로 사용하기 위하여 제 2 금속 배선 7,8 층에 각각 연결되어 Y축 방향으로 형성되는 제 3 금속 배선 제 3,4 층과,VSS 공급 라인으로 사용하기 위하여 제 2 금속 배선 제 5 층에 연결되어 Y축 방향으로 형성되는 제 3 금속 배선 제 5 층을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 제 1,2 액티브 영역이 상기 n형 웰 영역내에서 그의 장축 방향(X축 방향)에 평행한 X축 방향으로 장축을 갖고 서로 대응되는 위치에 분리 구성되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항 또는 제 12 항에 있어서, 제 1 전극 패턴층이 상기 제 1 액티브 영역의 중앙을 Y 방향으로 지나는 제 1 부분과 상기 제 1 부분에서 X 방향으로 연속되는 제 2 부분과 제 2 부분의 진행 방향에 수직한 Y 방향으로 지나는 제 3 부분을 갖고 상기 제 3 부분이 제 3 액티브 영역,제 6 액티브 영역을 연속적으로 가로지르는 형태를 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항 또는 제 12 항에 있어서, 제 2 전극 패턴층이 상기 제 1 전극 패턴층과 대칭적인 구조를 갖고 대칭되는 위치에서 상기 제 2 액티브 영역의 중앙을 Y 방향으로 지나고 제 3 액티브 영역,제 6 액티브 영역을 연속적으로 가로지르는 형태를 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항 또는 제 12 항에 있어서, 제 1 금속 배선 제 1 층이 상기 제 1,2 액티브 영역에 형성되는 소오스/드레인의 위치가 제 4 액티브 영역과 동일 X축 선상에 위치하지 않고 달라져 셀 형성 영역의 에지부에서 꺽여 Y축을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0071390A KR100406760B1 (ko) | 2001-11-16 | 2001-11-16 | 반도체 메모리 장치 |
US10/495,624 US7038926B2 (en) | 2001-11-16 | 2002-06-25 | Multi-port static random access memory |
PCT/KR2002/001201 WO2003043021A1 (en) | 2001-11-16 | 2002-06-25 | A multi-port static random access memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0071390A KR100406760B1 (ko) | 2001-11-16 | 2001-11-16 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030040806A KR20030040806A (ko) | 2003-05-23 |
KR100406760B1 true KR100406760B1 (ko) | 2003-11-21 |
Family
ID=19716034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0071390A KR100406760B1 (ko) | 2001-11-16 | 2001-11-16 | 반도체 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7038926B2 (ko) |
KR (1) | KR100406760B1 (ko) |
WO (1) | WO2003043021A1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100406760B1 (ko) * | 2001-11-16 | 2003-11-21 | 신코엠 주식회사 | 반도체 메모리 장치 |
JP4278338B2 (ja) | 2002-04-01 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP4605390B2 (ja) * | 2003-10-27 | 2011-01-05 | 日本電気株式会社 | 半導体記憶装置 |
JP4662532B2 (ja) * | 2004-06-03 | 2011-03-30 | パナソニック株式会社 | 半導体記憶装置 |
JP2006269674A (ja) * | 2005-03-23 | 2006-10-05 | Nec Electronics Corp | 半導体集積回路 |
TWI307113B (en) * | 2006-07-20 | 2009-03-01 | Faraday Tech Corp | A layout architecture having high-performance and high-density design |
JP2009130238A (ja) * | 2007-11-27 | 2009-06-11 | Fujitsu Microelectronics Ltd | 半導体装置 |
US8009463B2 (en) * | 2009-07-31 | 2011-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure for dual port SRAM |
US8189368B2 (en) * | 2009-07-31 | 2012-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure for dual port SRAM |
CN102142275A (zh) * | 2011-01-12 | 2011-08-03 | 浪潮(北京)电子信息产业有限公司 | 一种静态随机存储器及其实现方法 |
US8576655B2 (en) | 2011-06-21 | 2013-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memories |
US9806083B2 (en) * | 2014-12-03 | 2017-10-31 | Qualcomm Incorporated | Static random access memory (SRAM) bit cells with wordlines on separate metal layers for increased performance, and related methods |
US9876017B2 (en) * | 2014-12-03 | 2018-01-23 | Qualcomm Incorporated | Static random access memory (SRAM) bit cells with wordline landing pads split across boundary edges of the SRAM bit cells |
US9368443B1 (en) | 2015-01-20 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory metal scheme |
US10074605B2 (en) | 2016-06-30 | 2018-09-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell and array structure having a plurality of bit lines |
KR102514097B1 (ko) | 2016-08-03 | 2023-03-23 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102256055B1 (ko) | 2017-04-06 | 2021-05-27 | 삼성전자주식회사 | 반도체 소자 |
US11398274B2 (en) | 2020-08-25 | 2022-07-26 | Qualcomm Incorporated | Pseudo-triple-port SRAM |
US11302388B2 (en) | 2020-08-25 | 2022-04-12 | Qualcomm Incorporated | Decoding for pseudo-triple-port SRAM |
US11361817B2 (en) * | 2020-08-25 | 2022-06-14 | Qualcomm Incorporated | Pseudo-triple-port SRAM bitcell architecture |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166375A (ja) * | 1991-04-24 | 1993-07-02 | Internatl Business Mach Corp <Ibm> | 2重ポート式スタティック・ランダム・アクセス・メモリ・セル |
KR940010349A (ko) * | 1992-10-15 | 1994-05-26 | 문정환 | 에스 램 셀의 구조 |
JPH10256395A (ja) * | 1997-03-10 | 1998-09-25 | Mitsubishi Electric Corp | 半導体記憶装置のレイアウト構造 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5053996A (en) * | 1991-02-26 | 1991-10-01 | Sgs-Thomson Microelectronics, Inc. | Dual state memory storage cell with improved data transfer circuitry |
US6407434B1 (en) * | 1994-11-02 | 2002-06-18 | Lsi Logic Corporation | Hexagonal architecture |
US5742086A (en) * | 1994-11-02 | 1998-04-21 | Lsi Logic Corporation | Hexagonal DRAM array |
US5889329A (en) * | 1994-11-02 | 1999-03-30 | Lsi Logic Corporation | Tri-directional interconnect architecture for SRAM |
US6005794A (en) * | 1997-06-27 | 1999-12-21 | Texas Instruments Incorporated | Static memory with low power write port |
JP2003530838A (ja) * | 2000-04-12 | 2003-10-21 | ヒューマン ゲノム サイエンシズ インコーポレイテッド | アルブミン融合タンパク質 |
KR100406760B1 (ko) * | 2001-11-16 | 2003-11-21 | 신코엠 주식회사 | 반도체 메모리 장치 |
JP4047615B2 (ja) * | 2002-04-03 | 2008-02-13 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
-
2001
- 2001-11-16 KR KR10-2001-0071390A patent/KR100406760B1/ko active IP Right Grant
-
2002
- 2002-06-25 WO PCT/KR2002/001201 patent/WO2003043021A1/en not_active Application Discontinuation
- 2002-06-25 US US10/495,624 patent/US7038926B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166375A (ja) * | 1991-04-24 | 1993-07-02 | Internatl Business Mach Corp <Ibm> | 2重ポート式スタティック・ランダム・アクセス・メモリ・セル |
KR940010349A (ko) * | 1992-10-15 | 1994-05-26 | 문정환 | 에스 램 셀의 구조 |
JPH10256395A (ja) * | 1997-03-10 | 1998-09-25 | Mitsubishi Electric Corp | 半導体記憶装置のレイアウト構造 |
Also Published As
Publication number | Publication date |
---|---|
WO2003043021A1 (en) | 2003-05-22 |
US20050083765A1 (en) | 2005-04-21 |
KR20030040806A (ko) | 2003-05-23 |
US7038926B2 (en) | 2006-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100406760B1 (ko) | 반도체 메모리 장치 | |
US10566047B2 (en) | Semiconductor device having multiport memory | |
KR100347685B1 (ko) | 스테틱 반도체 기억 장치 | |
JP2665644B2 (ja) | 半導体記憶装置 | |
US5468985A (en) | Semiconductor device | |
US4682200A (en) | Semiconductor memory device with matched equivalent series resistances to the complementary data lines | |
KR19980019133A (ko) | 반도체 메모리 장치(semiconductor memory) | |
JP2933010B2 (ja) | 半導体装置 | |
JPH06104405A (ja) | スタティック型メモリ | |
US20040037123A1 (en) | Integrated circuit devices including equalization/precharge circuits for improving signal transmission | |
KR100261391B1 (ko) | 반도체 기억 장치 | |
KR100285926B1 (ko) | 한쌍의전송용mos트랜지스터,한쌍의구동용mos트랜지스터및한쌍의부하소자를구비한스태틱메모리셀 | |
KR100204012B1 (ko) | 고저항 부하형 스태틱램 셀 및 그 제조방법 | |
US6933578B2 (en) | Semiconductor storage device | |
JPH10125803A (ja) | 半導体メモリ装置 | |
JP2001024070A (ja) | 半導体記憶装置 | |
US4984058A (en) | Semiconductor integrated circuit device | |
KR910001186B1 (ko) | 고집적도 및 고속의 반도체메모리장치 | |
KR0166801B1 (ko) | 마스크 롬의 구조 | |
JP3004921B2 (ja) | 半導体記憶装置 | |
KR20030058823A (ko) | 에스램 셀 | |
JP2001060632A (ja) | 半導体記憶装置 | |
JPH07161840A (ja) | スタティックramのメモリセル | |
JPH0613578A (ja) | 半導体記憶装置 | |
JPH03232270A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121112 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20131106 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20141103 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20151106 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20161010 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 17 |