JP4899248B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4899248B2 JP4899248B2 JP2001103835A JP2001103835A JP4899248B2 JP 4899248 B2 JP4899248 B2 JP 4899248B2 JP 2001103835 A JP2001103835 A JP 2001103835A JP 2001103835 A JP2001103835 A JP 2001103835A JP 4899248 B2 JP4899248 B2 JP 4899248B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- license information
- license
- nonvolatile memory
- memory holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体集積回路に関し、詳しくはライセンス情報を管理可能な半導体集積回路に関する。
【従来の技術】
半導体集積回路の高集積化が進み、多様な機能を含んだ１つのシステムとして動作するようになると、各機能の使用権利に関して適切な管理をすることが必要になる。例えば、ライセンス情報に基づいて、ある機能ブロックの使用を許可或いは禁止する機能を設けることが必要になる。このように知的所有権の対象となる機能ブロックが搭載されている場合には、その機能ブロックに対して、利用期間や利用時間に応じたロイヤリティーの計算が必要になることや、有効期限の設定が必要になること等がある。またライセンス情報に基づいて、ある機能ブロックを使用している場合に、追加ライセンスによって拡張機能を利用することが必要になる場合等がある。
【発明が解決しようとする課題】
半導体集積回路において、ライセンス情報に基づいてある機能ブロックの使用を許可或いは禁止する機能としては、毎回電源投入時に回路外部からライセンスコードを入力して揮発性の記憶手段に格納し、このライセンスコードに応じて各機能ブロックの動作を制御する方式がある。この方式では、半導体集積回路の外部で常にライセンスコードを管理かつ保持しておく必要があると共に、ライセンスに基づいて利用回数のチェック等をする場合には、電源遮断に備えて、利用回数等に関する情報を外部に保持しておく必要がある。
【０００２】
以上を鑑みて、本発明は、ライセンス情報を回路内部で自己管理可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
本発明による半導体集積回路は、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、該復号されたライセンス情報の少なくとも一部を保持し、保持内容を該半導体集積回路外部に供給する手段を含むことを特徴とする。
【０００３】
上記半導体集積回路では、ＥＥＰＲＯＭ等の不揮発性メモリで構成された不揮発性記憶保持回路に符号化されたライセンスコードを格納し、復号化回路でライセンスコードを復号化することで、ライセンスコードに従って各機能ブロックの動作／非動作を制御することが可能になる。従って、電源投入時におけるライセンスコード入力処理を不要とすることが出来る。
【０００５】
また復号化回路がデコードしたライセンスコードの情報を、ライセンスステータス情報として外部からアクセス可能な形に格納すれば、ユーザからの要求に応じて、ライセンスに関するステータス情報を半導体集積回路外部に供給することが出来る。
【０００６】
また本発明のある側面によれば、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、現在の日時を示すカレンダ回路を含み、該カレンダ回路の示す現在の日時が該復号化されたライセンス情報が示す有効期限内である場合に、該復号化回路は該機能ブロックを使用可とし、該カレンダ回路の示す現在の日時が該復号化されたライセンス情報が示す有効期限を過ぎた場合に、該復号化回路は該機能ブロックを使用不可とすることを特徴とする。
【０００７】
上記半導体集積回路では、現在の日時を示すカレンダ回路を設けることで、ライセンスコードに基づいて有効期限を管理することが可能になる。
【０００８】
また本発明のある側面によれば、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、該機能ブロックの利用回数を計数するカウンタ回路を含み、該カウンタ回路が計数した利用回数が該復号化されたライセンス情報が示す有効利用回数内である場合に、該復号化回路は該機能ブロックを使用可とし、該カウンタ回路が計数した利用回数が該復号化されたライセンス情報が示す有効利用回数を超えた場合に、該復号化回路は該機能ブロックを使用不可とすることを特徴とする。
【０００９】
上記半導体集積回路では、機能ブロックの利用回数を計数するカウンタ回路を設けることで、ライセンスコードに基づいて有効利用回数を管理することが可能になる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１０】
図１は、本発明による半導体集積回路の実施例の構成を示す構成図である。
【００１１】
図１の半導体集積回路１０は、不揮発性記憶保持手段１１、デコーダ回路１２、ステータスレジスタ回路１３、カレンダ回路１４、カウンタ１５、機能ブロック１６、及び機能ブロック１７を含む。
【００１２】
不揮発性記憶保持手段１１は、不揮発性メモリからなり、各機能ブロックに関するライセンス情報を保持する。デコーダ回路１２は、不揮発性記憶保持手段１１が保持するライセンス情報をデコードし、デコード結果に基づいて機能ブロック１６及び機能ブロック１７毎に動作の無効／有効を制御する。カレンダ回路１４は、ライセンス期限の有効／無効を判断するための日時情報を提供する。カウンタ１５は、各機能ブロックの利用回数の計数を行うことにより利用回数情報を提供する。ステータスレジスタ回路１３は、デコーダ回路１２によるデコード結果を受け取り、ライセンスに関する半導体集積回路１０の状態情報を格納する。
【００１３】
半導体集積回路１０の動作を以下に詳細に説明する。不揮発性記憶保持手段１１は、ＥＥＰＲＯＭ等により構成され、半導体集積回路１０外部より書き込まれたライセンスコードを保持する。このライセンスコードは、各機能ブロックに関して動作／停止を指定する情報、各機能ブロックの有効期限、各機能ブロックの利用可能回数に関する情報等を保持する。ライセンスコードは、一般に複製できないように符号化（暗号化）された形式で格納される。
【００１４】
デコーダ回路１２は、ライセンスコードを不揮発性記憶保持手段１１から受け取りデコードする。このデコードした結果と共に、カレンダ回路１４及びカウンタ１５からの情報に基づいて、デコーダ回路１２は機能ブロック１６及び１７の有効／無効を判断する。機能ブロック１６及び１７の有効／無効の判断結果に基づいて、デコーダ回路１２は、機能ブロック１６及び１７に対する制御信号ｂ及びａの値を決定して出力する。この制御信号ｂ及びａは、それぞれ機能ブロック１６及び１７に対するチップイネーブル信号等でよいが、機能ブロック動作に必須の信号であればよく、特定の信号に限定されるものではない。
【００１５】
またデコーダ回路１２は、カウンタ１５が計数した各機能ブロックの利用回数を、不揮発性記憶保持手段１１に書き込む。これは、カウンタ１５が計数した各機能ブロックの利用回数に関する情報が、電源遮断時に喪失しないようにするためである。
【００１６】
デコーダ回路１２がデコードしたライセンスコードの情報は、半導体集積回路１０の状態を示す情報として、ステータスレジスタ回路１３に格納される。不揮発性記憶保持手段１１に格納されるライセンスコードは、複製できないように符号化（暗号化）された形式であるため、ユーザがライセンスの内容を知りたいときに、不揮発性記憶保持手段１１の内容を読み出しても意味がない。ステータスレジスタ回路１３は、デコーダ回路１２がデコードしたライセンスコードの情報を、半導体集積回路１０の状態を示すライセンスステータス情報として格納し、ユーザからの要求に応じて、ライセンスステータス情報を半導体集積回路１０外部に出力する。
【００１７】
上記のように、本発明による半導体集積回路１０においては、ＥＥＰＲＯＭ等の不揮発性メモリで構成された不揮発性記憶保持手段１１に暗号化されたライセンスコードを格納し、デコーダ回路１２でライセンスコードを解読することで、ライセンスコードに従って各機能ブロックの動作／非動作を制御することが可能になる。またデコーダ回路１２がデコードしたライセンスコードの情報を、ステータスレジスタ回路１３にライセンスステータス情報として格納することで、ユーザからの要求に応じて、ライセンスに関するステータス情報を半導体集積回路１０外部に供給することが可能である。
【００１８】
なお本発明で使用する暗号化手段としては、従来様々な分野で使用されている暗号化手段のうちで適切なものを用いればよく、本発明は暗号化の方式の詳細に関しては特定の方式に限定されるものではない。
【００１９】
図２は、半導体集積回路１０において有効期限の管理に関連する部分を示す構成図である。
【００２０】
図２の構成において、デコーダ回路１２は、ライセンスコードデコーダ２１、ライセンスコードレジスタ２２、比較回路２３、ＡＮＤ回路２４、及びインバータ２５を含む。
【００２１】
ＥＥＰＲＯＭ で構成される不揮発性記憶保持手段１１に、例えば、機能ブロック１６の有効期限が２００１年１０月１日であることを示すライセンスコードが、半導体集積回路の１０外部から書き込まれる。このライセンスコードは暗号化した形式で書き込まれており、仮にユーザが不揮発性記憶保持手段１１をアクセスしてもライセンスの内容はわからず、また暗号化手順を知らなければ偽のライセンスコードを書き込むことも出来ない。
【００２２】
ライセンスコードデコーダ２１は、不揮発性記憶保持手段１１が格納するライセンスコードを受け取り、所定のルールに従ってデコード（解読）する。デコードされたライセンスコードは、ライセンスコードレジスタ２２に供給され格納される。
【００２３】
ライセンスコードレジスタ２２に格納されるデコード後のライセンスコードは、例えば図２に示されるように、“００１０Ａ０１”である。ここで最上位ビットの“０”が１番目の機能ブロックである機能ブロック１６を示し、次の２ビットの“０１”は２００１年を示し、次の“０Ａ”は１０月を意味し、最後の２ビットの“０１”は１日（月の第１日目）を意味する。即ちこのライセンスコードは、機能ブロック１６の有効期限が２００１年１０月１日迄であることを示す。この場合、機能ブロック１６の使用は２００１年１０月１日迄は許可されるが、それ以降はライセンス延長或いは新規ライセンス購入をしない限り、機能ブロック１６の使用は出来ないことになる。
【００２４】
図２に示されるように、カレンダ回路１４は現在の日時である２０００年１２月２８日を、“０００Ｃ１Ｃ”として示している。ここで最初の２ビットの“００”は２０００年を示し、次の“０Ｃ”は１２月を意味し、最後の２ビットの“１Ｃ”は２８日（月の第２８日目）を意味する。
【００２５】
デコーダ回路１２の比較回路２３は、ライセンスコードレジスタ２２から期限を示す“０１０Ａ０１”を受け取ると共に、カレンダ回路１４から現在の日時を示す“０００Ｃ１Ｃ”を受け取る。比較回路２３は、期限日と現在の日時とを比較するために、例えば“０１０Ａ０１”から“０００Ｃ１Ｃ”を減算する。減算結果が正の場合、ライセンスは有効であるので、比較回路２３は有効を示す値“１”を出力する。減算結果が負の場合、ライセンスは期限切れで無効であると判断され、比較回路２３は無効を示す値“０”を出力する。
【００２６】
比較回路２３から出力する値は、ＡＮＤ回路２４の一方の入力に供給される。ＡＮＤ回路２４のもう一方の入力には、インバータ２５の出力が供給される。インバータ２５は、デコードされたライセンスコード“００１０Ａ０１”の最上位ビット“０”を供給され、このライセンスコードが１番目の機能ブロックである機能ブロック１６に対するものである場合に、出力が１になる。
【００２７】
なおライセンスコードが２番目の機能ブロックである機能ブロック１７に対するものである場合には、最上位ビットは“１”となり、インバータ２５の出力は０となる。なお図示されないが、機能ブロック１７に対する制御回路としては、ＡＮＤ回路２４と並列に別のＡＮＤ回路を設け、比較回路２３の出力を一方の入力に供給し、ライセンスコードの最上位ビットをインバータ無しで直接に他方の入力に供給する構成とすればよい。
【００２８】
ＡＮＤ回路２４は、比較回路２３が有効を示す値“１”を出力すると共にライセンスコードが機能ブロック１６を示す場合に、機能ブロック１６に対する制御信号ｂとして１を出力する。
【００２９】
半導体集積回路１０は、ＡＮＤ回路３０を更に含み、このＡＮＤ回路３０は、ライセンスに無関係に通常動作時に機能ブロック１６を選択するチップセレクト信号ＣＳとデコーダ回路１２（ＡＮＤ回路２４）からの制御信号ｂとを受け取る。従って、チップセレクト信号ＣＳ及び制御信号ｂが両方共に１の場合に、ＡＮＤ回路３０は、１である信号を機能ブロック１６に活性化チップセレクト信号ＣＳとして供給する。このようにして、１番目の機能ブロックである機能ブロック１６についてライセンスコードが有効期限を指定し、この有効期限がカレンダ回路１４の指示する現在の日時よりも先である場合には、デコーダ回路１２が機能ブロック１６を有効にする制御信号を生成する。
【００３０】
なおライセンスコードレジスタ２２が格納する有効期限に関する情報“００１０Ａ０１”は、デコーダ回路１２からステータスレジスタ回路１３に書き込まれる。従って、このステータスレジスタ回路１３の内容を読み出すことによって、ユーザは、現在設定されているライセンス情報を半導体集積回路１０の外部から知ることが出来る。
【００３１】
図３は、半導体集積回路１０において有効利用回数の管理に関連する部分を示す構成図である。
【００３２】
図３の構成において、デコーダ回路１２は、ライセンスコードデコーダ２１、ライセンスコードレジスタ２２、ライセンスコードエンコーダ２６、ＡＮＤ回路２７、及びインバータ２８を含む。
【００３３】
ＥＥＰＲＯＭ で構成される不揮発性記憶保持手段１１に、例えば、機能ブロック１７の有効利用回数がｎ回であることを示すライセンスコードが、半導体集積回路１０の外部から書き込まれる。例えば、半導体集積回路１０の出荷時に、ＬＳＩテスタなどによりこのライセンス情報を書き込むようにすれば、パッケージに搭載した半導体集積回路に不揮発性記憶保持手段１１への書き込み用の外部端子を設けなくてもよい。
【００３４】
このライセンスコードは暗号化した形式で書き込まれており、仮にユーザが不揮発性記憶保持手段１１をアクセスしてもライセンスの内容はわからず、また暗号化手順を知らなければ偽のライセンスコードを書き込むことも出来ない。
【００３５】
ライセンスコードデコーダ２１は、不揮発性記憶保持手段１１が格納するライセンスコードを受け取り、所定のルールに従ってデコード（解読、平文化）する。デコードされたライセンスコードは、ライセンスコードレジスタ２２に供給され格納される。
【００３６】
ライセンスコードレジスタ２２に格納されるデコード後のライセンスコードは、例えば図２に示されるように、“１ｎ”である。ここで最上位ビットの“１”が２番目の機能ブロックである機能ブロック１７を示し、次の複数ビットが示す“ｎ”は機能ブロック１７を使用可能な回数を意味する。即ちこのライセンスコードは、機能ブロック１７をｎ回迄なら使用出来ることを示す。この場合、機能ブロック１７の使用はｎ回迄は許可されるが、それ以降はライセンス延長或いは新規ライセンス購入をしない限り、機能ブロック１７を使用することが出来ない。
【００３７】
機能ブロック１７の使用回数としては、例えば、機能ブロック１７へのチップイネーブル信号ＣＳがアサートされる回数を検出すればよい。カウンタ１５は、チップイネーブル信号ＣＳのアサート状態を検出して計数するために、減算回路４１及びＣＳ信号立上り検出回路４２を含む。
【００３８】
ＣＳ信号立上り検出回路４２は、機能ブロック１７へ入力されるチップイネーブル信号ＣＳが活性化されると、その立ち上りエッジを検出して、立ち上がりエッジ検出信号を減算回路４１に供給する。減算回路４１は、ＣＳ信号立上り検出回路４２から立ち上りエッジ検出信号が供給されるたびに、ライセンスコードレジスタ２２に格納される利用可能回数から１を減算し、ライセンスコードレジスタ２２の利用可能回数を減算結果で更新する。
【００３９】
ライセンスコードエンコーダ２６は、ライセンスコードレジスタ２２の内容である利用可能回数が更新されると、ライセンスコードレジスタ２２に格納されるライセンスコードを符号化（暗号化）して、不揮発性記憶保持手段１１に書き込む。これによって、半導体集積回路１０の電源が遮断された場合であっても、正しい利用可能回数を示すライセンスコードを不揮発性記憶保持手段１１に保存しておくことが出来る。
【００４０】
ライセンスコードレジスタ２２に格納される利用可能回数が０以上の数である場合には、ライセンスコードレジスタ２２はＨＩＧＨの信号をインバータ２８に供給する。従ってインバータ２８の出力が０となり、ＡＮＤ回路２７の出力である制御信号ａは常に０である。この場合、機能ブロック１７のクロック入力端子に接続されるＯＲ回路３１の出力は、半導体集積回路１０外部から供給されるクロック信号ＣＬＫとなり、機能ブロック１７は正常に動作する。
【００４１】
ライセンスコードレジスタ２２に格納される利用可能回数が０になると、ライセンスコードレジスタ２２はＬＯＷの信号をインバータ２８に供給する。従って、インバータ２８の出力が１（ＨＩＧＨ）となり、このＨＩＧＨ出力がＡＮＤ回路２７の一方の入力に供給される。ＡＮＤ回路２７のもう一方の入力には、デコードされたライセンスコード“１ｎ”の最上位ビット“１”が供給され、このライセンスコードが２番目の機能ブロック１７に対するものであることを示す。
【００４２】
ＡＮＤ回路２７は、ライセンスコードレジスタ２２の利用可能回数が０になると共にライセンスコードが機能ブロック１７を示す場合に、機能ブロック１７に対する制御信号ａとして１を出力する。
【００４３】
このようにしてＯＲ回路３１は１である制御信号ａを一方の入力に受け取るので、他方の入力に供給されるクロック信号ＣＬＫのＨＩＧＨ／ＬＯＷに関わらず、ＯＲ回路３１の出力は１（ＨＩＧＨ）固定となる。従って、クロック信号ＣＬＫに基づいて動作する機能ブロック１７は、ライセンスにより許可された利用可能回数を超えた場合には、動作出来ないことになる。
【００４４】
なおライセンスコードが１番目の機能ブロックである機能ブロック１６に対するものである場合には、最上位ビットは“０”となり、ＡＮＤ回路２７の出力は０固定となる。図示されないが、機能ブロック１６に対する制御回路としては、ＡＮＤ回路２７と並列に別のＡＮＤ回路を設け、インバータ２８の出力を一方の入力に供給し、ライセンスコードの最上位ビットの反転ビットを他方の入力に供給する構成とすればよい。
【００４５】
なおライセンスコードレジスタ２２が格納する有効利用回数に関する情報“１ｎ”は、デコーダ回路１２からステータスレジスタ回路１３に書き込まれる。従って、このステータスレジスタ回路１３の内容を読み出すことによって、ユーザは、現在設定されているライセンス情報を半導体集積回路１０の外部から知ることが出来る。
【００４６】
使用可能回数を指定するライセンスコードを再度入力して不揮発性記憶保持手段１１に書き込むことが出来ると、無制限に不正な使用を続けることが可能になってしまう。従って、不揮発性記憶保持手段１１にコードが一度書き込まれると、更新されるコードとは別にオリジナルな状態のままのコードを保持しておき、同一のコードが２度以上利用されないように、ライセンスコードデコーダ２１で管理するようにしてもよい。
【００４７】
また上記実施例では、クロック信号ＣＬＫを機能ブロック１７が動作するに際して必須の信号として考えて、クロック信号ＣＬＫの供給をライセンス情報に基づいて制御することにより、機能ブロック１７の使用可／不可を切り替える構成としている。これは単なる一例であり、例えば図２の構成と同様に、チップイネーブル信号ＣＳを制御することにより、機能ブロック１７の使用可／不可を切り替える構成としてもよい。また機能ブロック１７の利用回数の計数には、チップイネーブル信号ＣＳの立ち上りを計数する構成としたが、パワーオン信号やリセット信号を計数する構成なども可能であり、本発明は機能ブロックの利用回数の計数の詳細に関して特定の構成に限定されるものではない。
【００４８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明による半導体集積回路は、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、該復号されたライセンス情報の少なくとも一部を保持し、保持内容を該半導体集積回路外部に供給する手段を含むことを特徴とする。
【００４９】
上記半導体集積回路では、ＥＥＰＲＯＭ等の不揮発性メモリで構成された不揮発性記憶保持回路に符号化されたライセンスコードを格納し、復号化回路でライセンスコードを復号化することで、ライセンスコードに従って各機能ブロックの動作／非動作を制御することが可能になる。従って、電源投入時におけるライセンスコード入力処理を不要とすることが出来る。
【００５０】
また復号化回路がデコードしたライセンスコードの情報を、ライセンスステータス情報として外部からアクセス可能な形に格納すれば、ユーザからの要求に応じて、ライセンスに関するステータス情報を半導体集積回路外部に供給することが出来る。
【００５１】
また現在の日時を示すカレンダ回路を設けることで、ライセンスコードに基づいて有効期限を管理することが可能になる。
【００５２】
また機能ブロックの利用回数を計数するカウンタ回路を設けることで、ライセンスコードに基づいて有効利用回数を管理することが可能になる。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の実施例の構成を示す構成図である。
【図２】半導体集積回路において有効期限の管理に関連する部分を示す構成図である。
【図３】半導体集積回路において有効利用回数の管理に関連する部分を示す構成図である。
【符号の説明】
１０ 半導体集積回路
１１ 不揮発性記憶保持手段
１２ デコーダ回路
１３ ステータスレジスタ回路
１４ カレンダ回路
１５ カウンタ
１６ 機能ブロック
１７ 機能ブロック
【発明の属する技術分野】
本発明は、一般に半導体集積回路に関し、詳しくはライセンス情報を管理可能な半導体集積回路に関する。
【従来の技術】
半導体集積回路の高集積化が進み、多様な機能を含んだ１つのシステムとして動作するようになると、各機能の使用権利に関して適切な管理をすることが必要になる。例えば、ライセンス情報に基づいて、ある機能ブロックの使用を許可或いは禁止する機能を設けることが必要になる。このように知的所有権の対象となる機能ブロックが搭載されている場合には、その機能ブロックに対して、利用期間や利用時間に応じたロイヤリティーの計算が必要になることや、有効期限の設定が必要になること等がある。またライセンス情報に基づいて、ある機能ブロックを使用している場合に、追加ライセンスによって拡張機能を利用することが必要になる場合等がある。
【発明が解決しようとする課題】
半導体集積回路において、ライセンス情報に基づいてある機能ブロックの使用を許可或いは禁止する機能としては、毎回電源投入時に回路外部からライセンスコードを入力して揮発性の記憶手段に格納し、このライセンスコードに応じて各機能ブロックの動作を制御する方式がある。この方式では、半導体集積回路の外部で常にライセンスコードを管理かつ保持しておく必要があると共に、ライセンスに基づいて利用回数のチェック等をする場合には、電源遮断に備えて、利用回数等に関する情報を外部に保持しておく必要がある。
【０００２】
以上を鑑みて、本発明は、ライセンス情報を回路内部で自己管理可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
本発明による半導体集積回路は、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、該復号されたライセンス情報の少なくとも一部を保持し、保持内容を該半導体集積回路外部に供給する手段を含むことを特徴とする。
【０００３】
上記半導体集積回路では、ＥＥＰＲＯＭ等の不揮発性メモリで構成された不揮発性記憶保持回路に符号化されたライセンスコードを格納し、復号化回路でライセンスコードを復号化することで、ライセンスコードに従って各機能ブロックの動作／非動作を制御することが可能になる。従って、電源投入時におけるライセンスコード入力処理を不要とすることが出来る。
【０００５】
また復号化回路がデコードしたライセンスコードの情報を、ライセンスステータス情報として外部からアクセス可能な形に格納すれば、ユーザからの要求に応じて、ライセンスに関するステータス情報を半導体集積回路外部に供給することが出来る。
【０００６】
また本発明のある側面によれば、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、現在の日時を示すカレンダ回路を含み、該カレンダ回路の示す現在の日時が該復号化されたライセンス情報が示す有効期限内である場合に、該復号化回路は該機能ブロックを使用可とし、該カレンダ回路の示す現在の日時が該復号化されたライセンス情報が示す有効期限を過ぎた場合に、該復号化回路は該機能ブロックを使用不可とすることを特徴とする。
【０００７】
上記半導体集積回路では、現在の日時を示すカレンダ回路を設けることで、ライセンスコードに基づいて有効期限を管理することが可能になる。
【０００８】
また本発明のある側面によれば、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、該機能ブロックの利用回数を計数するカウンタ回路を含み、該カウンタ回路が計数した利用回数が該復号化されたライセンス情報が示す有効利用回数内である場合に、該復号化回路は該機能ブロックを使用可とし、該カウンタ回路が計数した利用回数が該復号化されたライセンス情報が示す有効利用回数を超えた場合に、該復号化回路は該機能ブロックを使用不可とすることを特徴とする。
【０００９】
上記半導体集積回路では、機能ブロックの利用回数を計数するカウンタ回路を設けることで、ライセンスコードに基づいて有効利用回数を管理することが可能になる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１０】
図１は、本発明による半導体集積回路の実施例の構成を示す構成図である。
【００１１】
図１の半導体集積回路１０は、不揮発性記憶保持手段１１、デコーダ回路１２、ステータスレジスタ回路１３、カレンダ回路１４、カウンタ１５、機能ブロック１６、及び機能ブロック１７を含む。
【００１２】
不揮発性記憶保持手段１１は、不揮発性メモリからなり、各機能ブロックに関するライセンス情報を保持する。デコーダ回路１２は、不揮発性記憶保持手段１１が保持するライセンス情報をデコードし、デコード結果に基づいて機能ブロック１６及び機能ブロック１７毎に動作の無効／有効を制御する。カレンダ回路１４は、ライセンス期限の有効／無効を判断するための日時情報を提供する。カウンタ１５は、各機能ブロックの利用回数の計数を行うことにより利用回数情報を提供する。ステータスレジスタ回路１３は、デコーダ回路１２によるデコード結果を受け取り、ライセンスに関する半導体集積回路１０の状態情報を格納する。
【００１３】
半導体集積回路１０の動作を以下に詳細に説明する。不揮発性記憶保持手段１１は、ＥＥＰＲＯＭ等により構成され、半導体集積回路１０外部より書き込まれたライセンスコードを保持する。このライセンスコードは、各機能ブロックに関して動作／停止を指定する情報、各機能ブロックの有効期限、各機能ブロックの利用可能回数に関する情報等を保持する。ライセンスコードは、一般に複製できないように符号化（暗号化）された形式で格納される。
【００１４】
デコーダ回路１２は、ライセンスコードを不揮発性記憶保持手段１１から受け取りデコードする。このデコードした結果と共に、カレンダ回路１４及びカウンタ１５からの情報に基づいて、デコーダ回路１２は機能ブロック１６及び１７の有効／無効を判断する。機能ブロック１６及び１７の有効／無効の判断結果に基づいて、デコーダ回路１２は、機能ブロック１６及び１７に対する制御信号ｂ及びａの値を決定して出力する。この制御信号ｂ及びａは、それぞれ機能ブロック１６及び１７に対するチップイネーブル信号等でよいが、機能ブロック動作に必須の信号であればよく、特定の信号に限定されるものではない。
【００１５】
またデコーダ回路１２は、カウンタ１５が計数した各機能ブロックの利用回数を、不揮発性記憶保持手段１１に書き込む。これは、カウンタ１５が計数した各機能ブロックの利用回数に関する情報が、電源遮断時に喪失しないようにするためである。
【００１６】
デコーダ回路１２がデコードしたライセンスコードの情報は、半導体集積回路１０の状態を示す情報として、ステータスレジスタ回路１３に格納される。不揮発性記憶保持手段１１に格納されるライセンスコードは、複製できないように符号化（暗号化）された形式であるため、ユーザがライセンスの内容を知りたいときに、不揮発性記憶保持手段１１の内容を読み出しても意味がない。ステータスレジスタ回路１３は、デコーダ回路１２がデコードしたライセンスコードの情報を、半導体集積回路１０の状態を示すライセンスステータス情報として格納し、ユーザからの要求に応じて、ライセンスステータス情報を半導体集積回路１０外部に出力する。
【００１７】
上記のように、本発明による半導体集積回路１０においては、ＥＥＰＲＯＭ等の不揮発性メモリで構成された不揮発性記憶保持手段１１に暗号化されたライセンスコードを格納し、デコーダ回路１２でライセンスコードを解読することで、ライセンスコードに従って各機能ブロックの動作／非動作を制御することが可能になる。またデコーダ回路１２がデコードしたライセンスコードの情報を、ステータスレジスタ回路１３にライセンスステータス情報として格納することで、ユーザからの要求に応じて、ライセンスに関するステータス情報を半導体集積回路１０外部に供給することが可能である。
【００１８】
なお本発明で使用する暗号化手段としては、従来様々な分野で使用されている暗号化手段のうちで適切なものを用いればよく、本発明は暗号化の方式の詳細に関しては特定の方式に限定されるものではない。
【００１９】
図２は、半導体集積回路１０において有効期限の管理に関連する部分を示す構成図である。
【００２０】
図２の構成において、デコーダ回路１２は、ライセンスコードデコーダ２１、ライセンスコードレジスタ２２、比較回路２３、ＡＮＤ回路２４、及びインバータ２５を含む。
【００２１】
ＥＥＰＲＯＭ で構成される不揮発性記憶保持手段１１に、例えば、機能ブロック１６の有効期限が２００１年１０月１日であることを示すライセンスコードが、半導体集積回路の１０外部から書き込まれる。このライセンスコードは暗号化した形式で書き込まれており、仮にユーザが不揮発性記憶保持手段１１をアクセスしてもライセンスの内容はわからず、また暗号化手順を知らなければ偽のライセンスコードを書き込むことも出来ない。
【００２２】
ライセンスコードデコーダ２１は、不揮発性記憶保持手段１１が格納するライセンスコードを受け取り、所定のルールに従ってデコード（解読）する。デコードされたライセンスコードは、ライセンスコードレジスタ２２に供給され格納される。
【００２３】
ライセンスコードレジスタ２２に格納されるデコード後のライセンスコードは、例えば図２に示されるように、“００１０Ａ０１”である。ここで最上位ビットの“０”が１番目の機能ブロックである機能ブロック１６を示し、次の２ビットの“０１”は２００１年を示し、次の“０Ａ”は１０月を意味し、最後の２ビットの“０１”は１日（月の第１日目）を意味する。即ちこのライセンスコードは、機能ブロック１６の有効期限が２００１年１０月１日迄であることを示す。この場合、機能ブロック１６の使用は２００１年１０月１日迄は許可されるが、それ以降はライセンス延長或いは新規ライセンス購入をしない限り、機能ブロック１６の使用は出来ないことになる。
【００２４】
図２に示されるように、カレンダ回路１４は現在の日時である２０００年１２月２８日を、“０００Ｃ１Ｃ”として示している。ここで最初の２ビットの“００”は２０００年を示し、次の“０Ｃ”は１２月を意味し、最後の２ビットの“１Ｃ”は２８日（月の第２８日目）を意味する。
【００２５】
デコーダ回路１２の比較回路２３は、ライセンスコードレジスタ２２から期限を示す“０１０Ａ０１”を受け取ると共に、カレンダ回路１４から現在の日時を示す“０００Ｃ１Ｃ”を受け取る。比較回路２３は、期限日と現在の日時とを比較するために、例えば“０１０Ａ０１”から“０００Ｃ１Ｃ”を減算する。減算結果が正の場合、ライセンスは有効であるので、比較回路２３は有効を示す値“１”を出力する。減算結果が負の場合、ライセンスは期限切れで無効であると判断され、比較回路２３は無効を示す値“０”を出力する。
【００２６】
比較回路２３から出力する値は、ＡＮＤ回路２４の一方の入力に供給される。ＡＮＤ回路２４のもう一方の入力には、インバータ２５の出力が供給される。インバータ２５は、デコードされたライセンスコード“００１０Ａ０１”の最上位ビット“０”を供給され、このライセンスコードが１番目の機能ブロックである機能ブロック１６に対するものである場合に、出力が１になる。
【００２７】
なおライセンスコードが２番目の機能ブロックである機能ブロック１７に対するものである場合には、最上位ビットは“１”となり、インバータ２５の出力は０となる。なお図示されないが、機能ブロック１７に対する制御回路としては、ＡＮＤ回路２４と並列に別のＡＮＤ回路を設け、比較回路２３の出力を一方の入力に供給し、ライセンスコードの最上位ビットをインバータ無しで直接に他方の入力に供給する構成とすればよい。
【００２８】
ＡＮＤ回路２４は、比較回路２３が有効を示す値“１”を出力すると共にライセンスコードが機能ブロック１６を示す場合に、機能ブロック１６に対する制御信号ｂとして１を出力する。
【００２９】
半導体集積回路１０は、ＡＮＤ回路３０を更に含み、このＡＮＤ回路３０は、ライセンスに無関係に通常動作時に機能ブロック１６を選択するチップセレクト信号ＣＳとデコーダ回路１２（ＡＮＤ回路２４）からの制御信号ｂとを受け取る。従って、チップセレクト信号ＣＳ及び制御信号ｂが両方共に１の場合に、ＡＮＤ回路３０は、１である信号を機能ブロック１６に活性化チップセレクト信号ＣＳとして供給する。このようにして、１番目の機能ブロックである機能ブロック１６についてライセンスコードが有効期限を指定し、この有効期限がカレンダ回路１４の指示する現在の日時よりも先である場合には、デコーダ回路１２が機能ブロック１６を有効にする制御信号を生成する。
【００３０】
なおライセンスコードレジスタ２２が格納する有効期限に関する情報“００１０Ａ０１”は、デコーダ回路１２からステータスレジスタ回路１３に書き込まれる。従って、このステータスレジスタ回路１３の内容を読み出すことによって、ユーザは、現在設定されているライセンス情報を半導体集積回路１０の外部から知ることが出来る。
【００３１】
図３は、半導体集積回路１０において有効利用回数の管理に関連する部分を示す構成図である。
【００３２】
図３の構成において、デコーダ回路１２は、ライセンスコードデコーダ２１、ライセンスコードレジスタ２２、ライセンスコードエンコーダ２６、ＡＮＤ回路２７、及びインバータ２８を含む。
【００３３】
ＥＥＰＲＯＭ で構成される不揮発性記憶保持手段１１に、例えば、機能ブロック１７の有効利用回数がｎ回であることを示すライセンスコードが、半導体集積回路１０の外部から書き込まれる。例えば、半導体集積回路１０の出荷時に、ＬＳＩテスタなどによりこのライセンス情報を書き込むようにすれば、パッケージに搭載した半導体集積回路に不揮発性記憶保持手段１１への書き込み用の外部端子を設けなくてもよい。
【００３４】
このライセンスコードは暗号化した形式で書き込まれており、仮にユーザが不揮発性記憶保持手段１１をアクセスしてもライセンスの内容はわからず、また暗号化手順を知らなければ偽のライセンスコードを書き込むことも出来ない。
【００３５】
ライセンスコードデコーダ２１は、不揮発性記憶保持手段１１が格納するライセンスコードを受け取り、所定のルールに従ってデコード（解読、平文化）する。デコードされたライセンスコードは、ライセンスコードレジスタ２２に供給され格納される。
【００３６】
ライセンスコードレジスタ２２に格納されるデコード後のライセンスコードは、例えば図２に示されるように、“１ｎ”である。ここで最上位ビットの“１”が２番目の機能ブロックである機能ブロック１７を示し、次の複数ビットが示す“ｎ”は機能ブロック１７を使用可能な回数を意味する。即ちこのライセンスコードは、機能ブロック１７をｎ回迄なら使用出来ることを示す。この場合、機能ブロック１７の使用はｎ回迄は許可されるが、それ以降はライセンス延長或いは新規ライセンス購入をしない限り、機能ブロック１７を使用することが出来ない。
【００３７】
機能ブロック１７の使用回数としては、例えば、機能ブロック１７へのチップイネーブル信号ＣＳがアサートされる回数を検出すればよい。カウンタ１５は、チップイネーブル信号ＣＳのアサート状態を検出して計数するために、減算回路４１及びＣＳ信号立上り検出回路４２を含む。
【００３８】
ＣＳ信号立上り検出回路４２は、機能ブロック１７へ入力されるチップイネーブル信号ＣＳが活性化されると、その立ち上りエッジを検出して、立ち上がりエッジ検出信号を減算回路４１に供給する。減算回路４１は、ＣＳ信号立上り検出回路４２から立ち上りエッジ検出信号が供給されるたびに、ライセンスコードレジスタ２２に格納される利用可能回数から１を減算し、ライセンスコードレジスタ２２の利用可能回数を減算結果で更新する。
【００３９】
ライセンスコードエンコーダ２６は、ライセンスコードレジスタ２２の内容である利用可能回数が更新されると、ライセンスコードレジスタ２２に格納されるライセンスコードを符号化（暗号化）して、不揮発性記憶保持手段１１に書き込む。これによって、半導体集積回路１０の電源が遮断された場合であっても、正しい利用可能回数を示すライセンスコードを不揮発性記憶保持手段１１に保存しておくことが出来る。
【００４０】
ライセンスコードレジスタ２２に格納される利用可能回数が０以上の数である場合には、ライセンスコードレジスタ２２はＨＩＧＨの信号をインバータ２８に供給する。従ってインバータ２８の出力が０となり、ＡＮＤ回路２７の出力である制御信号ａは常に０である。この場合、機能ブロック１７のクロック入力端子に接続されるＯＲ回路３１の出力は、半導体集積回路１０外部から供給されるクロック信号ＣＬＫとなり、機能ブロック１７は正常に動作する。
【００４１】
ライセンスコードレジスタ２２に格納される利用可能回数が０になると、ライセンスコードレジスタ２２はＬＯＷの信号をインバータ２８に供給する。従って、インバータ２８の出力が１（ＨＩＧＨ）となり、このＨＩＧＨ出力がＡＮＤ回路２７の一方の入力に供給される。ＡＮＤ回路２７のもう一方の入力には、デコードされたライセンスコード“１ｎ”の最上位ビット“１”が供給され、このライセンスコードが２番目の機能ブロック１７に対するものであることを示す。
【００４２】
ＡＮＤ回路２７は、ライセンスコードレジスタ２２の利用可能回数が０になると共にライセンスコードが機能ブロック１７を示す場合に、機能ブロック１７に対する制御信号ａとして１を出力する。
【００４３】
このようにしてＯＲ回路３１は１である制御信号ａを一方の入力に受け取るので、他方の入力に供給されるクロック信号ＣＬＫのＨＩＧＨ／ＬＯＷに関わらず、ＯＲ回路３１の出力は１（ＨＩＧＨ）固定となる。従って、クロック信号ＣＬＫに基づいて動作する機能ブロック１７は、ライセンスにより許可された利用可能回数を超えた場合には、動作出来ないことになる。
【００４４】
なおライセンスコードが１番目の機能ブロックである機能ブロック１６に対するものである場合には、最上位ビットは“０”となり、ＡＮＤ回路２７の出力は０固定となる。図示されないが、機能ブロック１６に対する制御回路としては、ＡＮＤ回路２７と並列に別のＡＮＤ回路を設け、インバータ２８の出力を一方の入力に供給し、ライセンスコードの最上位ビットの反転ビットを他方の入力に供給する構成とすればよい。
【００４５】
なおライセンスコードレジスタ２２が格納する有効利用回数に関する情報“１ｎ”は、デコーダ回路１２からステータスレジスタ回路１３に書き込まれる。従って、このステータスレジスタ回路１３の内容を読み出すことによって、ユーザは、現在設定されているライセンス情報を半導体集積回路１０の外部から知ることが出来る。
【００４６】
使用可能回数を指定するライセンスコードを再度入力して不揮発性記憶保持手段１１に書き込むことが出来ると、無制限に不正な使用を続けることが可能になってしまう。従って、不揮発性記憶保持手段１１にコードが一度書き込まれると、更新されるコードとは別にオリジナルな状態のままのコードを保持しておき、同一のコードが２度以上利用されないように、ライセンスコードデコーダ２１で管理するようにしてもよい。
【００４７】
また上記実施例では、クロック信号ＣＬＫを機能ブロック１７が動作するに際して必須の信号として考えて、クロック信号ＣＬＫの供給をライセンス情報に基づいて制御することにより、機能ブロック１７の使用可／不可を切り替える構成としている。これは単なる一例であり、例えば図２の構成と同様に、チップイネーブル信号ＣＳを制御することにより、機能ブロック１７の使用可／不可を切り替える構成としてもよい。また機能ブロック１７の利用回数の計数には、チップイネーブル信号ＣＳの立ち上りを計数する構成としたが、パワーオン信号やリセット信号を計数する構成なども可能であり、本発明は機能ブロックの利用回数の計数の詳細に関して特定の構成に限定されるものではない。
【００４８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明による半導体集積回路は、１つ又は複数の機能ブロックと、符号化されたライセンス情報を格納する不揮発性記憶保持回路と、該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、該復号されたライセンス情報の少なくとも一部を保持し、保持内容を該半導体集積回路外部に供給する手段を含むことを特徴とする。
【００４９】
上記半導体集積回路では、ＥＥＰＲＯＭ等の不揮発性メモリで構成された不揮発性記憶保持回路に符号化されたライセンスコードを格納し、復号化回路でライセンスコードを復号化することで、ライセンスコードに従って各機能ブロックの動作／非動作を制御することが可能になる。従って、電源投入時におけるライセンスコード入力処理を不要とすることが出来る。
【００５０】
また復号化回路がデコードしたライセンスコードの情報を、ライセンスステータス情報として外部からアクセス可能な形に格納すれば、ユーザからの要求に応じて、ライセンスに関するステータス情報を半導体集積回路外部に供給することが出来る。
【００５１】
また現在の日時を示すカレンダ回路を設けることで、ライセンスコードに基づいて有効期限を管理することが可能になる。
【００５２】
また機能ブロックの利用回数を計数するカウンタ回路を設けることで、ライセンスコードに基づいて有効利用回数を管理することが可能になる。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の実施例の構成を示す構成図である。
【図２】半導体集積回路において有効期限の管理に関連する部分を示す構成図である。
【図３】半導体集積回路において有効利用回数の管理に関連する部分を示す構成図である。
【符号の説明】
１０ 半導体集積回路
１１ 不揮発性記憶保持手段
１２ デコーダ回路
１３ ステータスレジスタ回路
１４ カレンダ回路
１５ カウンタ
１６ 機能ブロック
１７ 機能ブロック
Claims (5)
- １つ又は複数の機能ブロックと、
符号化されたライセンス情報を格納する不揮発性記憶保持回路と、
該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、
該復号されたライセンス情報の少なくとも一部を保持し、保持内容を該半導体集積回路外部に供給する手段
を含むことを特徴とする半導体集積回路。 - １つ又は複数の機能ブロックと、
符号化されたライセンス情報を格納する不揮発性記憶保持回路と、
該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、
現在の日時を示すカレンダ回路
を含み、該カレンダ回路の示す現在の日時が該復号化されたライセンス情報が示す有効期限内である場合に、該復号化回路は該機能ブロックを使用可とし、該カレンダ回路の示す現在の日時が該復号化されたライセンス情報が示す有効期限を過ぎた場合に、該復号化回路は該機能ブロックを使用不可とすることを特徴とする半導体集積回路。 - １つ又は複数の機能ブロックと、
符号化されたライセンス情報を格納する不揮発性記憶保持回路と、
該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路と、
該機能ブロックの利用回数を計数するカウンタ回路
を含み、該カウンタ回路が計数した利用回数が該復号化されたライセンス情報が示す有効利用回数内である場合に、該復号化回路は該機能ブロックを使用可とし、該カウンタ回路が計数した利用回数が該復号化されたライセンス情報が示す有効利用回数を超えた場合に、該復号化回路は該機能ブロックを使用不可とすることを特徴とする半導体集積回路。 - 該カウンタ回路が計数した利用回数を符号化するライセンス符号化回路を更に含み、該ライセンス符号化回路が符号化した利用回数を該不揮発性記憶保持回路に更新されたライセンス情報として格納することを特徴とする請求項３記載の半導体集積回路。
- １つ又は複数の機能ブロックと、
符号化されたライセンス情報を格納する不揮発性記憶保持回路と、
該不揮発性記憶保持回路が保持するライセンス情報を復号化し、現在の日時または前記機能ブロックの利用回数が、復号されたライセンス情報が示す有効期限内または有効利用回数内であるか否かに応じて該機能ブロックの使用可及び不可を制御する復号化回路
を含み、該不揮発性記憶保持回路はＬＳＩテスタからのデータ書き込みを対象とし、該不揮発性記憶保持回路に対する書き込み用の外部端子が設けられていないことを特徴とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103835A JP4899248B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体集積回路 |
| US10/046,759 US7363501B2 (en) | 2001-04-02 | 2002-01-17 | Semiconductor integrated circuit with function to manage license information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103835A JP4899248B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299556A JP2002299556A (ja) | 2002-10-11 |
| JP4899248B2 true JP4899248B2 (ja) | 2012-03-21 |
Family
ID=18956833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103835A Expired - Fee Related JP4899248B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7363501B2 (ja) |
| JP (1) | JP4899248B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11811759B2 (en) | 2018-02-16 | 2023-11-07 | Megachips Corporation | Information processing system |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1643532A (zh) * | 2002-01-23 | 2005-07-20 | 英特泰克公司 | 用于电子电路的许可交付与计费的管理系统、方法和设备 |
| CA2592889C (en) * | 2005-01-13 | 2013-05-07 | Samsung Electronics Co., Ltd. | Device and method for digital rights management |
| JP2007233725A (ja) * | 2006-03-01 | 2007-09-13 | Freescale Semiconductor Inc | 集積回路、ウェハ及び集積回路の製造方法 |
| US8417965B1 (en) * | 2010-04-07 | 2013-04-09 | Xilinx, Inc. | Method and circuit for secure definition and integration of cores |
| US10771448B2 (en) * | 2012-08-10 | 2020-09-08 | Cryptography Research, Inc. | Secure feature and key management in integrated circuits |
| JP2016177417A (ja) * | 2015-03-19 | 2016-10-06 | Ｎｔｔエレクトロニクス株式会社 | 処理装置及び遠隔管理システム |
| JP2017068490A (ja) * | 2015-09-29 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | ライセンス管理方法およびライセンス管理に適した半導体装置 |
| JP6206544B2 (ja) * | 2016-06-17 | 2017-10-04 | Ｎｔｔエレクトロニクス株式会社 | 処理装置及び遠隔管理システム |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4291404A (en) * | 1979-11-20 | 1981-09-22 | Lockheed Corporation | Automatic circuit tester with improved voltage regulator |
| DE3143915A1 (de) * | 1981-11-05 | 1983-05-11 | Brown, Boveri & Cie Ag, 6800 Mannheim | Identitaetskarte |
| US4601034A (en) * | 1984-03-30 | 1986-07-15 | Texas Instruments Incorporated | Method and apparatus for testing very large scale integrated memory circuits |
| US4766516A (en) * | 1987-09-24 | 1988-08-23 | Hughes Aircraft Company | Method and apparatus for securing integrated circuits from unauthorized copying and use |
| JPH0192833A (ja) * | 1987-10-02 | 1989-04-12 | Satoru Kubota | 暗号翻訳の回路を内蔵することにより、ソフトウェアの違法なコピーを防止するマイクロプロセッサ |
| JPH01129328A (ja) * | 1987-11-13 | 1989-05-22 | Toshiba Corp | コピー防止装置 |
| JP2598047B2 (ja) * | 1987-11-13 | 1997-04-09 | 株式会社東芝 | 有効期限付きカード |
| ES2064432T3 (es) * | 1988-02-20 | 1995-02-01 | Fujitsu Ltd | Tarjetas de circuito integrado. |
| US4924378A (en) * | 1988-06-13 | 1990-05-08 | Prime Computer, Inc. | License mangagement system and license storage key |
| US5123045A (en) * | 1989-08-18 | 1992-06-16 | Massachusetts Institute Of Technology | Comprehensive software protection system |
| JP2619112B2 (ja) * | 1990-05-16 | 1997-06-11 | 株式会社東芝 | 情報処理装置のテスト容易化回路 |
| US5182770A (en) * | 1991-04-19 | 1993-01-26 | Geza Medveczky | System and apparatus for protecting computer software |
| EP0585601B1 (en) * | 1992-07-31 | 1999-04-28 | Hughes Electronics Corporation | Integrated circuit security system and method with implanted interconnections |
| US5553139A (en) * | 1994-04-04 | 1996-09-03 | Novell, Inc. | Method and apparatus for electronic license distribution |
| WO1996007256A1 (fr) * | 1994-08-30 | 1996-03-07 | Kokusai Denshin Denwa Co., Ltd. | Systeme de certification |
| US5774545A (en) * | 1996-03-28 | 1998-06-30 | Lucent Technologies Inc. | Method and apparatus for enhancing security in and discouraging theft of VLSI and ULSI devices |
| JP3917687B2 (ja) * | 1996-08-22 | 2007-05-23 | 富士通株式会社 | コンテンツ利用管理装置及びその装置を用いたコンテンツ利用システム |
| JP3489708B2 (ja) * | 1996-10-23 | 2004-01-26 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US7341177B2 (en) * | 1996-11-27 | 2008-03-11 | Diebold, Incorporated | Automated transaction machine system and method |
| US6032257A (en) * | 1997-08-29 | 2000-02-29 | Compaq Computer Corporation | Hardware theft-protection architecture |
| US6018800A (en) * | 1997-09-08 | 2000-01-25 | Micron Electronics, Inc. | Security mechanism for a computer system |
| US6708273B1 (en) * | 1997-09-16 | 2004-03-16 | Safenet, Inc. | Apparatus and method for implementing IPSEC transforms within an integrated circuit |
| EP1016960A4 (en) * | 1998-05-14 | 2002-04-03 | Sega Enterprises Kk | INFORMATION PROCESSOR, INFORMATION PROCESSING METHOD, INFORMATION RECORDING MEDIUM, AND INFORMATION PROCESSING SYSTEM |
| US6567915B1 (en) * | 1998-10-23 | 2003-05-20 | Microsoft Corporation | Integrated circuit card with identity authentication table and authorization tables defining access rights based on Boolean expressions of authenticated identities |
| JP2000132997A (ja) * | 1998-10-26 | 2000-05-12 | Nec Corp | 半導体集積回路 |
| US6820063B1 (en) * | 1998-10-26 | 2004-11-16 | Microsoft Corporation | Controlling access to content based on certificates and access predicates |
| JP2000215108A (ja) * | 1999-01-22 | 2000-08-04 | Toshiba Corp | 半導体集積回路 |
| JP2000260121A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 情報再生装置および情報記録装置 |
| US6775779B1 (en) * | 1999-04-06 | 2004-08-10 | Microsoft Corporation | Hierarchical trusted code for content protection in computers |
| US6763463B1 (en) * | 1999-11-05 | 2004-07-13 | Microsoft Corporation | Integrated circuit card with data modifying capabilities and related methods |
| US6779113B1 (en) * | 1999-11-05 | 2004-08-17 | Microsoft Corporation | Integrated circuit card with situation dependent identity authentication |
| US6779112B1 (en) * | 1999-11-05 | 2004-08-17 | Microsoft Corporation | Integrated circuit devices with steganographic authentication, and steganographic authentication methods |
| US6606744B1 (en) * | 1999-11-22 | 2003-08-12 | Accenture, Llp | Providing collaborative installation management in a network-based supply chain environment |
| US6246254B1 (en) * | 1999-12-06 | 2001-06-12 | International Business Machines Corporation | Method and circuit for providing copy protection in an application-specific integrated circuit |
| JP2001175606A (ja) * | 1999-12-20 | 2001-06-29 | Sony Corp | データ処理装置、データ処理機器およびその方法 |
| GB9930145D0 (en) * | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
| US6904527B1 (en) * | 2000-03-14 | 2005-06-07 | Xilinx, Inc. | Intellectual property protection in a programmable logic device |
| US6278654B1 (en) * | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
| US6629061B1 (en) * | 2000-07-31 | 2003-09-30 | Avaya Technology Corp. | Automatic concealment of product serialization information |
| JP4022040B2 (ja) * | 2000-10-05 | 2007-12-12 | 松下電器産業株式会社 | 半導体デバイス |
| TW466835B (en) * | 2001-01-05 | 2001-12-01 | Leadtek Research Inc | Software license examining system and its examining method |
| EP1227385A3 (en) * | 2001-01-24 | 2005-11-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| JP2002305250A (ja) * | 2001-02-02 | 2002-10-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路に関するビジネス方法 |
| GB0114317D0 (en) * | 2001-06-13 | 2001-08-01 | Kean Thomas A | Method of protecting intellectual property cores on field programmable gate array |
| US6832358B2 (en) * | 2001-12-19 | 2004-12-14 | Cadence Design Systems, Inc. | System and method for providing burst licensing in a circuit simulation environment |
| US7200760B2 (en) * | 2002-12-31 | 2007-04-03 | Protexis, Inc. | System for persistently encrypting critical software data to control the operation of an executable software program |
-
2001
- 2001-04-02 JP JP2001103835A patent/JP4899248B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-17 US US10/046,759 patent/US7363501B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11811759B2 (en) | 2018-02-16 | 2023-11-07 | Megachips Corporation | Information processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020144125A1 (en) | 2002-10-03 |
| US7363501B2 (en) | 2008-04-22 |
| JP2002299556A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7761717B2 (en) | Memory device with data security in a processor | |
| US7043615B1 (en) | Nonvolatile semiconductor memory and method of managing information in information distribution system | |
| EP0467355B1 (en) | Security circuit for protecting data stored in an internal memory of a microcomputer | |
| US7778074B2 (en) | System and method to control one time programmable memory | |
| US20080022396A1 (en) | Memory data protection device and IC card LSI | |
| JP4899248B2 (ja) | 半導体集積回路 | |
| US7076667B1 (en) | Storage device having secure test process | |
| US7657758B2 (en) | Processing apparatus and integrated circuit to prevent illicit access and reverse engineering | |
| US20060025952A1 (en) | Circuit arrangement with non-volatile memory module and method of en-/decrypting data in the non-volatile memory module | |
| JP2002269065A (ja) | プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ | |
| JPH08286976A (ja) | 不揮発性メモリ領域の保護方法及び回路 | |
| JP2002108713A (ja) | メモリ装置およびメモリアクセス制限方法 | |
| JP2004259385A (ja) | 半導体記憶装置 | |
| US9510200B2 (en) | Electronic device and a computer program product | |
| JP2005332221A (ja) | 記憶装置 | |
| JP2008040585A (ja) | マイクロコンピュータ | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| US9373377B2 (en) | Apparatuses, integrated circuits, and methods for testmode security systems | |
| JP2005292959A (ja) | 不揮発性メモリモジュール及び不揮発性メモリシステム | |
| CN114153376A (zh) | 安全闪存控制器 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| US20060155652A1 (en) | Expiring encryption | |
| US20230170006A1 (en) | Processing system, related integrated circuit, device and method | |
| JP2011180963A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4899248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |