JPH08286976A - 不揮発性メモリ領域の保護方法及び回路 - Google Patents
不揮発性メモリ領域の保護方法及び回路Info
- Publication number
- JPH08286976A JPH08286976A JP10419096A JP10419096A JPH08286976A JP H08286976 A JPH08286976 A JP H08286976A JP 10419096 A JP10419096 A JP 10419096A JP 10419096 A JP10419096 A JP 10419096A JP H08286976 A JPH08286976 A JP H08286976A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- register
- protected area
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 特別命令なしに保護区画可能な不揮発性メモ
リ領域の保護方法 【解決方法】 本発明は、メモリＭＭを、顧客によって
定義されたサイズを有する保護領域と、非保護領域とに
区画することが必要なメモリ集積回路に関し、サイズを
定義するために特別の命令を用いることを不要とする方
法を提供する。この方法では、単に、顧客が選択するア
ドレスＡＤＰから始まって回路構成により強制されるア
ドレスＡＤＦＭまで、感知可能な情報の書込を行う。ア
ドレスＡＤＦＭへの書込によって、最初に書込まれたア
ドレスを不揮発性レジスタＲＶに最終的に記憶させるた
めのシーケンス、及び、アドレスＡＤＰ，ＡＤＦＭ間の
領域を保護するシステムを活性化するためのシーケンス
が自動的に開始される。ＥＥＰＲＯＭチップカードへの
応用が可能である。
リ領域の保護方法 【解決方法】 本発明は、メモリＭＭを、顧客によって
定義されたサイズを有する保護領域と、非保護領域とに
区画することが必要なメモリ集積回路に関し、サイズを
定義するために特別の命令を用いることを不要とする方
法を提供する。この方法では、単に、顧客が選択するア
ドレスＡＤＰから始まって回路構成により強制されるア
ドレスＡＤＦＭまで、感知可能な情報の書込を行う。ア
ドレスＡＤＦＭへの書込によって、最初に書込まれたア
ドレスを不揮発性レジスタＲＶに最終的に記憶させるた
めのシーケンス、及び、アドレスＡＤＰ，ＡＤＦＭ間の
領域を保護するシステムを活性化するためのシーケンス
が自動的に開始される。ＥＥＰＲＯＭチップカードへの
応用が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性で電気的
に消去及びプログラム可能なメモリ（ＥＥＰＲＯＭ）、
限定的ではないが、特に、チップカードに組み込まれる
ように構成されたＥＥＰＲＯＭに関するものである。
に消去及びプログラム可能なメモリ（ＥＥＰＲＯＭ）、
限定的ではないが、特に、チップカードに組み込まれる
ように構成されたＥＥＰＲＯＭに関するものである。
【０００２】不揮発性メモリを用いた電子回路の多くの
用途においては、他の領域へのアクセスを妨害すること
なくメモリの一定の領域へのアクセスを禁止することが
望ましい。
用途においては、他の領域へのアクセスを妨害すること
なくメモリの一定の領域へのアクセスを禁止することが
望ましい。
【０００３】以下の説明全般で取り上げる典型的な用途
は、次のようなチップカード回路への利用である：この
回路が、製造者である第１の個人によって製造され、所
定の用途のために顧客により購入されてその用途向きに
チップカードに組み込まれ、顧客が、財産やサービスの
供給、アクセス制御等々の用途のためにこのチップカー
ドをユーザの使用にあわせるようにしている。動作プロ
グラム及びいくつかのデータは、顧客によって定義さ
れ、顧客の制御下においてのみ書込又は変更される。そ
れらは、自発的にであれ偶発的にであれ、ユーザによっ
て変更することができるものであってはならない。しか
しながら、メモリの他のデータは、ユーザによるアクセ
ス及び変更が可能な状態を維持していなければならな
い。
は、次のようなチップカード回路への利用である：この
回路が、製造者である第１の個人によって製造され、所
定の用途のために顧客により購入されてその用途向きに
チップカードに組み込まれ、顧客が、財産やサービスの
供給、アクセス制御等々の用途のためにこのチップカー
ドをユーザの使用にあわせるようにしている。動作プロ
グラム及びいくつかのデータは、顧客によって定義さ
れ、顧客の制御下においてのみ書込又は変更される。そ
れらは、自発的にであれ偶発的にであれ、ユーザによっ
て変更することができるものであってはならない。しか
しながら、メモリの他のデータは、ユーザによるアクセ
ス及び変更が可能な状態を維持していなければならな
い。
【０００４】従って、ＥＥＰＲＯＭには、次のような保
護モードで動作できることが望まれる：メモリの一部が
保護される一方、残りの部分が自由にアクセスされるこ
と。以下では、書込保護（保護される領域の内容の変更
が全て禁止される）についてのみ議論するが、本発明
は、読出保護（保護される領域の読出が禁止される）、
さらには、読出及び書込保護の両方に応用することがで
きる。
護モードで動作できることが望まれる：メモリの一部が
保護される一方、残りの部分が自由にアクセスされるこ
と。以下では、書込保護（保護される領域の内容の変更
が全て禁止される）についてのみ議論するが、本発明
は、読出保護（保護される領域の読出が禁止される）、
さらには、読出及び書込保護の両方に応用することがで
きる。
【０００５】書込保護によって、ユーザによるデータの
不正な変更、又は、（例えば、回路に給電するシーケン
スのとき）回路構造内の寄生的な信号によって偶発的に
起こる変更を防止したり、メモリを制御するのがカード
の内部又は外部にあるマイクロプロセッサである時、動
作プログラムのエラー又は不安定によって起こる変更を
防止したりすることができる。
不正な変更、又は、（例えば、回路に給電するシーケン
スのとき）回路構造内の寄生的な信号によって偶発的に
起こる変更を防止したり、メモリを制御するのがカード
の内部又は外部にあるマイクロプロセッサである時、動
作プログラムのエラー又は不安定によって起こる変更を
防止したりすることができる。
【０００６】メモリー回路の製造者にとっては、保護さ
れるべきメモリの寸法及びユーザにとってフリーのまま
でなければならないメモリの寸法は明らかではない。つ
まり、それぞれの寸法は用途に応じて決定される。それ
らを決定することができるのは、回路の顧客であって、
製造者でも最終的なユーザでもない。しかしながら、顧
客によって意図される用途とは無関係にだた１種類の回
路を製造することができることが望ましい。そうでなけ
れば、回路は上記保護される領域の寸法以外の全ての点
で同一であるにも関わらず、製造者は、異なる顧客又は
異なる用途について、異なる製造バッチを生産しなけれ
ばならない。
れるべきメモリの寸法及びユーザにとってフリーのまま
でなければならないメモリの寸法は明らかではない。つ
まり、それぞれの寸法は用途に応じて決定される。それ
らを決定することができるのは、回路の顧客であって、
製造者でも最終的なユーザでもない。しかしながら、顧
客によって意図される用途とは無関係にだた１種類の回
路を製造することができることが望ましい。そうでなけ
れば、回路は上記保護される領域の寸法以外の全ての点
で同一であるにも関わらず、製造者は、異なる顧客又は
異なる用途について、異なる製造バッチを生産しなけれ
ばならない。
【０００７】従って、顧客が保護すべきメモリ部分を定
義することを可能にするような手段を自由に使用できる
ようにすることが望ましい。その場合、顧客は、メモリ
の一部に保護すべき情報を書込んだ後で、その部分に保
護システムを施すことができる。
義することを可能にするような手段を自由に使用できる
ようにすることが望ましい。その場合、顧客は、メモリ
の一部に保護すべき情報を書込んだ後で、その部分に保
護システムを施すことができる。
【０００８】
【従来の技術】従来技術では、そのために、メモリーカ
ードを制御するマイクロプロセッサのために設計された
特別のエンコード化命令を用いる方法が提案されてい
る。この命令によって、正規メモリの外部にある不揮発
性レジスタに、保護されるメモリ領域及び保護されてい
ないメモリ領域を特定する情報を記憶することができ
る。場合によっては、この情報は、一部は不揮発性のレ
ジスタに保存され、一部は剛体の配線の形で保存され
る。例えば、保護される領域の開始点のアドレスの最下
位値がレジスタに記憶され、このアドレスの最上位値
が、１又は２本の集積回路外部ピンを記憶すべきビット
に応じてＶcc又はグランドに接続することによって、記
憶される。これらの解決法は顧客にとって便利なもので
はない。
ードを制御するマイクロプロセッサのために設計された
特別のエンコード化命令を用いる方法が提案されてい
る。この命令によって、正規メモリの外部にある不揮発
性レジスタに、保護されるメモリ領域及び保護されてい
ないメモリ領域を特定する情報を記憶することができ
る。場合によっては、この情報は、一部は不揮発性のレ
ジスタに保存され、一部は剛体の配線の形で保存され
る。例えば、保護される領域の開始点のアドレスの最下
位値がレジスタに記憶され、このアドレスの最上位値
が、１又は２本の集積回路外部ピンを記憶すべきビット
に応じてＶcc又はグランドに接続することによって、記
憶される。これらの解決法は顧客にとって便利なもので
はない。
【０００９】同様に、特定のマイクロプロセッサ命令が
入手可能でない場合には、通常は不可能又はほとんど有
り得ない組合せを有する一連の命令によって、保護され
る領域を定義することが提案されている。従って、保護
される領域を定義するためのシーケンスは、偶然にさら
には不正に作成されることがほとんど不可能となる。し
かしながら、このような事態が生じる可能性がないとは
いえず、いずれにしても、この方法は、保護される領域
を定義しようとする顧客にとって使い易いものではな
い。
入手可能でない場合には、通常は不可能又はほとんど有
り得ない組合せを有する一連の命令によって、保護され
る領域を定義することが提案されている。従って、保護
される領域を定義するためのシーケンスは、偶然にさら
には不正に作成されることがほとんど不可能となる。し
かしながら、このような事態が生じる可能性がないとは
いえず、いずれにしても、この方法は、保護される領域
を定義しようとする顧客にとって使い易いものではな
い。
【００１０】
【発明が解決しようとする課題】本発明の目的は、メモ
リを、保護される領域と保護されない領域とに希望通り
に区画するために、顧客が自由に取扱うことができるよ
り便利な方法を提供することにある。
リを、保護される領域と保護されない領域とに希望通り
に区画するために、顧客が自由に取扱うことができるよ
り便利な方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、集積メ
モリー回路においてメモリを保護される領域（以下、
「保護領域」という）と保護されない領域（以下、「非
保護領域」という）とに区画するための方法が提案さ
れ、この集積メモリー回路は、メモリアドレスが保護領
域或いは非保護領域のいずれに属するかによってそのメ
モリアドレスへのアクセスを禁止するか或いは許可する
手段を備え、保護領域は２つの領域端部アドレスによっ
て定義され、端部アドレスのうち一方は予め設定されて
おり他方は選択されなければならなくなっており、この
方法は次の（ａ）〜（ｄ）の操作ステップを含んでい
る： （ａ）所望の保護領域において連続するアドレスでメモ
リに書込を行う操作ステップ、（ｂ）先ず初めに、書込
が行われた最初のアドレスの値を揮発性レジスタに自動
的に書込む操作ステップ、（ｃ）保護領域の端部を表す
予め設定されたアドレスに、最後の書込操作を実行する
操作ステップ、及び、（ｄ）上記予め設定されたアドレ
スへの書込操作のとき、揮発性レジスタに記憶されたア
ドレスを不揮発性レジスタに自動的に転送する操作ステ
ップであって、保護領域は、それ以降、不揮発性レジス
タにおかれたアドレスと予め設定されたアドレスとの間
に含まれるようになっている操作ステップ。
モリー回路においてメモリを保護される領域（以下、
「保護領域」という）と保護されない領域（以下、「非
保護領域」という）とに区画するための方法が提案さ
れ、この集積メモリー回路は、メモリアドレスが保護領
域或いは非保護領域のいずれに属するかによってそのメ
モリアドレスへのアクセスを禁止するか或いは許可する
手段を備え、保護領域は２つの領域端部アドレスによっ
て定義され、端部アドレスのうち一方は予め設定されて
おり他方は選択されなければならなくなっており、この
方法は次の（ａ）〜（ｄ）の操作ステップを含んでい
る： （ａ）所望の保護領域において連続するアドレスでメモ
リに書込を行う操作ステップ、（ｂ）先ず初めに、書込
が行われた最初のアドレスの値を揮発性レジスタに自動
的に書込む操作ステップ、（ｃ）保護領域の端部を表す
予め設定されたアドレスに、最後の書込操作を実行する
操作ステップ、及び、（ｄ）上記予め設定されたアドレ
スへの書込操作のとき、揮発性レジスタに記憶されたア
ドレスを不揮発性レジスタに自動的に転送する操作ステ
ップであって、保護領域は、それ以降、不揮発性レジス
タにおかれたアドレスと予め設定されたアドレスとの間
に含まれるようになっている操作ステップ。
【００１２】揮発性レジスタに記憶されるアドレスは、
以下に説明するように、上記一連の操作中ずっと安定で
あるか、或いは反対に、操作（ｂ）及び（ｃ）間で変化
する。言い換えれば、この領域に感知可能な情報を書込
む前又は後に、保護領域を定義するための特殊な方法を
確立することを顧客に要求する代わりに、メモリに保護
されるべき感知可能な情報を書込むだけでよく、そし
て、全く単純なことに、保護されるべき領域を正確に定
義するのは一連の書込アドレスの指令である。特別の領
域保護命令は存在せず、単に、メモリに書込を行うため
の通常の命令が実行されるだけである。このことは、特
に顧客にとって都合が良い。
以下に説明するように、上記一連の操作中ずっと安定で
あるか、或いは反対に、操作（ｂ）及び（ｃ）間で変化
する。言い換えれば、この領域に感知可能な情報を書込
む前又は後に、保護領域を定義するための特殊な方法を
確立することを顧客に要求する代わりに、メモリに保護
されるべき感知可能な情報を書込むだけでよく、そし
て、全く単純なことに、保護されるべき領域を正確に定
義するのは一連の書込アドレスの指令である。特別の領
域保護命令は存在せず、単に、メモリに書込を行うため
の通常の命令が実行されるだけである。このことは、特
に顧客にとって都合が良い。
【００１３】従って、本発明は、次のようにも規定する
ことができる：集積回路において、メモリを、予め設定
されていないサイズを有する感知可能な情報を記憶する
保護領域と、非保護領域とにメモリを区画するための方
法であって、この集積回路は、保護領域にあるメモリへ
のアクセスを制限するための手段を備えており、保護領
域は、一方の端部が区画操作の前に予め設定されている
が、他方の端部が設定されておらず、区画操作は、感知
可能な情報を所望の保護領域のアドレスに書込むことに
あるが、最後の書込操作が予め設定された端部アドレス
において行われ、そして、この最後の書込操作によっ
て、感知可能な情報が書込まれているアドレスに基づい
て定義される特定のアドレスが自動的に不揮発性レジス
タに記憶されて、この特定のアドレスが保護領域のもう
一方の端部を定義するようになっている方法。
ことができる：集積回路において、メモリを、予め設定
されていないサイズを有する感知可能な情報を記憶する
保護領域と、非保護領域とにメモリを区画するための方
法であって、この集積回路は、保護領域にあるメモリへ
のアクセスを制限するための手段を備えており、保護領
域は、一方の端部が区画操作の前に予め設定されている
が、他方の端部が設定されておらず、区画操作は、感知
可能な情報を所望の保護領域のアドレスに書込むことに
あるが、最後の書込操作が予め設定された端部アドレス
において行われ、そして、この最後の書込操作によっ
て、感知可能な情報が書込まれているアドレスに基づい
て定義される特定のアドレスが自動的に不揮発性レジス
タに記憶されて、この特定のアドレスが保護領域のもう
一方の端部を定義するようになっている方法。
【００１４】いくつかの変形実施形態が可能であって、
本発明をより明瞭に理解する助けとなろう。以下にその
詳細な実施例を挙げる。最も簡単な例は次のようなもの
である：予め設定される最終アドレスをメモリの最後の
アドレスＡＤＦとすること。顧客は、開始アドレスＡＤ
Ｐと最後のアドレスＡＤＦとの間に保護領域を要求す
る。そのためには、顧客は、この領域に保護すべき情報
を書込むが、唯一次のような制約を遵守しなければなら
ない：アドレスＡＤＰで開始しアドレスＡＤＦで終了し
なければならないこと。アドレスＡＤＰで始まる書込と
いう事実によって、回路にアドレスＡＤＰが一時的に記
憶される。そして、アドレスＡＤＦへの書込という事実
によって、メモリの区画を定義する不揮発性レジスタに
アドレスＡＤＰを永久に記憶させるための自動的な操作
（顧客には見えない）が開始される。
本発明をより明瞭に理解する助けとなろう。以下にその
詳細な実施例を挙げる。最も簡単な例は次のようなもの
である：予め設定される最終アドレスをメモリの最後の
アドレスＡＤＦとすること。顧客は、開始アドレスＡＤ
Ｐと最後のアドレスＡＤＦとの間に保護領域を要求す
る。そのためには、顧客は、この領域に保護すべき情報
を書込むが、唯一次のような制約を遵守しなければなら
ない：アドレスＡＤＰで開始しアドレスＡＤＦで終了し
なければならないこと。アドレスＡＤＰで始まる書込と
いう事実によって、回路にアドレスＡＤＰが一時的に記
憶される。そして、アドレスＡＤＦへの書込という事実
によって、メモリの区画を定義する不揮発性レジスタに
アドレスＡＤＰを永久に記憶させるための自動的な操作
（顧客には見えない）が開始される。
【００１５】わずかながらより複雑な回路構成が必要な
別の実施形態の例を、ここでは、本発明の一般性を示す
ために、簡単に取り上げることができ、この例は次のよ
うなものである：保護領域が一方の保護領域プログラミ
ング時に顧客によって使用される最小のアドレスと他方
のメモリの最終アドレスとの間にあること。この場合、
前記規定されたステップ（ｂ）及び（ｃ）間に反復ステ
ップ（ｂ１）が介挿される。このステップ（ｂ１）は、
書込操作毎に揮発性レジスタの内容を変更してそこに次
の２値のうち小さい方を配置しようというものである：
書込中のアドレス及びレジスタに記憶されているアドレ
ス。メモリの最後のアドレス（又は予め設定された任意
の他のアドレス）ＡＤＦに書込を行う時には、自動的に
不揮発性レジスタに転送された揮発性レジスタの内容
は、この操作中に書込が行われたアドレスのうち最小の
ものを示している。この場合も、保護領域はこの領域へ
の書込操作によってのみ定義される。
別の実施形態の例を、ここでは、本発明の一般性を示す
ために、簡単に取り上げることができ、この例は次のよ
うなものである：保護領域が一方の保護領域プログラミ
ング時に顧客によって使用される最小のアドレスと他方
のメモリの最終アドレスとの間にあること。この場合、
前記規定されたステップ（ｂ）及び（ｃ）間に反復ステ
ップ（ｂ１）が介挿される。このステップ（ｂ１）は、
書込操作毎に揮発性レジスタの内容を変更してそこに次
の２値のうち小さい方を配置しようというものである：
書込中のアドレス及びレジスタに記憶されているアドレ
ス。メモリの最後のアドレス（又は予め設定された任意
の他のアドレス）ＡＤＦに書込を行う時には、自動的に
不揮発性レジスタに転送された揮発性レジスタの内容
は、この操作中に書込が行われたアドレスのうち最小の
ものを示している。この場合も、保護領域はこの領域へ
の書込操作によってのみ定義される。
【００１６】従って、本発明の核心は、保護領域と非保
護領域との間の区画を自動的に定義するために、保護す
べき情報の書込という事実のみによって保護領域の一端
部が定義されるようにし、他端部は予め定義され強制さ
れているという方法にある。
護領域との間の区画を自動的に定義するために、保護す
べき情報の書込という事実のみによって保護領域の一端
部が定義されるようにし、他端部は予め定義され強制さ
れているという方法にある。
【００１７】この方法では、保護領域の端部の一方が予
め設定されているということ、即ち、自動的な区画を活
性化するために、区画操作時の回路構成によってこのア
ドレスへの書込命令の受信が認識されるのを可能とする
ことのみが仮定されている。
め設定されているということ、即ち、自動的な区画を活
性化するために、区画操作時の回路構成によってこのア
ドレスへの書込命令の受信が認識されるのを可能とする
ことのみが仮定されている。
【００１８】上述した区画方法の他に、本発明の応用
は、さらに、この方法に適合する手段を備えたメモリ回
路を保護することを目的としている。従って、ここでは
さらに、メモリの保護領域へのアクセスを制限するため
の手段を備え、この手段は保護領域の端部のアドレスを
記憶する不揮発性レジスタを用いているメモリ集積回路
が提案されるものであり、この回路は、この保護領域と
非保護領域との間に所望のメモリ区画を定義するための
手段を備え、この手段は、所望の保護領域の他の一連の
アドレスに情報を書込むための操作の後に、メモリ内の
予め設定されたアドレスへの書込操作によって自動的に
活性化されて、この一連のアドレスに基づいて回路内で
自動的に定義された特定のアドレスを不揮発性レジスタ
に記憶させるようになっているシーケンサを備えること
を特徴としている。
は、さらに、この方法に適合する手段を備えたメモリ回
路を保護することを目的としている。従って、ここでは
さらに、メモリの保護領域へのアクセスを制限するため
の手段を備え、この手段は保護領域の端部のアドレスを
記憶する不揮発性レジスタを用いているメモリ集積回路
が提案されるものであり、この回路は、この保護領域と
非保護領域との間に所望のメモリ区画を定義するための
手段を備え、この手段は、所望の保護領域の他の一連の
アドレスに情報を書込むための操作の後に、メモリ内の
予め設定されたアドレスへの書込操作によって自動的に
活性化されて、この一連のアドレスに基づいて回路内で
自動的に定義された特定のアドレスを不揮発性レジスタ
に記憶させるようになっているシーケンサを備えること
を特徴としている。
【００１９】
【実施例】本発明の他の特徴及び利点は、以下、添付し
た図を参照しながら詳細な説明を行うことによって、よ
り明らかとなろう。本発明は、以下、特に16Ｋbit のＥ
ＥＰＲＯＭを用いて特定の例を挙げて説明されるが、こ
のメモリの少なくとも前半は自由にアクセス可能な状態
に保たれており、メモリの後半が保護モード活性化時に
保護されるようになっている。保護される部分のサイズ
は、顧客がこの部分に感知可能な情報を書込む時に顧客
によって定義される。保護は標準的な書込保護である。
た図を参照しながら詳細な説明を行うことによって、よ
り明らかとなろう。本発明は、以下、特に16Ｋbit のＥ
ＥＰＲＯＭを用いて特定の例を挙げて説明されるが、こ
のメモリの少なくとも前半は自由にアクセス可能な状態
に保たれており、メモリの後半が保護モード活性化時に
保護されるようになっている。保護される部分のサイズ
は、顧客がこの部分に感知可能な情報を書込む時に顧客
によって定義される。保護は標準的な書込保護である。
【００２０】メモリは、それぞれが８ビットずつの16ワ
ードよりなるページに構成されており（図１）、保護領
域は、１ワードでなく１ページの分解能によって定義す
ることができる。しかしながら、必要に応じてワードで
分解を行うことも可能なことは明らかである。１ページ
分解の利点は、保護領域の端部を定義するために記憶さ
れなければならないアドレスのビット数が少なくて済む
ということにある。ここで、ページアドレスは７ビット
によって定義される。ワードアドレスは付加的な下位４
ビットにより定義される。
ードよりなるページに構成されており（図１）、保護領
域は、１ワードでなく１ページの分解能によって定義す
ることができる。しかしながら、必要に応じてワードで
分解を行うことも可能なことは明らかである。１ページ
分解の利点は、保護領域の端部を定義するために記憶さ
れなければならないアドレスのビット数が少なくて済む
ということにある。ここで、ページアドレスは７ビット
によって定義される。ワードアドレスは付加的な下位４
ビットにより定義される。
【００２１】この実施例では、保護領域は必ずメモリの
後半にあって、その結果、保護領域端部アドレスの最上
位ビットは、固定されており記憶される必要がない。あ
る保護領域端部アドレスを定義するためには依然として
６ビットが必要である。従って、以下の説明では、保護
領域端部アドレスとして考慮されるアドレスは、考慮さ
れた分解能によってこのアドレスを定義するために厳密
に必要となる６ビットのみで構成されるページアドレス
である。しかしながら、他の構成が可能であることは言
うまでもない。
後半にあって、その結果、保護領域端部アドレスの最上
位ビットは、固定されており記憶される必要がない。あ
る保護領域端部アドレスを定義するためには依然として
６ビットが必要である。従って、以下の説明では、保護
領域端部アドレスとして考慮されるアドレスは、考慮さ
れた分解能によってこのアドレスを定義するために厳密
に必要となる６ビットのみで構成されるページアドレス
である。しかしながら、他の構成が可能であることは言
うまでもない。
【００２２】本発明によれば、保護領域端部の一方は予
め設定されている。保護領域端部の他方は、メモリに感
知可能な情報を書込む処理によって直接的且つ自動的に
定義される。
め設定されている。保護領域端部の他方は、メモリに感
知可能な情報を書込む処理によって直接的且つ自動的に
定義される。
【００２３】従って、顧客は、保護領域に感知可能な情
報を書込むだけでよい。この領域は、実際には、以下に
説明するように、この感知可能な情報の書込の終了後保
護されることになる。
報を書込むだけでよい。この領域は、実際には、以下に
説明するように、この感知可能な情報の書込の終了後保
護されることになる。
【００２４】
【第１実施モード】最も簡単な実施例では、予め設定さ
れた端部がメモリ自身の端部であり、そのアドレスは、
メモリがページでプログラム可能である場合はメモリの
最後のページの最後のワードのアドレスＡＤＦ又はこの
最後のページのアドレスであり、或いは、メモリがワー
ドでプログラム可能である場合はこの最後のワードのア
ドレスＡＤＦＭである。
れた端部がメモリ自身の端部であり、そのアドレスは、
メモリがページでプログラム可能である場合はメモリの
最後のページの最後のワードのアドレスＡＤＦ又はこの
最後のページのアドレスであり、或いは、メモリがワー
ドでプログラム可能である場合はこの最後のワードのア
ドレスＡＤＦＭである。
【００２５】顧客は、感知可能な情報が保護されなけれ
ばならないアドレスに基づいてページアドレスＡＤＰを
選択する。従って、保護領域は、ページアドレスＡＤＰ
とメモリの端部即ちページアドレスＡＤＦとの間に含ま
れる。
ばならないアドレスに基づいてページアドレスＡＤＰを
選択する。従って、保護領域は、ページアドレスＡＤＰ
とメモリの端部即ちページアドレスＡＤＦとの間に含ま
れる。
【００２６】回路は図２のように構成され、顧客にとっ
ては次のような制約が課される：保護領域冒頭を自動的
に強制するのは書込が行われた最初のアドレスであると
いう理由で、顧客は、感知可能な情報をメモリＭＭに書
込むのに、領域冒頭アドレスＡＤＰのワードで開始しな
ければならないこと。顧客は、その後、全ての感知可能
な情報の書込を行う。そして最後に、アドレスＡＤＦに
ワードの書込を行う。この最後の書込操作によって、ア
ドレスＡＤＰが最終的に不揮発性レジスタ内に記憶さ
れ、この不揮発性レジスタは、その後、保護領域の境界
を示す永久的な基準として使用されて、この領域へのア
クセスを制御しメモリの残りの部分への自由なアクセス
が可能となるようにする。
ては次のような制約が課される：保護領域冒頭を自動的
に強制するのは書込が行われた最初のアドレスであると
いう理由で、顧客は、感知可能な情報をメモリＭＭに書
込むのに、領域冒頭アドレスＡＤＰのワードで開始しな
ければならないこと。顧客は、その後、全ての感知可能
な情報の書込を行う。そして最後に、アドレスＡＤＦに
ワードの書込を行う。この最後の書込操作によって、ア
ドレスＡＤＰが最終的に不揮発性レジスタ内に記憶さ
れ、この不揮発性レジスタは、その後、保護領域の境界
を示す永久的な基準として使用されて、この領域へのア
クセスを制御しメモリの残りの部分への自由なアクセス
が可能となるようにする。
【００２７】領域を保護領域及び非保護領域に区画する
ための手段は、揮発性レジスタＲＶを備え、この揮発性
レジスタには、顧客によって書込まれた最初のページア
ドレスが記憶される。これはアドレスＡＤＰ（11ビット
で構成することができる１ワードアドレスについて６ペ
ージアドレスビット）である。このアドレスは、顧客が
感知可能な情報の書込を続けている間レジスタＲＶに留
まる。
ための手段は、揮発性レジスタＲＶを備え、この揮発性
レジスタには、顧客によって書込まれた最初のページア
ドレスが記憶される。これはアドレスＡＤＰ（11ビット
で構成することができる１ワードアドレスについて６ペ
ージアドレスビット）である。このアドレスは、顧客が
感知可能な情報の書込を続けている間レジスタＲＶに留
まる。
【００２８】メモリによって受信された書込コマンドＷ
ＲＩＴＥは、レジスタＲＶにアドレスＡＤＰを記憶させ
るために使用される。レジスタＲＶは、そのために、メ
モリＭＭに印加された現在アドレスＡＤのページアドレ
スビットを受ける。しかしながら、レジスタＲＶの内容
がその後の書込操作時に変更されないように、レジスタ
ＲＶへの書込を制御するための信号が最初の書込後に禁
止されるが、この信号はＷＲＩＴＥ自体であってよい。
この禁止機能は、初めは不活性（出力が０）であって、
最初の書込コマンドの直後に反転する（出力が１）単安
定フリップフロップ回路ＦＷを用いて実現することがで
きる。ＡＮＤゲート８は、この単安定回路ＦＷからの出
力を受け、レジスタＲＶの内容の以後の変更を全て禁止
する。
ＲＩＴＥは、レジスタＲＶにアドレスＡＤＰを記憶させ
るために使用される。レジスタＲＶは、そのために、メ
モリＭＭに印加された現在アドレスＡＤのページアドレ
スビットを受ける。しかしながら、レジスタＲＶの内容
がその後の書込操作時に変更されないように、レジスタ
ＲＶへの書込を制御するための信号が最初の書込後に禁
止されるが、この信号はＷＲＩＴＥ自体であってよい。
この禁止機能は、初めは不活性（出力が０）であって、
最初の書込コマンドの直後に反転する（出力が１）単安
定フリップフロップ回路ＦＷを用いて実現することがで
きる。ＡＮＤゲート８は、この単安定回路ＦＷからの出
力を受け、レジスタＲＶの内容の以後の変更を全て禁止
する。
【００２９】従って、顧客が通常の操作に従うならば、
レジスタＲＶに記憶されるアドレスはアドレスＡＤＰで
ある。その後、顧客は、所望の保護領域、つまりアドレ
スＡＤＰとページアドレスＡＤＦ（ページによるプログ
ラミング）又はＡＤＦＭ（ワードによるプログラミン
グ）との間に、感知可能な情報を書込む操作を継続す
る。以後の説明では、メモリがワードによってプログラ
ムされる場合にワードアドレスＡＤＦＭという表現が使
われる。
レジスタＲＶに記憶されるアドレスはアドレスＡＤＰで
ある。その後、顧客は、所望の保護領域、つまりアドレ
スＡＤＰとページアドレスＡＤＦ（ページによるプログ
ラミング）又はＡＤＦＭ（ワードによるプログラミン
グ）との間に、感知可能な情報を書込む操作を継続す
る。以後の説明では、メモリがワードによってプログラ
ムされる場合にワードアドレスＡＤＦＭという表現が使
われる。
【００３０】顧客は、最後に、アドレスＡＤＦ又はＡＤ
ＦＭの書込を行う。区画手段は、アドレスＡＤＦ又はＡ
ＤＦＭにおける書込を検出するための手段を備えてい
る。この検出によってシーケンサＳＥＱ１が活性化さ
れ、このシーケンサは、最終的に、レジスタＲＶに一時
的に記憶されていたアドレスＡＤＰを不揮発性レジスタ
ＲＮＶに記憶させる。これは、図２に概略が示されるよ
うに、アドレスＡＤＦ又はＡＤＦＭ、メモリによって受
け取られる現在アドレスＡＤ（ページ又はワード）、及
び、信号ＷＲＩＴＥを受けるＡＮＤゲート10によって行
うことができる。アドレスＡＤＦ（又はＡＤＦＭ）に書
込が行われると、ゲート10がシーケンサＳＥＱ１を開い
て活性化する。しかしながら、この活性化はメモリ区画
がまだ行われていない場合のみ行われるものである。レ
ジスタＲＮＶの追加区分で構成されてよい不揮発性レジ
スタＲＮＶＡは不揮発性フラグＦＬを記憶し、このフラ
グＦＬの初期値は、ゼロであって、区画操作がまだ行わ
れていないことを示している。このフラグが活性化され
るとシーケンサＳＥＱ１が停止される。これは、レジス
タＲＮＶＡの反転出力及びゲート10の出力を受けるＡＮ
Ｄゲート12によって表されている。
ＦＭの書込を行う。区画手段は、アドレスＡＤＦ又はＡ
ＤＦＭにおける書込を検出するための手段を備えてい
る。この検出によってシーケンサＳＥＱ１が活性化さ
れ、このシーケンサは、最終的に、レジスタＲＶに一時
的に記憶されていたアドレスＡＤＰを不揮発性レジスタ
ＲＮＶに記憶させる。これは、図２に概略が示されるよ
うに、アドレスＡＤＦ又はＡＤＦＭ、メモリによって受
け取られる現在アドレスＡＤ（ページ又はワード）、及
び、信号ＷＲＩＴＥを受けるＡＮＤゲート10によって行
うことができる。アドレスＡＤＦ（又はＡＤＦＭ）に書
込が行われると、ゲート10がシーケンサＳＥＱ１を開い
て活性化する。しかしながら、この活性化はメモリ区画
がまだ行われていない場合のみ行われるものである。レ
ジスタＲＮＶの追加区分で構成されてよい不揮発性レジ
スタＲＮＶＡは不揮発性フラグＦＬを記憶し、このフラ
グＦＬの初期値は、ゼロであって、区画操作がまだ行わ
れていないことを示している。このフラグが活性化され
るとシーケンサＳＥＱ１が停止される。これは、レジス
タＲＮＶＡの反転出力及びゲート10の出力を受けるＡＮ
Ｄゲート12によって表されている。
【００３１】シーケンサＳＥＱ１は、レジスタＲＮＶＡ
の不揮発性フラグＦＬを活性化し、揮発性レジスタＲＶ
の内容を不揮発性レジスタＲＮＶに転送する（メモリ後
半の６ページアドレスビット）。このようにして、区画
が確立される。
の不揮発性フラグＦＬを活性化し、揮発性レジスタＲＶ
の内容を不揮発性レジスタＲＮＶに転送する（メモリ後
半の６ページアドレスビット）。このようにして、区画
が確立される。
【００３２】顧客が間違いをした場合、又は、テストを
実施している場合、或いは、別の理由がある場合、顧客
は、アドレスＡＤＦ（又はＡＤＦＭ）に書込を行わない
こと又は回路への給電を遮断することによって、シーケ
ンサＳＥＱ１の活性化を防止することができる。これに
よって、回路は、メモリ領域を区画する試みが行われな
かったかのようにその初期状態に戻る。操作は初めから
開始される。しかしながら、顧客がアドレスＡＤＦ（又
はＡＤＦＭ）に書込を行うと、区画が決定的に確立さ
れ、フラグＦＬは永久的に１に設定される。
実施している場合、或いは、別の理由がある場合、顧客
は、アドレスＡＤＦ（又はＡＤＦＭ）に書込を行わない
こと又は回路への給電を遮断することによって、シーケ
ンサＳＥＱ１の活性化を防止することができる。これに
よって、回路は、メモリ領域を区画する試みが行われな
かったかのようにその初期状態に戻る。操作は初めから
開始される。しかしながら、顧客がアドレスＡＤＦ（又
はＡＤＦＭ）に書込を行うと、区画が決定的に確立さ
れ、フラグＦＬは永久的に１に設定される。
【００３３】マイクロプロセッサをベースとした回路の
場合、区画操作に必要な一組の回路は、このマイクロプ
ロセッサによって実行される一連の命令形式で実現する
ことができ、これによって、最初のアドレスをレジスタ
ＲＶに書込み、アドレスＡＤＦ又はＡＤＦＭへの書込を
検出し、揮発性レジスタＲＶの内容を読出し、この内容
をレジスタＲＮＶに書込み、そして、フラグＦＬをレジ
スタ追加区分ＲＮＶＡに設定するようにする。この一連
の命令は、マクロプロセッサを全く用いず、ステートマ
シンタイプのワイヤード制御回路の形式で実現すること
もできる。
場合、区画操作に必要な一組の回路は、このマイクロプ
ロセッサによって実行される一連の命令形式で実現する
ことができ、これによって、最初のアドレスをレジスタ
ＲＶに書込み、アドレスＡＤＦ又はＡＤＦＭへの書込を
検出し、揮発性レジスタＲＶの内容を読出し、この内容
をレジスタＲＮＶに書込み、そして、フラグＦＬをレジ
スタ追加区分ＲＮＶＡに設定するようにする。この一連
の命令は、マクロプロセッサを全く用いず、ステートマ
シンタイプのワイヤード制御回路の形式で実現すること
もできる。
【００３４】区画が達成されたならば、回路は、次のよ
うな保護モードで動作することができる：受信された全
アドレスＡＤが比較器ＣＯＭＰにてアドレスＡＤＰと比
較される。アドレス値がＡＤＰよりも小さい場合（非保
護領域）には、書込サイクルの実行のために書込可能化
信号ＷＥがメモリＭＭに伝送される（ゲート14,16 によ
る）。これに対して、アドレス値がＡＤＰよりも大きい
値、従って、ページアドレスＡＤＰ，ＡＤＦ間の値であ
る場合には、論理ゲート18によって信号ＷＥが禁止され
る。しかしながら、この禁止は予め区画が行われている
場合にのみ実行され、これは区画活性化フラグのレジス
タＲＮＶＡによって次のようにチェックされる：ゲート
18がレジスタＲＮＶＡの内容ＦＬを受け、この内容がゼ
ロである限り、メモリの全アドレスについて書込可能化
信号が存続する。
うな保護モードで動作することができる：受信された全
アドレスＡＤが比較器ＣＯＭＰにてアドレスＡＤＰと比
較される。アドレス値がＡＤＰよりも小さい場合（非保
護領域）には、書込サイクルの実行のために書込可能化
信号ＷＥがメモリＭＭに伝送される（ゲート14,16 によ
る）。これに対して、アドレス値がＡＤＰよりも大きい
値、従って、ページアドレスＡＤＰ，ＡＤＦ間の値であ
る場合には、論理ゲート18によって信号ＷＥが禁止され
る。しかしながら、この禁止は予め区画が行われている
場合にのみ実行され、これは区画活性化フラグのレジス
タＲＮＶＡによって次のようにチェックされる：ゲート
18がレジスタＲＮＶＡの内容ＦＬを受け、この内容がゼ
ロである限り、メモリの全アドレスについて書込可能化
信号が存続する。
【００３５】アドレスＡＤＦ（又はＡＤＦＭ）は、保護
領域の第２端部を表しており、予め設定されたものであ
り、間違いなくメモリの最終アドレスとは異なることは
理解されよう。これは、予め設定された任意のアドレス
ＡＤＱ（ページでプログラムするためのページアドレ
ス）或いはＡＤＱＭ（ワードでプログラムするためのワ
ードアドレス）とすることができる。しかしながら、こ
の場合、感知可能な情報を保護領域に書込むプログラマ
ーは、この特定アドレスに書込を行うやいなや区画が行
われたものと見なされ、シーケンサＳＥＱ１が活性化さ
れ、そして、シーケンサ活性化時点で揮発性レジスタＲ
Ｖに記憶されているアドレスとこの特定アドレスとの間
に保護領域が配置されることを知っていなければならな
い。従って、プログラマーは、感知可能な情報を書込む
とき、基本的なルールが区画を活性化する所定アドレス
への書込は最後に行わなければならない点にあるという
ことを考慮しなければならなある。その結果として回路
に生じる変更は、比較器ＣＯＭＰにより書込信号ＷＥを
禁止するために、現在のアドレスがＡＤＰ，ＡＤＱ間に
あるか否かを明らかにするためのテストを行うというこ
とである。
領域の第２端部を表しており、予め設定されたものであ
り、間違いなくメモリの最終アドレスとは異なることは
理解されよう。これは、予め設定された任意のアドレス
ＡＤＱ（ページでプログラムするためのページアドレ
ス）或いはＡＤＱＭ（ワードでプログラムするためのワ
ードアドレス）とすることができる。しかしながら、こ
の場合、感知可能な情報を保護領域に書込むプログラマ
ーは、この特定アドレスに書込を行うやいなや区画が行
われたものと見なされ、シーケンサＳＥＱ１が活性化さ
れ、そして、シーケンサ活性化時点で揮発性レジスタＲ
Ｖに記憶されているアドレスとこの特定アドレスとの間
に保護領域が配置されることを知っていなければならな
い。従って、プログラマーは、感知可能な情報を書込む
とき、基本的なルールが区画を活性化する所定アドレス
への書込は最後に行わなければならない点にあるという
ことを考慮しなければならなある。その結果として回路
に生じる変更は、比較器ＣＯＭＰにより書込信号ＷＥを
禁止するために、現在のアドレスがＡＤＰ，ＡＤＱ間に
あるか否かを明らかにするためのテストを行うというこ
とである。
【００３６】また、保護領域が位置するのは、最初に書
込まれたアドレスＡＤＰ以後、及び、予め設定された値
ＡＤＱ迄とするだけではなく、アドレスＡＤＰ以前、及
び、ＡＤＱ’で表すことができる予め設定されたアドレ
スからとすることができることも理解されよう。顧客
は、アドレスＡＤＰに基づいてプログラム操作を行わな
ければならず、区画は、顧客がアドレスＡＤＱ’（又は
ＡＤＱ’Ｍ）をプログラムするときに確立される。この
場合、比較器ＣＯＭＰは、現在のアドレスがＡＤＱ’と
ＡＤＰとの間に含まれる場合に、メモリへのアクセスを
禁止する。
込まれたアドレスＡＤＰ以後、及び、予め設定された値
ＡＤＱ迄とするだけではなく、アドレスＡＤＰ以前、及
び、ＡＤＱ’で表すことができる予め設定されたアドレ
スからとすることができることも理解されよう。顧客
は、アドレスＡＤＰに基づいてプログラム操作を行わな
ければならず、区画は、顧客がアドレスＡＤＱ’（又は
ＡＤＱ’Ｍ）をプログラムするときに確立される。この
場合、比較器ＣＯＭＰは、現在のアドレスがＡＤＱ’と
ＡＤＰとの間に含まれる場合に、メモリへのアクセスを
禁止する。
【００３７】
【第２実施モード】本発明の他の利用方法を示すため
に、ここでは、図３を参照して、保護領域の位置を定義
するためのもう１つの簡便な方法を提示すると、この場
合は、保護領域の一端部を定義する特定アドレスに感知
可能な情報の書込を開始することなく行われる。
に、ここでは、図３を参照して、保護領域の位置を定義
するためのもう１つの簡便な方法を提示すると、この場
合は、保護領域の一端部を定義する特定アドレスに感知
可能な情報の書込を開始することなく行われる。
【００３８】顧客は自分が選択した保護領域に感知可能
な情報を書込む。顧客は、単に、区画を活性化するであ
ろう特定のアドレスＡＤＱ（又はＡＤＱＭ）のプログラ
ミングを避けながら、任意の場所から書込を開始する。
ここでも、アドレスＡＤＱ又はＡＤＱＭは、メモリの終
了点又はメモリの開始点に関するアドレス、或いは、前
もって選択された他の任意のアドレスとすることができ
る。
な情報を書込む。顧客は、単に、区画を活性化するであ
ろう特定のアドレスＡＤＱ（又はＡＤＱＭ）のプログラ
ミングを避けながら、任意の場所から書込を開始する。
ここでも、アドレスＡＤＱ又はＡＤＱＭは、メモリの終
了点又はメモリの開始点に関するアドレス、或いは、前
もって選択された他の任意のアドレスとすることができ
る。
【００３９】図２のブロック図は、メモリへの書込操作
毎に揮発性レジスタに再書込を可能にするために、変更
されるべきである。図３は、この変更がなされたブロッ
ク線図を示している。
毎に揮発性レジスタに再書込を可能にするために、変更
されるべきである。図３は、この変更がなされたブロッ
ク線図を示している。
【００４０】揮発性レジスタＲＶに毎回再書込されるペ
ージアドレスは、次の２つの値のうち小さい方の値であ
る：現在のページアドレス、及び、既にレジスタＲＶに
記憶されたページアドレス。換言すれば、レジスタに記
憶されたアドレスよりも大きい値を有するアドレスで書
込操作が行われた場合、この値はレジスタＲＶに残され
たままである。記憶されたアドレスよりも小さい値を有
するアドレスに書込が行われた場合は、新規なページア
ドレスの値がレジスタＲＶに書込まれる。最後に、レジ
スタＲＶは、感知可能な情報を記憶するためにプログラ
マーによって用いられたページアドレスのうち最小のペ
ージアドレス値ＡＤmin を記憶する。レジスタＲＶの内
容は、アドレスＡＤＱＭに最後のワードが書込まれる時
に、自動的にレジスタＲＮＶに転送される。区画が活性
化され、アドレスＡＤmin と予め設定されたアドレスＡ
ＤＱとの間に保護領域が配置される。保護領域の長さ
は、感知可能な情報の記憶のために必要とされる領域の
長さに合わせて自動的に調整される。顧客には、必要と
する最小アドレスからプログラミングを開始することが
強制されることがない。
ージアドレスは、次の２つの値のうち小さい方の値であ
る：現在のページアドレス、及び、既にレジスタＲＶに
記憶されたページアドレス。換言すれば、レジスタに記
憶されたアドレスよりも大きい値を有するアドレスで書
込操作が行われた場合、この値はレジスタＲＶに残され
たままである。記憶されたアドレスよりも小さい値を有
するアドレスに書込が行われた場合は、新規なページア
ドレスの値がレジスタＲＶに書込まれる。最後に、レジ
スタＲＶは、感知可能な情報を記憶するためにプログラ
マーによって用いられたページアドレスのうち最小のペ
ージアドレス値ＡＤmin を記憶する。レジスタＲＶの内
容は、アドレスＡＤＱＭに最後のワードが書込まれる時
に、自動的にレジスタＲＮＶに転送される。区画が活性
化され、アドレスＡＤmin と予め設定されたアドレスＡ
ＤＱとの間に保護領域が配置される。保護領域の長さ
は、感知可能な情報の記憶のために必要とされる領域の
長さに合わせて自動的に調整される。顧客には、必要と
する最小アドレスからプログラミングを開始することが
強制されることがない。
【００４１】図３には追加の比較器ＣＯＭＰ１が示され
ており、この比較器は、感知可能な情報の書込中に現在
のページアドレス（６ＡＤビット）及びレジスタＲＶの
内容を受け、レジスタの内容がより小さいアドレスによ
って置き換えられるべく変更される必要があるか否かを
決定する。このレジスタの初期値がゼロの場合には、単
安定回路によって、この比較器を最初の比較の際に禁止
することができる。なぜならば、比較開始前に最初のア
ドレスをこのレジスタに記憶させなければならないから
である。さもなければ、回路に給電が行われる時、つま
り最初の書込操作の前に、レジスタが最初に最大の値
（１の連続）に設定されていることを確認することがで
き、これは、レジスタＲＶのコマンドＳＥＴで表され、
このコマンドは回路が給電される時に作成される。
ており、この比較器は、感知可能な情報の書込中に現在
のページアドレス（６ＡＤビット）及びレジスタＲＶの
内容を受け、レジスタの内容がより小さいアドレスによ
って置き換えられるべく変更される必要があるか否かを
決定する。このレジスタの初期値がゼロの場合には、単
安定回路によって、この比較器を最初の比較の際に禁止
することができる。なぜならば、比較開始前に最初のア
ドレスをこのレジスタに記憶させなければならないから
である。さもなければ、回路に給電が行われる時、つま
り最初の書込操作の前に、レジスタが最初に最大の値
（１の連続）に設定されていることを確認することがで
き、これは、レジスタＲＶのコマンドＳＥＴで表され、
このコマンドは回路が給電される時に作成される。
【００４２】他の観点からいえば、この回路は、図２を
参照して説明されるような動作を行う。図２について述
べた諸変形は、図３にも転用することができる。区画の
活性化を開始させるために最後にプログラムされる所定
のアドレスは、メモリの最後のアドレスＡＤＦ又はＡＤ
ＦＭ以外の任意のアドレスＡＤＱ又はＡＤＱＭとするこ
とができる。さらに、レジスタＲＶには毎回、レジスタ
にすでに記憶された値と現在のアドレス値との間で小さ
い方でなく大きい方の値を記憶することができる。この
場合、レジスタＲＶは、コマンドＳＥＴによって１より
もむしろ０に設定される。所定のアドレスＡＤＱ’又は
ＡＤＱ’Ｍは保護領域の開始アドレスであって、終了ア
ドレスではない。しかしながら、区画を活性化する最後
の書込操作は、常にこの予め設定されたアドレスで行わ
れなければならない。
参照して説明されるような動作を行う。図２について述
べた諸変形は、図３にも転用することができる。区画の
活性化を開始させるために最後にプログラムされる所定
のアドレスは、メモリの最後のアドレスＡＤＦ又はＡＤ
ＦＭ以外の任意のアドレスＡＤＱ又はＡＤＱＭとするこ
とができる。さらに、レジスタＲＶには毎回、レジスタ
にすでに記憶された値と現在のアドレス値との間で小さ
い方でなく大きい方の値を記憶することができる。この
場合、レジスタＲＶは、コマンドＳＥＴによって１より
もむしろ０に設定される。所定のアドレスＡＤＱ’又は
ＡＤＱ’Ｍは保護領域の開始アドレスであって、終了ア
ドレスではない。しかしながら、区画を活性化する最後
の書込操作は、常にこの予め設定されたアドレスで行わ
れなければならない。
【００４３】図２及び３の回路は、本発明の動作を説明
することができるようにするために概略例を挙げたもの
である。これらの実際の具体例は非常に多種多様に亙
る。例えば、レジスタＲＮＶとＲＮＶＡはメモリーＭＭ
の拡張ワード、つまり、ユーザにとってアクセス可能な
メモリアレイを定義するアドレスとは別のアドレスによ
って書込及び読出がなされるワードであってもよい。こ
の場合、図２及び３に示された簡単な接続と要素によっ
て表されている機能は、実際には、より複雑なシーケン
サによって得られることが理解されよう。つまり、メモ
リＭＭへの書込操作には、前もってレジスタＲＮＶＡの
フラグＦＬを読出み出すこと、及び、レジスタＲＮＶの
内容を読出み出すことが必要となることが理解されなけ
ればならない。これらの内容は、その後、書込アクセス
が許可されたか否かを決定するために利用される。この
ことは、図２及び３では、簡単な論理ゲート及びレジス
タＲＮＶ，ＲＮＶＡに接続された比較器によって、非常
に図式化された状態で示されている。
することができるようにするために概略例を挙げたもの
である。これらの実際の具体例は非常に多種多様に亙
る。例えば、レジスタＲＮＶとＲＮＶＡはメモリーＭＭ
の拡張ワード、つまり、ユーザにとってアクセス可能な
メモリアレイを定義するアドレスとは別のアドレスによ
って書込及び読出がなされるワードであってもよい。こ
の場合、図２及び３に示された簡単な接続と要素によっ
て表されている機能は、実際には、より複雑なシーケン
サによって得られることが理解されよう。つまり、メモ
リＭＭへの書込操作には、前もってレジスタＲＮＶＡの
フラグＦＬを読出み出すこと、及び、レジスタＲＮＶの
内容を読出み出すことが必要となることが理解されなけ
ればならない。これらの内容は、その後、書込アクセス
が許可されたか否かを決定するために利用される。この
ことは、図２及び３では、簡単な論理ゲート及びレジス
タＲＮＶ，ＲＮＶＡに接続された比較器によって、非常
に図式化された状態で示されている。
【００４４】上述した説明全般において、所与の回路に
は、予め設定されたアドレス値ＡＤＦ又はＡＤＱ（ＡＤ
ＦＭ又はＡＤＱＭ）として可能な値がただ１つだけある
と仮定されていた。しかしながら、値ＡＤＱ又はＡＤＱ
Ｍは、上述した定義による区画操作に先立ってユーザ自
身によって定義することができる状況を考えることも可
能である。このような定義は、プログラミング又は他の
任意の手段によって行うことができる。しかしながら、
それによって顧客にはさらに制約が課される。例えば、
メモリ内の任意のアドレスへの最初の書込操作が予め設
定されたアドレスＡＤＱを定義し、さらに、第２の書込
操作が上述した説明で理解されるような最初の書込操作
であると見なされるような場合が考えられる。図２及び
３の回路は、このような更なる制約に容易に適応するこ
とができる。
は、予め設定されたアドレス値ＡＤＦ又はＡＤＱ（ＡＤ
ＦＭ又はＡＤＱＭ）として可能な値がただ１つだけある
と仮定されていた。しかしながら、値ＡＤＱ又はＡＤＱ
Ｍは、上述した定義による区画操作に先立ってユーザ自
身によって定義することができる状況を考えることも可
能である。このような定義は、プログラミング又は他の
任意の手段によって行うことができる。しかしながら、
それによって顧客にはさらに制約が課される。例えば、
メモリ内の任意のアドレスへの最初の書込操作が予め設
定されたアドレスＡＤＱを定義し、さらに、第２の書込
操作が上述した説明で理解されるような最初の書込操作
であると見なされるような場合が考えられる。図２及び
３の回路は、このような更なる制約に容易に適応するこ
とができる。
【図１】メモリ領域の構成を表す。
【図２】本発明の実施を可能にする集積回路を示す。
【図３】図２の回路の変形実施例を示す。
ＭＭ 書込コマンドＷＲＩＴＥ、現在アドレスＡＤ及び
書込可能化信号ＷＥを受けるメモリ、 ＦＷ ＡＮＤゲート８と共に最初の書込（WRITE ）を検
出する単安定回路、 ＲＶ 現在アドレスＡＤから冒頭アドレス値ＡＤＰ又は
最小アドレス値ＡＤminを記憶するための揮発性レジス
タ、 10 最後のアドレスＡＤＦ，ＡＤＦＭ書込（WRIT, AD）
検出用ＡＮＤゲート、 12 区画フラグＦＬが不活性（ゼロ）のときゲート10の
検出出力で活性化するＡＮＤゲート、 ＳＥＱ１ 区画フラグ（FL）が活性化されると停止する
シーケンサ、 ＲＮＶ 冒頭又は最小アドレス値（ADP,ADmin ）記憶用
揮発性レジスタ、 ＲＮＶＡ 区画フラグ（FL）記憶用追加不揮発性レジス
タ、 ＣＯＭＰ，ＣＯＭＰ１ 比較器、 14，16，18 ゲート、 ＳＥＴ 最大初期値設定コマンド、 ＡＤＦ，ＡＤＦＭ 予め設定された最後の端部アドレ
ス、 ＡＤＱ 予め設定された任意の端部アドレス。
書込可能化信号ＷＥを受けるメモリ、 ＦＷ ＡＮＤゲート８と共に最初の書込（WRITE ）を検
出する単安定回路、 ＲＶ 現在アドレスＡＤから冒頭アドレス値ＡＤＰ又は
最小アドレス値ＡＤminを記憶するための揮発性レジス
タ、 10 最後のアドレスＡＤＦ，ＡＤＦＭ書込（WRIT, AD）
検出用ＡＮＤゲート、 12 区画フラグＦＬが不活性（ゼロ）のときゲート10の
検出出力で活性化するＡＮＤゲート、 ＳＥＱ１ 区画フラグ（FL）が活性化されると停止する
シーケンサ、 ＲＮＶ 冒頭又は最小アドレス値（ADP,ADmin ）記憶用
揮発性レジスタ、 ＲＮＶＡ 区画フラグ（FL）記憶用追加不揮発性レジス
タ、 ＣＯＭＰ，ＣＯＭＰ１ 比較器、 14，16，18 ゲート、 ＳＥＴ 最大初期値設定コマンド、 ＡＤＦ，ＡＤＦＭ 予め設定された最後の端部アドレ
ス、 ＡＤＱ 予め設定された任意の端部アドレス。
Claims (7)
- 【請求項１】メモリアドレスが保護領域或いは非保護領
域のいずれに属するかによってそのメモリアドレスへの
アクセスを禁止するか或いは許可する手段を備えたメモ
リ集積回路に、保護領域と非保護領域との間にメモリ区
画を実現するための方法であって、保護領域は２つの領
域の端部アドレスによって定義され、これら端部アドレ
スのうち一方（ＡＤＦＭ，ＡＤＱＭ）は予め設定されて
おり他方（ＡＤＰ）は選択されなければならない方法に
おいて、次の操作ステップを含むことを特徴とする方
法： （ａ）所望の保護領域において連続するアドレスでメモ
リに書込を行うステップ、 （ｂ）先ず初めに、書込が行われた最初のアドレスの値
を揮発性レジスタに自動的に書込むステップ、 （ｃ）保護領域の端部を表す予め設定されたアドレス
（ＡＤＦＭ，ＡＤＱＭ）に、最後の書込操作を実行する
ステップ、及び、 （ｄ）上記予め設定されたアドレスへの書込操作のと
き、揮発性レジスタ（ＲＶ）に記憶されたアドレスを不
揮発性レジスタ（ＲＮＶ）に自動的に転送するステップ
であって、保護領域は、それ以降、不揮発性レジスタに
記憶されたアドレスと予め設定されたアドレスとの間に
含まれるようになっているステップ。 - 【請求項２】 前記規定がなされたステップ（ｂ）及び
（ｃ）間に、書込操作毎に揮発性レジスタの内容を変更
して、そこに、書込中のアドレス及び揮発性レジスタに
記憶まれているアドレスという２つの値のうち、小さい
方又は大きい方を配置する反復ステップ（ｂ１）が介挿
されることを特徴とする請求項１に記載の方法。 - 【請求項３】 メモリの保護領域へのアクセスを制限す
るための手段（ＣＯＭＰ，ＲＮＶ）を備え、この手段が
この保護領域の端部のアドレス（ＡＤＰ）を記憶する不
揮発性レジスタ（ＲＮＶ）を利用しているメモリ集積回
路において、上記保護領域と非保護領域との間に所望の
メモリ区画を定義するための手段を具備し、この手段
は、所望の保護領域の他の一連のアドレスに感知可能な
情報を書込むための操作の後に、メモリ内の予め設定さ
れたアドレス（ＡＤＦＭ，ＡＤＱＭ）に書込みを行う操
作によって自動的に活性化されるシーケンサ（ＳＥＱ
１）を備え、このシーケンサは、上記一連のアドレスに
基づいて定義された特定のアドレス（ＡＤＰ）を上記不
揮発性レジスタ（ＲＮＶ）に記憶させることができるこ
とを特徴とする集積回路。 - 【請求項４】 感知可能な情報が書込まれる最初のアド
レスを前記不揮発性レジスタに記憶させるための手段
（ＦＷ，ＲＶ）を具備し、前記シーケンサは、更に、揮
発性レジスタの内容を前記不揮発性レジスタへ転送する
ための手段を備えることを特徴とする請求項３に記載の
集積回路。 - 【請求項５】 感知可能な情報を書込む操作毎に、現在
の書込アドレスの値が揮発性レジスタに記憶まれている
値よりも小さい場合に、このレジスタの内容を現在の書
込アドレスの値で置き換えるための手段を具備すること
を特徴とする請求項４に記載の回路。 - 【請求項６】 感知可能な情報要素の書込操作の度に、
現在の書込アドレス値が前記揮発性レジスタに記憶され
ている値よりも大きい場合に、このレジスタの内容を現
在の書込アドレス値に置き換えるための手段を具備する
ことを特徴とする請求項４に記載の回路。 - 【請求項７】 前記シーケンサによってプログラムさ
れ、保護領域と非保護領域との間のメモリ区画が機能状
態にあることを示す不揮発性フラグを記憶する不揮発性
レジスタセル（ＲＮＶＡ）、及び、このフラグが活性化
されている場合に書込禁止を可能化する手段とを具備す
ることを特徴とする請求項３〜６のいずれか一項に記載
の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9503863 | 1995-03-31 | ||
| FR9503863A FR2732487B1 (fr) | 1995-03-31 | 1995-03-31 | Procede de protection de zones de memoires non volatiles |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08286976A true JPH08286976A (ja) | 1996-11-01 |
| JP2727527B2 JP2727527B2 (ja) | 1998-03-11 |
Family
ID=9477658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10419096A Expired - Fee Related JP2727527B2 (ja) | 1995-03-31 | 1996-03-29 | 不揮発性メモリ領域の保護方法及び回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5812446A (ja) |
| EP (1) | EP0735489B1 (ja) |
| JP (1) | JP2727527B2 (ja) |
| DE (1) | DE69602984T2 (ja) |
| FR (1) | FR2732487B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606707B1 (en) | 1999-04-27 | 2003-08-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card |
| WO2010095612A1 (ja) * | 2009-02-23 | 2010-08-26 | ソニー株式会社 | メモリ装置 |
| JP2010198071A (ja) * | 2009-02-23 | 2010-09-09 | Sony Corp | メモリ装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4572604A (en) * | 1982-08-25 | 1986-02-25 | Elfab Corp. | Printed circuit board finger connector |
| FR2757654B1 (fr) * | 1996-12-24 | 1999-02-05 | Sgs Thomson Microelectronics | Memoire avec zones protegees en lecture |
| FR2770327B1 (fr) * | 1997-10-24 | 2000-01-14 | Sgs Thomson Microelectronics | Memoire non volatile programmable et effacable electriquement comprenant une zone protegeable en lecture et/ou en ecriture et systeme electronique l'incorporant |
| US6295640B1 (en) * | 1998-05-08 | 2001-09-25 | Apple Computer, Inc. | Method and apparatus for distinguishing reference values from non-reference values in a runtime environment |
| JP2002015584A (ja) * | 2000-06-29 | 2002-01-18 | Sanyo Electric Co Ltd | 不揮発性メモリのリードプロテクト回路 |
| US7539828B2 (en) * | 2000-08-08 | 2009-05-26 | Faronics Corporation | Method and system for automatically preserving persistent storage |
| US6711701B1 (en) * | 2000-08-25 | 2004-03-23 | Micron Technology, Inc. | Write and erase protection in a synchronous memory |
| US7134006B2 (en) * | 2003-06-03 | 2006-11-07 | Gateway Inc. | Method and system for changing software access level within or outside a host protected area |
| JP2005108273A (ja) * | 2003-09-26 | 2005-04-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
| EP1578051B1 (en) * | 2004-03-18 | 2008-10-29 | STMicroelectronics (Research & Development) Limited | Apparatus comprising a key selector and a key update mechanism for encrypting/decrypting data to be written/read in a store |
| US7483313B2 (en) * | 2007-01-31 | 2009-01-27 | Dell Products, Lp | Dual ported memory with selective read and write protection |
| US8319738B2 (en) * | 2009-03-03 | 2012-11-27 | Ncr Corporation | Touchscreen module |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0326053B1 (en) * | 1988-01-28 | 1996-06-26 | National Semiconductor Corporation | Programmable memory data protection scheme |
| US5493665A (en) * | 1992-12-21 | 1996-02-20 | Base 10 Systems, Inc. | Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number |
| US5559992A (en) * | 1993-01-11 | 1996-09-24 | Ascom Autelca Ag | Apparatus and method for protecting data in a memory address range |
| US5363334A (en) * | 1993-04-10 | 1994-11-08 | Microchip Technology Incorporated | Write protection security for memory device |
| US5592641A (en) * | 1993-06-30 | 1997-01-07 | Intel Corporation | Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status |
-
1995
- 1995-03-31 FR FR9503863A patent/FR2732487B1/fr not_active Expired - Fee Related
-
1996
- 1996-03-06 DE DE69602984T patent/DE69602984T2/de not_active Expired - Fee Related
- 1996-03-06 EP EP96470004A patent/EP0735489B1/fr not_active Expired - Lifetime
- 1996-03-28 US US08/623,044 patent/US5812446A/en not_active Expired - Lifetime
- 1996-03-29 JP JP10419096A patent/JP2727527B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606707B1 (en) | 1999-04-27 | 2003-08-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card |
| US6789192B2 (en) | 1999-04-27 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card, data reading apparatus, and data reading/reproducing apparatus |
| US7062652B2 (en) | 1999-04-27 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card, data reading apparatus and data reading/reproducing apparatus |
| US7996914B2 (en) | 1999-04-27 | 2011-08-09 | Panasonic Corporation | Semiconductor memory card and data reading apparatus, and data reading/reproducing apparatus |
| US8127368B2 (en) | 1999-04-27 | 2012-02-28 | Panasonic Corporation | Semiconductor memory card and data reading apparatus, and data reading/reproducing apparatus |
| US8661553B2 (en) | 1999-04-27 | 2014-02-25 | Panasonic Corporation | Semiconductor memory card and data reading apparatus, and data reading/reproducing apparatus |
| WO2010095612A1 (ja) * | 2009-02-23 | 2010-08-26 | ソニー株式会社 | メモリ装置 |
| JP2010198071A (ja) * | 2009-02-23 | 2010-09-09 | Sony Corp | メモリ装置 |
| US8856426B2 (en) | 2009-02-23 | 2014-10-07 | Sony Corporation | Memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2732487B1 (fr) | 1997-05-30 |
| DE69602984T2 (de) | 1999-10-14 |
| US5812446A (en) | 1998-09-22 |
| FR2732487A1 (fr) | 1996-10-04 |
| EP0735489A1 (fr) | 1996-10-02 |
| JP2727527B2 (ja) | 1998-03-11 |
| EP0735489B1 (fr) | 1999-06-23 |
| DE69602984D1 (de) | 1999-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5826007A (en) | Memory data protection circuit | |
| US8190840B2 (en) | Memory devices with data protection | |
| JP2727527B2 (ja) | 不揮発性メモリ領域の保護方法及び回路 | |
| US5890191A (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
| US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
| US20070174573A1 (en) | Nonvolatile memory system | |
| US20060005005A1 (en) | Method and apparatus for executing the boot code of embedded systems | |
| US20020166034A1 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| US6349057B2 (en) | Read protection circuit of nonvolatile memory | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| US7362645B2 (en) | Integrated circuit fuses having corresponding storage circuitry | |
| JPH0243222B2 (ja) | ||
| EP1079340A2 (en) | Integrated circuit card protected from unauthorized access | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JP4053245B2 (ja) | 不正利用を防止できる半導体記憶装置 | |
| RU2169951C2 (ru) | Полупроводниковое запоминающее устройство | |
| US20100312978A1 (en) | Computer system, information protection method, and program | |
| JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| EP0350917A2 (en) | Personal computer system capable of preventing contention in memory address space | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| JPH05120891A (ja) | 半導体記憶装置 | |
| JPH0778126A (ja) | Ｉｃカード用のマイクロコンピュータ | |
| CN117130545A (zh) | 用于管理闪存存储器中敏感数据的区域的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |