JPH02237038A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02237038A
JPH02237038A JP1057292A JP5729289A JPH02237038A JP H02237038 A JPH02237038 A JP H02237038A JP 1057292 A JP1057292 A JP 1057292A JP 5729289 A JP5729289 A JP 5729289A JP H02237038 A JPH02237038 A JP H02237038A
Authority
JP
Japan
Prior art keywords
region
channel
well
wirings
channel stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1057292A
Other languages
English (en)
Inventor
Masao Kiyohara
清原　雅男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1057292A priority Critical patent/JPH02237038A/ja
Publication of JPH02237038A publication Critical patent/JPH02237038A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＭＯＳデバイスなどに適用して好適な半導体装
置に関する． ［従来の技術コ ＭＯＳデバイスはデッド・コピー（ＤＥＡＤ　ＣＯＰＹ
）されることがある．それは、躍微鏡を使用して、その
表面形状を観察・解析し、回路を読み取ることによって
行われる． かかるデッド・コピーを防止する技術として、ＲＯＭの
分野ではコア（ＣＯＲＥ）　ＲＯＭ技術が知られている
．これは、ドレイン及びソース形成後に所定のＭＯＳト
ランジスタのチャネル領域に不純物をイオン注入し、こ
の所定のＭＯＳ｝ランジス夕のスレッショルド電圧を高
め、これがトランジスタとして機能しないようにし、デ
ータ（コード）の書き込みを行うとするものである． 確かに、このコアＲＯＭ技術によれば、動作時における
ＭＯＳ｝ランジスタのオン、オフ状態は表面形状の観察
・解析によっては知ることができない．したがって、デ
ッド・コピーを有効に防止することができる． ［発明が解決しようとする課題］ しかしながら、かかるコアＲＯＭ技術においては、デー
タ書き込みのためのイオン注入工程が付加されることに
なり、その分、プロセスが複雑化し、価格の上昇を招く
という問題点があった．本発明は、かかる点にかんがみ
、ＲＯＭに限らず、プロセスを複雑化させることなく、
デッド・コピーの防止を図ることができるようにした半
導体装置を提供することを目的とする。
［課題を解決するための手段］ 本発明による半導体装置は、チャネルストッパの注入又
はウェルによって配線又はチャネル領域を形成したもの
である． ［作用］ チャネルストッパを注入した事実や、ウェルの存在は、
外部からの観察・解析では、これを知ることができない
．したがって、チャネルストッパの注入又はウェルによ
って配線又はチャネル領域を形成する場合には、回路の
読み取りを不可能とする． なお、これらチャネルストッパの注入又はウェルによる
配線又はチャネル領域の形成は、通常工程であるチャネ
ルストップ領域形成工程及びウェル形成工程時に併せて
行うことができる．［実施例］ 以下、第１図ないし第５図を参照して、本発明の一実施
例につき、本発明をＮウェルＣＭＯＳデバイスに適用し
た場合を例にして説明する．第１図は隣接するＰ９拡散
配線１、２を接続する場合であって、この例では、Ｐ＋
拡散配線１、２間にチャネルストツパ《ボロンＢ》をイ
オン注入してチャネルストッパ注入領域３を形成し、こ
のチャネルストッパ注入領域３を介してＰ＋拡散配線１
、２を電気的に接続している． 第２図は隣接するＮ“拡散配線４、５を接続する場合で
あって、この例では、Ｎ＋拡散配線４、５間にＮウェル
６を形成し、このＮウェル６を介してＮ＋拡散配線４、
５を電気的に接続している．第３図は隣接するｐＭＯｓ
｝ランジスタ７、８を接続する場合であって、９、１０
、１１はそれぞれｐＭＯｓ｝ランジスタフのゲート、ド
レイン、ソース、１２、１３、１４はそれぞれｐＭＯｓ
トランジスタ８のゲート、ドレイン、ソースである．こ
の例では、ｐＭＯｓ｝ランジスタ７のソース１１とｐＭ
ｏＳトランジスタ８のドレイン１３との間にチャネルス
トッパをイオン注入してチャネルストッパ注入領域１５
を形成し、このチャネルストッパ注入領域１５を介して
ｐＭＯＳ｝ランジスタ７、８を，接続している． 第４図は隣接するｎＭＯｓ｝ランジスタ１６、１７を接
続する場合であって、１８、１９、２ｏはそれぞれｎＭ
Ｏｓ｝ランジスタ１６のゲート、ドレイン、ソース、２
１、２２、２３はそれぞれｎＭＯｓ｝ランジスタ１７の
ゲート、ドレイン、ソースである．この例では、ｎＭＯ
ｓ｝ランジスタ１６のソース２０とｎＭＯｓ｝ランジス
タ１７のドレイン２２との間にＮウェル２４を形成し、
このＮウェル２４を介してｎＭＯｓ｝ランジスタ１６、
１７を接続している． 第５図はデプリーション型のｎＭＯＳトランジスタ２５
を形成する場合であって、２６、２７、２８はそれぞれ
ｎＭＯｓ｝ランジスタ２５のゲート、ドレイン、ソース
である．この例では、チャネル領域にＮウェル２９を形
成することによってｎＭＯｓ｝ランジスタ２５のデプリ
ーション化を図っている． なお、チャネルストッパ注入領域３、１５及びＮウェル
６、２４、２９の形成はそれぞれ通常工程であるチャネ
ルストップ領域形成工程及びウェル形成工程時に併せて
行うことができる．また、チャネルストッパ注入領域３
、１５及びＮウェル６、２４、２９は表面形状を観察・
解析しただけでは、読み取ることができない．したがっ
て、本実施例によれば、製造プロセスを複雑化すること
なく、デッド・コピーの防止を図ることができる、とい
う効果がある．［発明の効果］ 本発明によれば、チャネルストッパの注入又はウェルに
よって配線又はチャネル領域を形成するという構成を採
用しているが、チャネルストッパを注入した事実やウェ
ルの存在は外部からの観察・解析では，これを知ること
ができず、また、これらチャネルストッパの注入又はウ
ェルによる配線又はチャネル領域の形成は、通常工程で
あるチャネルストップ領域形成工程及びウェル形成工程
時に併せて行うことができるので、製造プロセスを複雑
化させることなく、デッド・コピーの防止を図ることが
できる、という効果がある．
【図面の簡単な説明】
第１図ないし第５図は本発明の一実施例を示す図であっ
て、第１図はＰ′″拡散配線間の接続状態を示す平面図
、第２図はＮ１拡散配線間の接続状態を示す平面図、第
３図はρＭＯＳ｝ランジスタ間の接続状態を示す平面図
、第４図はｎＭＯｓ｝ランジスタ間の接続状態を示す平
面図、第５図はデプリーション型のｎＭＯｓ｝ランジス
タを示す平面図である． １、２・・・Ｐ″拡散配線 ３・・・チャネルストッパ注入領域 ４、５・・・Ｎゝ拡散配線 ６・・・Ｎウェル ７、８・・・ｐＭＯｓ｝ランジスタ １５・・・チャネルストッパ注入領域 １６、１７・・・ｎＭＯｓ｝ランジスタ２４・・・Ｎウ
ェル 第１図 第３図 第２図 第４図 第５図

Claims (1)

    【特許請求の範囲】
  1. 　チャネルストッパの注入又はウェルによって配線又は
    チャネル領域を形成して成る半導体装置。
JP1057292A 1989-03-09 1989-03-09 半導体装置 Pending JPH02237038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1057292A JPH02237038A (ja) 1989-03-09 1989-03-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1057292A JPH02237038A (ja) 1989-03-09 1989-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH02237038A true JPH02237038A (ja) 1990-09-19

Family

ID=13051479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1057292A Pending JPH02237038A (ja) 1989-03-09 1989-03-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH02237038A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764985A2 (en) 1995-09-22 1997-03-26 Hughes Aircraft Company Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
EP0883184A2 (en) * 1997-06-06 1998-12-09 Hughes Electronics Corporation Camouflaged circuit structure with implants
EP0940851A1 (en) * 1992-07-31 1999-09-08 Hughes Electronics Corporation Integrated circuit security system and method with implanted interconnections
WO2000028593A1 (de) * 1998-11-11 2000-05-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung sowie ein mit diesem verfahren herstellbares halbleiterbauelement
US6667245B2 (en) 1999-11-10 2003-12-23 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
GB2403593B (en) * 2000-10-25 2005-07-20 Hrl Lab Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
JP2006510225A (ja) * 2002-12-13 2006-03-23 エイチアールエル　ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
US7935603B1 (en) 2004-06-29 2011-05-03 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US8258583B1 (en) 2002-09-27 2012-09-04 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613661B1 (en) 1992-07-31 2003-09-02 Hughes Electronics Corporation Process for fabricating secure integrated circuit
EP0940851A1 (en) * 1992-07-31 1999-09-08 Hughes Electronics Corporation Integrated circuit security system and method with implanted interconnections
US6294816B1 (en) 1992-07-31 2001-09-25 Hughes Electronics Corporation Secure integrated circuit
US6064110A (en) * 1995-09-22 2000-05-16 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
EP0764985A3 (en) * 1995-09-22 1999-11-17 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
EP0764985A2 (en) 1995-09-22 1997-03-26 Hughes Aircraft Company Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
EP0883184A3 (en) * 1997-06-06 1999-12-15 Hughes Electronics Corporation Camouflaged circuit structure with implants
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
EP0883184A2 (en) * 1997-06-06 1998-12-09 Hughes Electronics Corporation Camouflaged circuit structure with implants
WO2000028593A1 (de) * 1998-11-11 2000-05-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung sowie ein mit diesem verfahren herstellbares halbleiterbauelement
US6440827B2 (en) 1998-11-11 2002-08-27 Infineon Technologies Ag Method for fabricating a semiconductor component having a wiring which runs piecewise in the substrate, and also a semiconductor component which can be fabricated by this method
US6667245B2 (en) 1999-11-10 2003-12-23 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
GB2403593B (en) * 2000-10-25 2005-07-20 Hrl Lab Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US8258583B1 (en) 2002-09-27 2012-09-04 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
JP2006510225A (ja) * 2002-12-13 2006-03-23 エイチアールエル　ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
JP4846239B2 (ja) * 2002-12-13 2011-12-28 エイチアールエル ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
US7935603B1 (en) 2004-06-29 2011-05-03 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US8564073B1 (en) 2006-09-28 2013-10-22 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer

Similar Documents

Publication Publication Date Title
TWI493555B (zh) 電子系統、反熔絲記憶體元件及其提供方法
JPH02237038A (ja) 半導体装置
US5146117A (en) Convertible multi-function microelectronic logic gate structure and method of fabricating the same
MY118598A (en) Method for dual gate oxide dual workfunction cmos
US7128271B2 (en) Semiconductor integrated circuit and methods for protecting the circuit from reverse engineering
US4956691A (en) NMOS driver circuit for CMOS circuitry
TW550666B (en) Programmable connector/isolator and CMOS process with buried contact using the same
JPS60100469A (ja) 半導体装置
JPH11260936A (ja) 高電圧電界効果トランジスタの形成方法
JPH10242294A (ja) 半導体装置及びその製造方法
TW402790B (en) Manufacture method of the metal oxide semiconductor inverter
JPS62140459A (ja) 読出専用メモリをイオン注入法を用いてプログラムする方法およびそれにより得られたｎｍｏｓ読出専用メモリ
JP2751853B2 (ja) 半導体装置及びその製造方法
Benedetto et al. Radiation hardening of commercial CMOS processes through minimally invasive techniques
JPH08107156A (ja) 不揮発性半導体記憶装置の製造方法
JPS5937858B2 (ja) 半導体装置およびその製法
JPS62265765A (ja) 半導体装置の製造方法
US7365383B2 (en) Method of forming an EPROM cell and structure therefor
JPH09205148A (ja) 半導体集積回路装置
JPH084112B2 (ja) Ｍｏｓ型半導体装置
KR900004035A (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
Chen et al. A twin-tub CMOS using self-aligned channel-stop in conjunction with poly-buffer LOCOS for 1M/4M SRAM application
JPH08153807A (ja) マスクｒｏｍおよびその書き込み方法
KR950015795A (ko) 플래쉬메모리의 구조 및 제조방법
JPH03218662A (ja) Ｃｍｏｓ半導体装置の製造方法