DE10196819T5

DE10196819T5 - Implantierte verdeckte Verbindungen in einer Halbleitervorrichtung zum Schutz gegen reverse engineering

Info

Publication number: DE10196819T5
Application number: DE10196819T
Authority: DE
Inventors: William M. Camarillo Clark Jun.; James P. Westlake Village Baukus; Lap-Wai South Pasadena Chow
Original assignee: HRL Laboratories LLC
Current assignee: HRL Laboratories LLC
Priority date: 2000-10-25
Filing date: 2001-05-11
Publication date: 2004-04-15
Also published as: GB2403593B; AU2001261418A1; US20020173131A1; WO2002035608A2; US7166515B2; US6815816B1; JP4909490B2; TW502384B; JP2004518273A; GB2403593A; GB0309201D0

Abstract

Getarnter Verbindungsplan zum Zusammenschalten von zwei räumlich getrennten, implantierten Bereichen eines gemeinsamen Leitfähigkeitstyps in einer integrierten Schaltung oder Vorrichtung auf eine Art und Weise, die dessen Reverse Engineering erschwert, wobei der Verbindungsplan folgendes umfasst:
einen ersten implantierten Bereich in der integrierten Schaltung oder Vorrichtung, der einen Leitungskanal zwischen den beiden räumlich getrennten implantierten Bereichen bildet, wobei der Leitungskanal dem genannten gemeinsamen Leitfähigkeitstyp entspricht und einen Bereich zwischen den genannten beiden räumlich getrennten Bereichen überbrückt; und
einen zweiten implantierten Bereich des entgegengesetzten Leitfähigkeitstyps in der integrierten Schaltung oder Vorrichtung, wobei der genannte zweite implantierte Bereich zwischen den genannten beiden räumlich getrennten, implantierten Bereichen des gemeinsamen Leitfähigkeitstyps angeordnet ist und den genannten Leitungskanal überlagert.

Description

Die vorliegende Erfindung betrifft Halbleitervorrichtungen und Verfahren zu deren Herstellung, wobei die Halbleitervorrichtungen implantierte Verbindungen aufweisen, die verdeckt und/oder getarnt sind, um ein Reverse Engineering (eine Zurückentwicklung) der Halbleitervorrichtung zu hemmen oder zu verhindern.
Die Bauweise und die Entwicklung von integrierten Schaltungen (IS) für Halbleiter gestaltet sich verhältnismäßig teuer, und tatsächlich sind viele Stunden an Entwicklungsarbeit für die Entwicklung komplexer Strukturen, Prozesse und Fertigungstechniken für die Herstellung moderner Halbleitervorrichtungen und integrierter Schaltungen erforderlich. Integrierte Schaltungen für Halbleiter haben über die Jahre an Komplexität zugenommen. Dadurch ist der Aufwand für die Umsetzung erfolgreicher Entwürfe sehr teuer geworden. Für den Entwurf und die Entwicklung einer modernen integrierten Schaltung sind viele teuere Arbeitsstunden hoch ausgebildeter Fachleute erforderlich.
Andere wiederum, die nicht nur die mit dem Entwurf und der Entwicklung integrierter Schaltungen verbundenen Kosten sparen sondern auch den erheblichen Zeitaufwand für die Markteinführung eines neuen integrierten Schaltungsentwurfs vermeiden möchten, greifen auf Reverse Engineering-Techniken für bereits existierende integrierte Schaltungen (IS) zurück, wobei die existierenden IS auseinander genommen, geprüft und anderweitig untersucht werden, um für eine spätere Nachahmung die physikalischen Strukturen sowie die Verfahren zu ermitteln, die für die Herstellung der integrierten Schaltung verwendet werden. Bei einem derartigen Reverse Engineering, das für gewöhnlich hauptsächlich auf der Ermittlung planarer optischer Bilder einer Schaltung basiert, wird im Wesentlichen versucht, die normalen Produktentwicklungszyklen und Kosten zu umgehen, die bei der Herstellung integrierter Schaltungen auftreten.
Da der Rückentwickler (Reverse Engineer) versucht, auf Kosten anderer aufgebrachte Anstrengungen bzw. Mühen für sich frei zu nutzen, wurden verschiedene Ansätze entwickelt, um die Pläne des Rückentwicklers zu vereiteln, im Besonderen auf dem Gebiet integrierter Schaltungen für Halbleiter. Siehe zum Beispiel auch US-A-4,583,011, wobei die Vorrichtung mit einem für den Rückentwickler praktisch unsichtbares Sperrimplantat versehen ist.
Integrierte Schaltungen umfassen für gewöhnlich eine große Anzahl aktiver Vorrichtungen, normalerweise in Form von Transistoren, Dioden und dergleichen, die durch Verbindungen zusammengeschaltet sind. Die Verbindungen werden häufig als metallische Strukturen aufgebracht, die auf verschiedenen Schichten in einer integrierten Schaltungsvorrichtung ausgebildet sind. Da diese metallischen Strukturen durch ein entsprechend geeignetes Ätzmittel im Vergleich zu den anderen Strukturen in einer Halbleitervorrichtung (wie etwa ein Halbleitermaterial, Isoliermaterial und dergleichen) weggeätzt werden, kann der Rückentwickler unter Einsatz der erforderlichen Zeit und Energie für die Aufgabe des Reverse Engineering das Vorhandensein und die Struktur metallischer Leiter ermitteln, die zur Verbindung der aktiven Vorrichtungen in einer integrierten Schaltung verwendet werden. Da diese Zeit und Energie jedoch deutlich geringer ist als die benötigte Zeit und Energie für den Entwurf einer neuen IS, hat das Reverse Engineering seine Anhänger. Das Ziel des Rückentwicklers ist es dabei, eine funktionstüchtige, sklavische Kopie der ursprünglichen integrierten Schaltung zu erzeugen. Dabei interessiert sich der Rückentwickler wenig für den Entwurf der ursprünglichen integrierten Schaltung. Der Rückentwickler scheint sich nicht durch die Tatsache abschrecken zu lassen, dass existierende integrierte Schaltungen in vielen Ländern gegen Nachahmungen rechtlich geschützt sind. Diesbezüglich werden zum Schutz der beträchtlichen Investitionen für den Entwurf neuer integrierter Schaltungen weitere oder zusätzliche Schritte benötigt, um derartige sklavische Kopierversuche zu verhindern.
Vorgesehen sind gemäß der vorliegenden Erfindung ein Verfahren und eine Vorrichtung zum Schutz gegen das Reverse Engineering integrierter Schaltungen durch das Verdecken von Verbindungen zwischen verschiedenen Vorrichtungen und Strukturen (zum Beispiel Dioden, Transistoren, Ein-/Ausgabeanschlüssen, Stromversorgungsverbindungen und dergleichen), um es dem Rückentwickler deutlich zu erschweren, die Art und Weise der Verbindungen zwischen den Vorrichtungen und Strukturen zu bestimmen, die auf einer integrierten Schaltung sichtbar sind.
Vorgesehen ist gemäß einem Aspekt der vorliegenden Erfindung eine Verbindung zur Schaltung von zwei räumlich getrennten, implantierten Bereichen eines gemeinsamen Leitfähigkeitstyps in einer integrierten Schaltung oder Vorrichtung. Die Verbindung umfasst einen ersten implantierten Bereich, der einen Leitungskanal zwischen den beiden räumlich getrennten, implantierten Bereichen bildet, wobei der Leitungskanal dem gleichen gemeinsamen Leitfähigkeitstyp entspricht und einen Bereich zwischen den beiden räumlich getrennten Bereichen überbrückt, und mit einem zweiten implantierten Bereich des entgegengesetzten Leitfähigkeitstyps, wobei der zweite implantierte Bereich zwischen den beiden räumlich getrennten, implantierten Bereichen des gemeinsamen Leitfähigkeitstyps und über dem Leitungskanal angeordnet ist.
Vorgesehen ist gemäß einem weiteren Aspekt der vorliegenden Erfindung ein Verfahren zum Bereitstellen und Tarnen einer Verbindung zwischen zwei benachbarten implantierten Bereichen in einer integrierten Schaltung oder Vorrichtung, wobei die beiden benachbarten implantierten Bereiche einem gemeinsamen Leitfähigkeitstyp entsprechen. Das Verfahren umfasst das Implantieren eines ersten Bereichs des gleichen gemeinsamen Leitfähigkeitstyps, wobei der erste Bereich zwischen Positionen angeordnet ist, an denen die genannten zwei benachbarten implantierten Bereiche entweder gebildet worden sind oder gebildet werden; und das Implantieren eines zweiten Bereichs des entgegengesetzten Leitfähigkeitstyps zu dem gemeinsamen Leitfähigkeitstyp, wobei der zweite Bereich den ersten Bereich überlagert und ein Konzentrationsprofil senkrecht zu einer Hauptoberfläche der integrierten Schaltung oder Vorrichtung mit einer Konzentrationsspitze aufweist, die näher an der Hauptoberfläche der Halbleitervorrichtung angeordnet ist als die Konzentrationsspitze des ersten implantierten Bereichs.
Es zeigen:
1 eine seitliche Schnittansicht durch eine Halbleitervorrichtung oder integrierte Schaltung, wobei ein Teilstück von zwei aktiven Vorrichtungen dargestellt ist, wobei ein verdecktes Implantat eine Verbindung zwischen diesen vorsieht;
2 eine der Abbildung aus 1 ähnlich Ansicht, wobei die Prioritätstypen der Vorrichtungen und der Verbindung im Vergleich zu 1 umgekehrt worden sind;
3 eine der Abbildung aus 1 ähnlich Ansicht, wobei keine Verbindung zwischen den aktiven Flächen der beiden Transistoren vorgesehen ist;
4 eine der Abbildung aus 3 ähnliche Ansicht, wobei das tarnende Implantat aus der Abbildung aus 3 weggelassen worden ist; und
5 eine Draufsicht einer Halbleitervorrichtung oder einer integrierten Schaltung mit einer Mehrzahl implantierter Bereiche, die aktive Bereiche aktiver Vorrichtungen darin bilden, wobei einige dieser erfindungsgemäß miteinander verbunden sind.
Die Abbildung aus 1 zeigt eine Querschnittsansicht durch ein Teilstück von zwei miteinander verbundenen aktiven Vorrichtungen 1, 2 in einer integrierten Schaltung. Die Abbildung aus 1 zeigt nur ein Teilstück zweier aktiver Vorrichtungen, da die vorliegende Erfindung Techniken zur Tarnung der Verbindungen und nicht die Struktur der Vorrichtungen an sich betrifft. Bei dem abgebildeten Teilstück der aktiven Vorrichtung 1 handelt es sich um einen n-Bereich 11, der zum Beispiel den Drain eines ersten Feldeffekttransistors 1 (FET) darstellen könnte und durch in der Fachwelt gut bekannte Techniken als ein implantierter Bereich mit einem n-Dotierungsstoff ausgebildet werden kann. Der Fachmann erkennt, dass der n-Bereich 11 alternativ auch ein Teilstück einer Diode, ein Teilstück eines bipolaren Transistors oder ein Teilstück einer anderen Halbleiterstruktur bilden kann. Bei dem abgebildeten Teilstück der aktiven Vorrichtung 2 handelt es sich um einen n-Bereich, der zum Beispiel die Source eines zweiten FETs 2 bilden kann. Die den Bereichen 11 und 12 zugewiesene(n) Funktion(en) sind für die vorliegende Erfindung nicht von spezieller Bedeutung, und je nach gewähltem Entwurf um jede implantierte Halbleiterstruktur handeln kann.
Eine komplizierte integrierte Schaltung kann buchstäblich Millionen von aktiven Bereichen umfassen. Natürlich sind nicht alle aktiven Bereiche oder Vorrichtungen mit einem unmittelbar angrenzenden aktiven Bereich oder einer entsprechenden Vorrichtung verbunden, wobei dies nicht selten der Fall ist. In Bezug auf die Abbildung der 1 wird angenommen, dass der aktive Bereich 11 und der aktive Bereich 12 auf Grund der Konstruktion der integrierten Schaltungsvorrichtung, in der sie eingesetzt werden, eine Zwischenverbindung benötigen. Gemäß dem Stand der Technik können die Bereiche durch das Aufbringen einer dünnen Schicht Gold, Aluminium oder eines anderen metallischen Leiters auf der zu diesem Zeitpunkt freigelegten Oberfläche 16 zwischen den implantierten Bereichen 11 und 12 miteinander verbunden worden sein. Gemäß der vorliegenden Erfindung werden die Bereiche 11 und 12 jedoch durch einen implantierten n-Bereich 13 miteinander verbunden, der einen Leitungskanal vorsieht, der die beiden aktiven Bereiche 11 und 12 miteinander verbindet. Zur Tarnung des n-Implantats 13 wird ein Implantat mit entgegengesetztem Leitfähigkeitstyp, bei dem es sich in dem vorliegenden Beispiel um einen p-Leitfähigkeitstyp handelt, in einem flacheren Bereich 14 unmittelbar oberhalb des durch den Bereich 13 ausgebildeten Leitungskanals implantiert.
Der Fachmann erkennt für den Fall, dass bei einem Verzicht auf den Einsatz des p-Implantats 14 das n-Implantat 13, das dazu neigen würde, sich in Richtung der Oberfläche 15 der Halbleitervorrichtung aus 1 zu erstrecken, durch Beiz- und Ätztechniken gefunden werden könnte. Abhängig von der verwendeten Implementierung kann die Konzentration des n-Dotierstoffes in Bereichen unterhalb der Oberfläche 15 deutlich höher sein als in unmittelbar an die Oberfläche 15 angrenzenden Bereichen. Das im Verhältnis tiefere n-Implantat 13 stellt einen leitfähigen Pfad dar und weist höchstwahrscheinlich eine verhältnismäßig hohe Dosis Dotierstoff zur Bildung des Implantats auf (zum Beispiel kann die Dosis des Dotierstoffes in dem Implantat 13 für den leitfähigen Pfad der für die Implantierung der aktiven Bereiche 11 und 12 verwendeten Dosis entsprechen). Das tarnende Implantat, nämlich das Implantat 14, ist zudem ein verhältnismäßig schweres Implantat, um das Material des entgegengesetzten Leitfähigkeitstyps in dem Bereich 13, der den Leitungskanal bildet, zu tarnen. Das tarnende Implantat 14 ist im Vergleich zu der Tiefe des leitfähigen Implantats 13 aber auch verhältnismäßig flach.
Für die Art der FET-Strukturen, die teilweise in der Abbildung aus 1 dargestellt sind, liegt die Tiefe des tarnenden Implantats 14 vorzugsweise im Bereich von 0,1 μm, während die Tiefe des Implantats 13 des Leitungskanals im Bereich von 0,2 μm liegt. In Bezug auf die FET-Strukturen ist es für den Fachmann ersichtlich, dass die aktiven Bereiche 11, 12 aus 1 häufig Source- und Drain-Kontakte derartiger FET-Strukturen bilden.
Der Fachmann erkennt ferner, dass das tarnende Implantat 14 als p-Implantat zwischen dem n-Bereich 11 und dem n-Bereich 12 keinen leitfähigen Pfad bereitstellt. Die Tiefe der Implantate wird, wie dies in der Technik allgemein bekannt ist, durch die während des Implantierungsprozesses eingesetzte Energie geregelt. Vorzugsweise wird das tarnende Implantat 14 im Vergleich zu dem Implantat, das das leitfähige Implantat 13 des Leitungskanals bildet, zuerst und mit einem im Verhältnis niedrigeren Energiewert ausgebildet. Der implantierte Bereich 14 sollte die Spitze seines Verteilungsbereichs nahe der Oberfläche aufweisen. Danach wird eine Implantierung mit im Verhältnis höherer Energie zur Bildung des Bereichs 13 durchgeführt. Das zweite Implantat mit höherer Energie sollte das Maximum seines Verteilungsbereichs in einer Entfernung von mindestens 2 σ von dem Maximum des Verteilungsbereichs für den Bereich 14 aufweisen. Der Wert σ entspricht der Bereichsprofilverteilungsbreite für das Implantat 14.
Aufgrund der Tatsache, dass einige Rückentwickler Ätz- und/oder Beizprozesse verwenden, die zwischen n- und p-Implantaten unterscheiden können, können sich Rückentwickler mit derartigen Fähigkeiten das Vorhandensein des verdeckten leitfähigen Bereichs 13 durch Feststellen des Vorhandenseins des tarnenden Bereichs 14 erschließen, wenn der tarnende Bereich 14 nur dann aufgetreten ist, als er zum Verdecken des Leitungskanals 13 verwendet worden ist. Der Rückentwickler könnte den Bereich 14 wahrnehmen (hierbei wird angenommen, dass der Rückentwickler diesen aufgrund seines anderen Leitfähigkeitstyps von den Bereichen 11 und 12 unterscheiden kann) und feststellen, dass dieser selbst keinen leitfähigen Pfad vorsieht, woraus sich folgern lässt, dass der Bereich 14 keinen anderen Zweck erfüllt, als einen darunter liegenden implantierten Bereich 13 zu verdecken. Somit kann der Rückentwickler unter Umständen aus dem Vorhandensein des tarnenden Implantats 14 Rückschlüsse über das Vorhandensein eines Leitungskanals zwischen den Bereichen 11 und 12 ziehen. Um einem Rückentwickler mit derartigen Fähigkeiten somit einen Strich durch die Rechnung zu machen, sollte das verhältnismäßig flache Implantat 14 an anderen Stellen eingesetzt werden, an denen keine Verbindung zwischen zwei benachbarten aktiven Bereichen gewünscht wird. Siehe zum Beispiel die Abbildung aus 3, die zwei aktive Bereiche 21 und 22 zeigt, die zwei verschiedenen aktiven Vorrichtungen zugeordnet sind. Der Fachmann erkennt natürlich, dass zwei vorhandene benachbarte aktive Bereiche abhängig von den jeweiligen speziellen Konstruktionsanforderungen für die Schaltung miteinander verbunden oder nicht miteinander verbunden werden können. In 3 wird angenommen, dass die beiden Bereiche 21, 22 nicht miteinander verbunden sind, wobei ungeachtet dessen dazwischen ein p-Implantatbereich 24 ausgebildet ist. Unter Verwendung der Struktur aus 1 an gewissen Stellen (mit erforderlichen Zwischenverbindungen) und der Struktur aus 3 an anderen Stellen (ohne erforderliche Zwischenverbindungen), ist der Rückentwickler nicht in der Lage, aus dem Vorhandensein des tarnenden Implantats 14, 24 Rückschlüsse über das Vorhandensein einer Verbindung zu ziehen. Natürlich können die tarnenden Implantate 14 und 24 gleichzeitig erzeugt werden, sofern dies gewünscht wird. Die unterschiedlichen Bezugsziffern dienen lediglich der vereinfachten Erörterung und Darstellung.
Die Konfigurationen aus den Abbildungen der 1 und 3 werden auf einem Halbleiterchip in häufiger Wiederholung eingesetzt, wobei über eine Millionen Wiederholungen abhängig von der Komplexität des Chips möglich sind. Tatsächlich kann das tarnende Implantat 14, 24 über im Wesentlichen 100 der Fläche des Chips eingesetzt werden, die zur Verwendung als Zwischenverbindungen vorgesehen ist, und wobei Verbindungen zwischen aktiven Bereichen sowohl auftreten als auch nicht auftreten können. Diesbezüglich weist das tarnende Implantat 14, 24 bei einer Betrachtung in eine senkrechte Richtung zu einer Hauptoberfläche der integrierten Schaltung oder Vorrichtung vorzugsweise eine größere Fläche auf als die Fläche der dadurch getarnten Leitungskanäle. Wenn der Rückentwickler nur durch das Vorhandensein des tarnenden Implantats 14, 24 keine Rückschlüsse über das Vorhandensein eines Leitungskanals ziehen kann, so erschwert dies die erforderliche Arbeit des Rückentwickler zur Ermittlung der genauen Art der Verbindung der aktiven Bereiche in einer integrierten Schaltung untereinander erheblich. Aufgrund der Tatsache, dass Millionen von Zwischenverbindungen und sogar noch mehr Stellen für möglicherweise vorhandene Zwischenverbindungen möglich sind (die aufgrund der speziellen Anforderungen der Schaltkreisanordnung auf IS-Chip jedoch nicht realisiert werden), macht es die vorliegende Erfindung dem Rückentwickler praktisch unmöglich, die genaue Anordnung der jeweiligen Verbindungen zu ermitteln.
Natürlich kann man sich bei der Ausführung der vorliegenden Erfindung auch dazu entscheiden, auf den Einsatz eines tarnenden Implantats 14, 24 in bestimmten Bereichen zwischen zwei aktiven Bereichen zu verzichten, wie dies in der Abbildung aus 4 dargestellt ist, wodurch Aufgabe für den Rückentwickler noch undurchsichtiger wird. Somit kann der implantierte Kanal 14 der 1 und 2 an bestimmten Stellen auch ohne ein tarnendes Implantat 14 eingesetzt werden.
Je mehr man einen Rückentwickler verwirren kann, desto eher ist man in der Lage, das Reverse Engineering einer beliebigen integrierten Schaltung durch den Rückentwickler zu vereiteln. Somit können in einem bestimmten IS-Entwurf auch andere Verbindungspläne eingesetzt werden, um die Verbindungen zwischen aktiven Bereichen zusätzlich zu tarnen. Da ein große moderne integrierte Schaltung Millionen von aktiven Bereichen verwendet, können verschiedene Verbindungsverfahren zur gemeinsamen Verwendung auf einer IS kombiniert werden. In US-A-5,866,933 wird zum Beispiel ein flaches Implantat eingesetzt, um eine Verbindung zwischen zwei aktiven Bereichen vorzusehen. Somit kann man sich bei der Ausführung der vorliegenden Erfindung für bestimmte Zwischenverbindungen auf einem Chip zur Verwendung anderer Erfindungen entscheiden, wie zum Beispiel US-A-5,866,933, um weitere Zwischenverbindungen vorzusehen.
Je mehr man einen Rückentwickler verwirren kann, desto größer ist die Erfolgsaussicht, sein Vorhaben zu vereiteln.
Der Fachmann erkennt, dass bei einem Einsatz der vorliegenden Erfindung in Verbindung mit der Herstellung von Halbleitervorrichtungen und integrierten Schaltungen die für die Fertigung der integrierten Schaltungen und Vorrichtungen eingesetzten Prozesse zusätzliche Verarbeitungsschritte für den Einsatz der vorliegenden Erfindung erforderlich machen können. Der Einsatz der vorliegenden Erfindung kann aber auch möglich sein, indem die zur Erzeugung einer integrierten Schaltung verwendeten Masken modifiziert werden, ohne zusätzliche Verarbeitungsschritte hinzuzufügen. Dies ist im Prinzip von den Fertigungsprozessen abhängig, welche ein Hersteller integrierter Schaltungen verwendet. Bestimmte Hersteller können die vorliegende Erfindung somit implementieren, ohne dass sich dabei die Kosten für die Fertigung von Halbleitervorrichtungen und integrierten Schaltungen erhöhen. Andere Hersteller kommen wiederum nicht ohne zusätzliche Verarbeitungsschritte aus, wodurch sich die Kosten für die Fertigung einer Halbleitervorrichtung oder integrierten Schaltung erhöhen. In Anbetracht der Tatsache, dass die resultierende Vorrichtung einen besseren Schutz gegen Reverse Engineering vorsieht, können die zusätzlichen Kosten für die Herstellung der Vorrichtung oder IS jedoch durchaus gerechtfertigt sein.
Mit Ausnahme der umgekehrten Leitfähigkeitstypen der verschiedenen Bereiche entspricht die Abbildung aus 2 der Abbildung aus 1. Der Fachmann erkennt natürlich, dass die Situation, in der die n-Bereiche 11 und 12 den Drain eines ersten Transistors 1 und die Source eines zweiten Transistors 2 bilden, in einer integrierten Schaltung häufig zu finden ist, wobei die Konfiguration aus 2 ebenfalls auftreten kann und somit zur Vollständigkeit dargestellt ist. Auf die p-Versionen der in den Abbildungen der 3 und 4 dargestellten Strukturen wird zum Wohle der Kürze hierin verzichtet, da derartige p-Strukturen für den Fachmann offensichtlich sind.
Die Abbildung aus 5 zeigt eine Draufsicht eines kleinen Teilstücks einer integrierten Schaltung. Abgebildet sind vier Feldeffekttransistoren T1 – T4 in Verbindung mit den Drains D1 – D4, den Sources S1 – S4 und den Gates G1 – G4. Der Drain D3 und die Source S4 sind als über ein eingebettetes Implantat 13-1 verbunden dargestellt. Der Drain D4 und die Source S2 sind als über ein eingebettetes Implantat 13-2 verbunden dargestellt. Die Bereiche, in denen Zwischenverbindungen möglicherweise auftreten können, jedoch nicht auftreten, und die Bereiche, welche die eingebetteten Verbindungen 13-1 und 13-2 überlagern, werden alle durch ein tarnendes Implantat 14, 24 verdeckt. Wie dies bereits vorstehend im Text beschrieben worden ist, wird das tarnende Implantat 14, 24 vorzugsweise in einem einzigen Implantierungsvorgang implantiert, wobei das Implantat hierin nur dann mit einer anderen Bezugsziffer bezeichnet ist, um eine Unterscheidung vorzusehen, wenn es eine Verbindung überlagert (Bezugsziffer 14) und wenn es Bereiche überlagert, in denen Verbindungen möglicherweise auftreten können, jedoch nicht auftreten (Bezugsziffer 24). Die Bereiche, an denen eingebettete Bereiche 13 auftreten und nicht auftreten, werden durch die jeweilige(n) Funktion(n) bestimmt, die durch die betreffende IS durchgeführt werden muss bzw. müssen. Aus dem Ausführungsbeispiel aus 5 ist deutlich ersichtlich, dass das tarnende Implantat 14, 24 bei einer Betrachtung in eine senkrechte Richtung zu der Hauptoberfläche 15 (siehe 1 & 3) der integrierten Schaltung eine deutlich größere Fläche aufweist als die Fläche der durch das Implantat getarnten Leitungskanäle 13-1 und 13-2.
Der Fachmann erkennt, dass es sich bei den in dem vorliegenden Ausführungsbeispiel als FETs gekennzeichneten Vorrichtungen T1 – T4 auch um andere Arten von Halbleitervorrichtungen mit aktiven Bereichen handeln kann, von denen einige durch einen Leitungskanal, wie etwa den Kanal 13-2 zwischen S2 und D4 oder den Leitungskanal 13-1 zwischen S4 und D3 miteinander verbunden sein können. Natürlich sind auch weitere oder andere Verbindungsanordnungen gemäß der Ausführung der Erfindung möglich. In allen Fällen entspricht der Leitfähigkeitstyp der Bereiche 13-1, 13-2, D1, S2 und S4 (sowie der anderen aktiven Bereiche) in dem vorliegenden Beispiel und für viele integrierte Schaltungen vorzugsweise einem gemeinsamen Leitfähigkeitstyp, nämlich der n-Leitfähigkeit.
In Bezug auf die vorstehende Beschreibung der Erfindung in Verbindung mit einem bevorzugten Ausführungsbeispiel der Erfindung sind für den Fachmann zweifelsohne Modifikationen ersichtlich. Die Erfindung wird diesbezüglich nicht durch die offenbarten Ausführungsbeispiele beschränkt, sondern ausschließlich durch die Definition der anhängigen Ansprüche.
Zusammenfassung: Getarnte Verbindung zur Verbindung von zwei räumlich getrennten, implantierten Bereichen eines gemeinsamen Leitfähigkeitstyps in einer integrierten Schaltung oder Vorrichtung sowie ein Verfahren zur Bildung derselben. Die getarnte Verbindung umfasst einen ersten implantierten Bereich, der einen Leitungskanal zwischen den beiden getrennten, implantierten Bereichen bildet, wobei der Leitungskanal dem gleichen gemeinsamen Leitfähigkeitstyp entspricht und einen Bereich zwischen den beiden getrennten Bereichen überbrückt, und wobei die Verbindung einen zweiten implantierten Bereich des entgegengesetzten Leitfähigkeitstyps umfasst, wobei der zweite implantierte Bereich zwischen den beiden getrennten, implantierten Bereichen des gemeinsamen Leitfähigkeitstyps angeordnet ist und den Leitungskanal überlagert, so dass der Leitungskanal zum Schutz gegen Reverse Engineering getarnt wird.

Claims

Getarnter Verbindungsplan zum Zusammenschalten von zwei räumlich getrennten, implantierten Bereichen eines gemeinsamen Leitfähigkeitstyps in einer integrierten Schaltung oder Vorrichtung auf eine Art und Weise, die dessen Reverse Engineering erschwert, wobei der Verbindungsplan folgendes umfasst: einen ersten implantierten Bereich in der integrierten Schaltung oder Vorrichtung, der einen Leitungskanal zwischen den beiden räumlich getrennten implantierten Bereichen bildet, wobei der Leitungskanal dem genannten gemeinsamen Leitfähigkeitstyp entspricht und einen Bereich zwischen den genannten beiden räumlich getrennten Bereichen überbrückt; und einen zweiten implantierten Bereich des entgegengesetzten Leitfähigkeitstyps in der integrierten Schaltung oder Vorrichtung, wobei der genannte zweite implantierte Bereich zwischen den genannten beiden räumlich getrennten, implantierten Bereichen des gemeinsamen Leitfähigkeitstyps angeordnet ist und den genannten Leitungskanal überlagert.
Getarnter Verbindungsplan nach Anspruch 1, wobei der genannte zweite implantierte Bereich, der den genannten Leitungskanal überlagert, bei einer Betrachtung in eine senkrechte Richtung zu der Hauptoberfläche der integrierten Schaltung oder Vorrichtung eine größere Fläche aufweist als der genannte Leitungskanal.
Getarnter Verbindungsplan nach Anspruch 1 oder 2, wobei die beiden genannten räumlich getrennten, implantierten Bereiche entsprechende Source- und/oder Drain-Kontakte zwei einzelner Feldeffekttransistoren (FETs) bilden.
Getarnter Verbindungsplan nach Anspruch 1 oder 2, wobei der genannte zweite implantierte Bereich in der genannten integrierten Schaltung oder Vorrichtung über Bereiche vorgesehen ist, die darin keine ausgebildeten Leitungskanäle aufweisen.
Getarnter Verbindungsplan zur Verbindung einer Mehrzahl räumlich getrennter, implantierter Bereiche eines gemeinsamen Leitfähigkeitstyps in einer integrierten Schaltung oder Vorrichtung, wobei der Verbindungsplan folgendes umfasst: eine Mehrzahl von Verbindungen, die jeweils ausgesuchte implantierte Bereiche der genannten Mehrzahl räumlich getrennter, implantierter Bereiche zusammenschalten, wobei jede Verbindung einen eingebetteten Leitungskanal umfasst, der einen Bereich zwischen den ausgesuchten implantierten Bereichen überbrückt; und mindestens einen implantierten Bereich des entgegengesetzten Leitfähigkeitstyps in der integrierten Schaltung oder Vorrichtung, wobei der mindestens eine implantierte Bereich des entgegengesetzten Leitfähigkeitstyps zumindest über den Großteil der genannten Mehrzahl von Verbindungen angeordnet ist, um zumindest den genannten Großteil der genannten Mehrzahl von Verbindungen zu tarnen.
Getarnter Verbindungsplan nach Anspruch 5, wobei der genannte mindestens eine implantierte Bereich des entgegengesetzten Leitfähigkeitstyps bei einer Betrachtung in eine senkrechte Richtung zu einer Hauptoberfläche der integrierten Schaltung oder Vorrichtung eine größere Fläche als die Gesamtfläche eines verwandten mindestens einen der genannten Leitungskanäle aufweist.
Getarnter Verbindungsplan nach einem der Ansprüche 5 oder 6, wobei zumindest ausgesuchte der genannten räumlich getrennten, implantierten Bereiche entsprechende Sourceund/oder Drain-Kontakte angrenzender Feldeffekttransistoren (FETs) bilden.
Getarnter Verbindungsplan nach Anspruch 5 oder 6, wobei der zweite implantierte Bereich in der genannten integrierten Schaltung oder Vorrichtung über Bereiche vorgesehen ist, in denen keine Leitungskanäle ausgebildet sind.
Verfahren zum Schaffen und Tarnen einer Verbindung zwischen zwei implantierten Bereichen in einer integrierten Schaltung oder Vorrichtung, wobei die beiden implantierten Bereiche einem gemeinsamen Leitfähigkeitstyp entsprechen, wobei das Verfahren folgendes umfasst: Implantieren eines ersten Bereichs des genannten gemeinsamen Leitfähigkeitstyps, wobei der genannte erste Bereich zwischen Positionen angeordnet ist, an denen die genannten zwei implantierten Bereiche entweder gebildet worden sind oder gebildet werden; und Implantieren eines zweiten Bereichs des entgegengesetzten Leitfähigkeitstyps zu dem genannten gemeinsamen Leitfähigkeitstyp, wobei der genannte zweite Bereich zumindest den genannten ersten Bereich überlagert und ein Konzentrationsprofil senkrecht zu einer Hauptoberfläche der genannten integrierten Schaltung oder Vorrichtung mit einer Konzentrationsspitze aufweist, die näher an der genannten Hauptoberfläche der Halbleitervorrichtung angeordnet ist als eine Konzentrationsspitze für den ersten implantierten Bereich.
Verfahren nach Anspruch 9, wobei der genannte erste Bereich mit einer höheren Energie implantiert wird als der genannte zweite Bereich.
Verfahren nach Anspruch 9, wobei der genannte zweite Bereich vor dem genannten ersten Bereich implantiert wird.
Verfahren nach Anspruch 9, wobei der genannte erste Bereich während der Implantierung aktiver Bereiche implantiert wird, die in der genannten integrierten Schaltung oder Vorrichtung ausgebildeten Transistoren zugeordnet sind.
Verfahren nach Anspruch 12, wobei es sich bei den genannten aktiven Bereichen um Source- und/oder Drain-Bereiche handelt, und wobei des sich bei den genannten Transistoren um in der genannten integrierten Schaltung oder Vorrichtung ausgebildete FET-Vorrichtungen handelt.
Verfahren nach Anspruch 9, wobei der Schritt des Implantierens eines zweiten Bereichs des entgegengesetzten Leitfähigkeitstyps zu dem genannten gemeinsamen Leitfähigkeitstyp das Implantieren des genannten zweiten Bereichs in Bereichen der genannten integrierten Schaltung oder Vorrichtung umfasst, an denen Verbindungen zwischen aktiven Bereichen vertretbar auftreten könnten, jedoch nicht auftreten.