DE10335118B4

DE10335118B4 - Halbleitervorrichtung

Info

Publication number: DE10335118B4
Application number: DE10335118A
Authority: DE
Inventors: Kazuhiro Shimizu
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-11-28
Filing date: 2003-07-31
Publication date: 2012-11-08
Anticipated expiration: 2023-08-01
Also published as: DE10335118A1; TW200409336A; JP3846796B2; KR20040047526A; TWI239625B; CN100377349C; KR100666517B1; US20040104455A1; KR100573945B1; US6844613B2; KR20060019634A; JP2004179496A; CN1505145A

Abstract

Halbleitervorrichtung, die Folgendes aufweist:
ein Halbleitersubstrat (500, 1);
eine auf dem Halbleitersubstrat ausgebildete Isolierschicht (101, 8, 18);
eine erste Elektrode (200, 14), die sich auf der Isolierschicht erstreckt und die derart ausgebildet ist, dass daran ein erstes Potential (HV) anliegt;
eine von der Umgebung isolierte zweite Elektrode (201);
eine dritte Elektrode (202), die derart ausgebildet ist, dass daran ein zweites Potential (GND) anliegt, das niedriger ist als das erste Potential,
und ein Ionen aufweisendes, bedeckendes Harz,
wobei es einen Querschnitt gibt, der senkrecht zu einer Ausdehnungsrichtung der ersten Elektrode ist und in dem die zweite Elektrode auf der Seite der ersten Elektrode angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat liegt und
wobei die dritte Elektrode (202) in derselben Schicht wie die zweite Elektrode (201) angeordnet ist, die im besagten Querschnitt dem Halbleitersubstrat entgegengesetzt angeordnet ist,
wobei die...

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit Elektroden bzw. ein Verfahren zur Abschirmung eines elektrischen Feldes.
In einer Halbleitervorrichtung, die einen mit einem festen oder gelartigen Harz bedeckten Halbleiterchip hat, bewegen sich Ionen als Verunreinigungen im Harz durch die angelegte Spannung und bringen eine Polarisation ein. In diesem Fall überschreitet eine durch die Ionen erzeugte Spannung die Schwellenspannung der eine integrierte Schaltung ausbildenden Elemente und ein Reststrom leitender Kanal wird zwischen benachbarten Elementen ausgebildet, was die Elemente daran hindert, ihre Funktionen auszuführen. Auf solch ein Problem wird z. B. in der Japanischen Offenlegungsschrift JP 11-204 733 A hingewiesen.
Die US 5 434 445 A zeigt ein junction-isoliertes integriertes MOS-Element mit einer doppelten Kondensatorkette. Elektrisch leitfähige Bereiche sind in eine Isolierschicht eingebettet und epitaxialen Taschen-Isolierbereich-Junctions hinzugefügt. Die Anordnung ist derart ausgebildet, dass eine gleichmäßige Potentialverteilung in dem geschützten Bereich gewährleistet ist und somit ein vorzeitiger Durchbruch verhindert wird.
Ferner wird z. B. in den Japanischen Offenlegungsschriften JP 5-47 767 A und JP 8-274 167 A ein Verfahren zur Reduzierung der von einer Zwischenschicht ausgesendeten und in einen anderen Schaltungsbereich gelangenden elektromagnetischen Störung beschrieben.
Wenn die Zwischenschicht jedoch von einem leitfähigen Material umgeben wird, welches im Schnitt gesehen durchgehend ist und an welches ein festes Potential angelegt ist, steigt eine Spannung, die an einem zwischen der Zwischenschicht und dem leitfähigen Material vorgesehenen isolierenden Material angelegt ist, mit der Zunahme der an der Zwischenschicht angelegten Spannung, wodurch leicht ein dielektrischer Durchschlag durch das isolierende Material verursacht wird.
Die Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung mit Elektroden bzw. ein Verfahren zur Abschirmung eines elektrischen Feldes einer Zwischenschicht vorzusehen und das Auftreten von dielektrischen Durchschlägen zu reduzieren.
Diese Aufgabe wird durch eine Halbleitervorrichtung nach Anspruch 1 gelöst.
Gemäß der vorliegenden Erfindung weist die Halbleitervorrichtung ein Halbleitersubstrat, eine Isolierschicht und eine erste bis dritte Elektrode auf. Die Isolierschicht ist auf dem Halbleitersubstrat ausgebildet. Die erste Elektrode erstreckt sich auf der Isolierschicht, wobei an dieser Elektrode ein erstes Potential anliegt. Die zweite Elektrode ist von der Umgebung isoliert. An der dritten Elektrode liegt ein zweites Potential an, das niedriger ist als das erste Potential. Es gibt einen Querschnitt, der senkrecht zu einer Ausdehnungsrichtung der ersten Elektrode ist und in dem die zweite Elektrode auf der Seite der ersten Elektrode angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat liegt.
Erfindungsgemäß ist die dritte Elektrode in derselben Schicht wie die zweite Elektrode angeordnet, die im besagten Querschnitt dem Halbleitersubstrat entgegengesetzt angeordnet ist, wobei die erste Elektrode und die zweite Elektrode derart angeordnet sind, dass zwischen der ersten Elektrode und der zweiten Elektrode eine kapazitive Kopplung vorgesehen ist, wobei die zweite Elektrode und die dritte Elektrode derart angeordnet sind, dass zwischen der zweiten Elektrode und der dritten Elektrode eine kapazitive Kopplung vorgesehen ist.
Gemäß der vorliegenden Erfindung weist ferner die Halbleitervorrichtung ein Ionen aufweisendes, bedeckendes Harz auf.
Die Stärke eines elektrischen Feldes der zweiten Elektrode kann geringer als die Stärke eines elektrischen Feldes der ersten Elektrode sein, und eine zwischen der ersten und der zweiten Elektrode angelegte Spannung kann dann reduziert werden, wenn die erste Elektrode von einem leitfähigen Material umgeben ist, das im Schnitt gesehen durchgehend ist und an dem ein niedriges Potential anliegt. Dies reduziert das Auftreten von dielektrischen Durchschlägen durch die Isolierschicht zwischen der ersten und zweiten Elektrode. Elektrostatische Kapazitäten zwischen der ersten und der zweiten Elektrode und zwischen der ersten und der dritten Elektrode können gesteuert und dabei eine Abschirmung und eine Durchschlagspannung genau festgelegt werden.
Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden durch die folgende, detaillierte Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen deutlicher.
1 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel;
2 bis 4 sind Querschnittansichten, um die Wirkung des ersten Beispiels zu erklären;
5 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
6 ist eine Querschnittansicht, die eine Modifikation der ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
7 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel;
8 ist eine Querschnittansicht, die eine Modifikation des zweiten Beispiels zeigt;
9 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel;
10 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung;
11 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem vierten Beispiel;
12 ist eine Querschnittansicht, die eine Modifikation des vierten Beispiels zeigt;
13 ist eine Draufsicht, die eine Struktur einer Halbleitervorrichtung zeigt;
14 ist eine Querschnittansicht, die die Struktur der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
15 bis 17 sind Querschnittansichten, um die Wirkung der dritten bevorzugten Ausführungsform der vorliegenden Erfindung zu erklären;
18 ist eine perspektivische Ansicht, die ein Basiskonzept eines fünften Beispiels darstellt;
19 ist eine Querschnittansicht, die eine Struktur der Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
20 ist eine perspektivische Ansicht, die die Struktur der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und
21 ist eine perspektivische Ansicht, die eine Modifikation der vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
Erstes Beispiel
1 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel. Isolierschichten 101, 102 und 103 sind in dieser Reihenfolge auf einem Halbleitersubstrat 500 abgelagert. In der folgenden Beschreibung wird eine vom Halbleitersubstrat 500 aus gesehene Richtung hin zu den Isolierschichten 101, 102 und 103 als Aufwärtsrichtung bezeichnet und eine zu dieser Richtung entgegengesetzten Richtung als Abwärtsrichtung. Zum Beispiel liegt die Isolierschicht 103 ”über” dem Halbleitersubstrat 500, oder das Halbleitersubstrat 500 liegt ”unter” der Isolierschicht 103. Elektroden 200, 202 und 203 sind in derselben Schicht in der Nähe der Grenzfläche zwischen den Isolierschichten 101 und 102 ausgebildet, und eine Elektrode 201 ist in der Nähe der Grenzfläche zwischen den Isolierschichten 102 und 103 ausgebildet. Eine derartige Struktur kann z. B. dadurch erreicht werden, dass die Isolierschicht 101, die Elektroden 200, 202 und 203, die Isolierschicht 102, die Elektrode 201 und die Isolierschicht 103 auf dem Halbleitersubstrat 500 nacheinander ausgebildet werden. Die Elektroden 200, 201 und 202 sind voneinander isoliert, während die Elektroden 202 und 203 miteinander verbunden sind.
Die Elektrode 200 erstreckt sich entlang einer Richtung senkrecht zur Zeichenebene, wobei an der Elektrode 200 ein hohes Potential HV anliegt. An den Elektroden 202 und 203 liegt andererseits ein niedriges Potential GND an. Zum Beispiel beträgt das hohe Potential HV 30 V oder mehr, und das niedrige Potential GND ist ein Erdpotential. Die Elektrode 201 ist von der Umgebung isoliert und ihr Potential ist durch ihre kapazitive Kopplung mit der Umgebung festgelegt. Hierbei wird eine derartige Elektrode, die von der Umgebung isoliert und deren Potential durch ihre kapazitive Kopplung festgelegt ist, behelfsmäßig ”Schwebeelektrode” genannt.
In einem Querschnitt senkrecht zu der Ausdehnungsrichtung der Elektrode 200, an der ein hohes Potential HV anliegt, (hier als ”Verbindungsquerschnitt mit hohem Potential” bezeichnet), überdeckt die Schwebeelektrode 201 die Elektrode 200. Wie nachstehend beschrieben überdeckt die Schwebeelektrode 201 die Elektrode 200 in dem Verbindungsquerschnitt mit hohem Potential nicht notwendigerweise an jeder Stelle der sich erstreckenden Elektrode 200. In anderen Worten, es besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 201 auf der Seite der Elektrode 200 angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Natürlich kann die Schwebeelektrode 201 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf der Seite der Elektrode 200 angeordnet sein, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt.
Da die Schwebeelektrode 201 und die Elektrode 202 durch eine elektrostatische Kapazität C1, die Schwebeelektrode 201 und die Elektrode 203 durch eine elektrostatische Kapazität C2 und die Elektrode 200 und die Schwebeelektrode 201 durch eine elektrostatische Kapazität C3 miteinander verbunden sind und eine Ladung QF an der Schwebeelektrode 201 akkumuliert ist und ein Potential VF erzeugt, gilt folgende Gleichung (1): (C1 + C2)(VF – 0) + C3(VF – HV) + QF = 0 (1)
Da es jedoch keine Quelle gibt, die Ladung zu der Schwebeelektrode 201 liefert und dementsprechend der Wert der Ladung QF gleich Null ist, kann das Potential VF durch folgende Gleichung (2) und die Ungleichung VF < HV erhalten werden: VF = C3·HV/(C1 + C2 + C3) (2)
Demgemäß kann die Stärke eines elektrischen Feldes der die Elektrode 200 überdeckenden Schwebeelektrode 201 hin zu Randbereichen mit niedrigem Potential niedriger sein als die Stärke eines elektrischen Feldes der Elektrode 200 hin zu Randbereichen mit niedrigem Potential. Das heißt, das elektrische Feld der Elektrode 200 kann abgeschirmt werden.
Außerdem beträgt eine an die Isolierschicht 102 zwischen der Elektrode 200 und der Schwebeelektrode 201 angelegte Spannung (HV – VF)/HV, was niedriger ist, wenn im Vergleich dazu die Elektrode 200 von leitfähigem Material umgeben ist, das, im Querschnitt betrachtet, durchgehend ist und an dem das Potential GND anliegt. Dies kann das Auftreten von Durchschlägen durch die Isolierschicht 102 reduzieren.
Für eine effektive Abschirmung sollten die elektrostatischen Kapazitäten C1 und C2 vorzugsweise größer als die elektrostatische Kapazität C3 sein, um das Potential VF zu reduzieren; jedoch im Hinblick auf die Reduzierung des Auftretens von Durchschlägen durch die Isolierschicht 102 sollten die elektrostatischen Kapazitäten C1 und C2 vorzugsweise kleiner als die elektrostatische Kapazität C3 sein. In anderen Worten ist es durch den Einsatz der Schwebeelektrode 201 und den von der Schwebeelektrode isolierten Elektroden 202 und 203 möglich, die Parameter, wie z. B. die elektrostatischen Kapazitäten C1, C2 und C3 zu steuern und dabei genau die Abschirmung und die Durchschlagspannung festzulegen.
Natürlich ist die Elektrode 203 keine absolute Notwendigkeit in dieser bevorzugten Ausführungsformung und kann daher weggelassen werden. In diesem Falle wird die elektrostatische Kapazität C2 aus obiger Beschreibung als gleich Null behandelt.
Die Schwebeelektrode 201 sollte vorzugsweise die Elektrode 200, an der das hohe Potential HV anliegt, überdecken. Ferner sollten die Erhebungswinkel α und β, die durch die die Breite definierenden Kanten der Schwebeelektrode 201 und den nahegelegenen, die Breite definierenden Kanten der Elektrode 200 festgelegt sind, bezüglich der Abschirmung eines elektrischen Feldes im Schnitt gesehen vorzugsweise nicht mehr als 45° sein.
Die oben erwähnten Wirkung des Abschirmens der Elektrode, an der das hohe Potential HV anliegt, ist insbesondere dann erwünscht, wenn in den Randbereichen der Elektrode Halbleiterelemente liegen, die mit einem niedrigeren Potential betrieben werden als dem hohen Potential HV.
Die 2 bis 4 sind Querschnittansichten, um die Wirkung dieses Beispiels zu erklären. Die 2 und 3 stellen den Fall ohne Anwendung des Beispiels dar und 4 stellt den Fall mit Anwendung des Beispiels dar.
Bezug nehmend auf 2 sind in dem Halbleitersubstrat 500 eine N-Wanne 501 und eine P-Wanne 511 ausgebildet, in welchen ein NMOS-Transistor QP bzw. ein PMOS-Transistor QN ausgebildet sind. Der PMOS-Transistor QN und der NMOS-Transistor QP bilden einen CMOS-Transistor.
Insbesondere sind zwei P⁺-Schichten 502 auf der N-Wanne 501 voneinander beabstandet und ein Gate 503 ist zwischen und über den P⁺-Schichten 502 ausgebildet. Eine N⁺-Schicht 504 ist neben einer der P⁺-Schichten 502 ausgebildet, wobei diese Schichten 504 und 502 jeweils als Backgate und Source dienen. Die andere der P⁺-Schichten 502 dient als Drain. Zwei N⁺-Schichten 512 sind voneinander auf der P-Wanne 511 beabstandet und ein Gate 513 ist zwischen und über den N⁺-Schichten 512 ausgebildet. Die N⁺-Schichten 512 dienen als Source und Drain. Die Transistoren QN und QP sind durch die Isolierschicht 101 getrennt und mit der Isolierschicht 102 und einem Gießharz 120 in dieser Reihenfolge bedeckt. Zur Vereinfachung der Zeichnung sind Gate-Oxidschichten unter den Gates 503 und 513, die in der Isolierschicht 102 enthalten sind, mit dieser gezeigt.
In einer Ausdehnungsrichtung der Isolierschicht 101 weg von den Transistoren QN und QP, ist die Elektrode 200 auf der Isolierschicht 101 ausgebildet und mit der Isolierschicht 102 und dem Gießharz 120 in dieser Reihenfolge bedeckt. Ein Potential V_CC, das an den Transistoren QN und QP anliegt, beträgt beispielsweise ungefähr 5 Volt und die Elektrode 200, an der das Potential HV anliegt, das höher als das Potential V_CC ist, ist gewöhnlich als Querverbindung in der obersten Schicht angeordnet. Das ist deshalb so, weil es mit einer Zwischenisolierschicht schwierig ist, die Querverbindung, an der ein hohes Potential anliegt, zu isolieren, und weil in vielen Fällen durch solch eine Querverbindung ein Strom von mehreren zehn bis mehreren hundert mA fließt und deswegen eine dicke Verbindungsleitung von 1 μm oder mehr eingesetzt wird.
Bei hohen Glasübergangstemperaturen von beispielsweise etwa 150° sind einige Bestandteile des Gießharzes 120, wie z. B. Bor, ionisiert. Wird bei einem Formprozess das heiße Gießharz 120 verwendet, verursacht ein elektrisches Feld 701 der Elektrode 200 hin zu den Randbereichen mit niedrigem Potential daher eine Polarisation des Gießharzes 120. In 2 weisen die eingekreisten Plus- und Minus-Zeichen auf positive bzw. negative Ladungen hin. Da das Potential in der Nähe der Transistoren QN und QP niedriger ist als das Potential der Elektrode 200, sammeln sich negative Ladungen in der Nähe der Elektrode 200 und positive Ladungen in der Nähe der Transistoren QN und QP.
3 zeigt die oben erwähnte Polarisation des Gießharzes 120 in dem Fall, bei dem genau festgelegte Potentiale an die jeweiligen Sources und Drains der Transistoren QN und QP angelegt sind. Zugleich dargestellt ist der Fall, bei dem die Transistoren QN und QP einen Inverter bilden, wobei in diesem Fall ein Eingangspotential Vin gemeinsam an den Gates 503 und 513 anliegt und die P⁺-Schicht 502 und die N⁺-Schicht 512, die beide als Drains dienen, miteinander verbunden sind. Ferner liegt das Potential V_CC an der als Source dienenden P⁺-Schicht 502 und an der als Backgate dienenden N⁺-Schicht 504 an und das Potential GND liegt an der als Source dienenden N⁺-Schicht 512.
Die Ansammlung vieler positiver Ladungen auf Grund der Polarisation führt zur Bildung eines Bereichs 601 mit einer veränderten Bandstruktur in dem oberen Bereich der P-Wanne 511 in der Nähe der N-Wanne 501. Dann fließt ein Reststrom in eine durch einen Pfeil 602 angezeigte Richtung, von der N⁺-Schicht 504 zur N⁺-Schicht 512. Um ein derartiges Problem zu lösen, ist es möglich die Elektrode 200 von den Transistoren QN und QP zu beabstanden und zwar so weit, dass das elektrische Feld keine Wirkung auf die Transistoren QN und QP ausübt, wobei in diesem Fall jedoch die Schaltkreisdichte reduziert ist. Es ist auch möglich, das Gießharz 120 aus einem Material auszubilden, dass eine gute Resistenz gegen Polarisation aufweist oder polarisierte Ionen durch eine mit Glas ummantelte Halb-Isolierschicht abzuschirmen. Jedoch gibt es in jedem Falle Probleme mit steigenden Kosten und der Notwendigkeit, neue Produktionseinrichtungen einführen zu müssen. Daher ist es wünschenswert, ein leitfähiges Material zu verwenden, um das elektrische Feld der Elektrode 200 abzuschirmen.
4 zeigt eine Struktur, in der die Schwebeelektrode 201 und die Elektroden 202 und 203, alle in 1 gezeigt, um die in 2 oder 3 gezeigte Elektrode 200 angeordnet sind. Für die Ausbildung der Schwebeelektrode 201 ist die Isolierschicht 103 zwischen die Isolierschicht 102 und das Gießharz 120 geschoben. Die Elektrode 200 ist in der gleichen Weise wie unter 1 beschrieben abgeschirmt. Zum Beispiel kann ein elektrisches Feld 702 der Elektrode 200 wirksam durch die Schwebeelektrode 201 abgeschirmt werden.
Wie die in dem ersten Beispiel dargestellte Halbleitervorrichtung, können Halbleitervorrichtungen, die nachfolgend durch die erste und zweite bevorzugte Ausführungsform sowie durch das zweite bis vierte Beispiel dargestellt werden, auch der Polarisation von Gießharz in dem Fall vorbeugen, wenn in den Randbereichen der Elektrode, an der ein hohes Potential HV anliegt, Halbleiterelemente mit einen niedrigeren Potential als das hohe Potential HV betrieben werden.
Erste bevorzugte Ausführungsform
5 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform. Die Isolierschichten 101, 102 und 103 sind in dieser Reihenfolge auf dem Halbleitersubstrat 500 abgelagert. Die Elektrode 200, an der das hohe Potential HV anliegt, ist in der Nähe der Grenzfläche zwischen den Isolierschichten 101 und 102 ausgebildet, und die Schwebeelektrode 201 und die Elektroden 202 und 203, an denen das niedrige Potential GND anliegt, sind in einer selben Schicht in der Nähe der Grenzfläche zwischen den Isolierschichten 102 und 103 ausgebildet. Eine derartige Struktur kann z. B. dadurch erreicht werden, dass die Isolierschicht 101, die Elektrode 200, die Isolierschicht 102, die Schwebelektrode 201 und die Elektroden 202 und 203 und die Isolierschicht 103 auf dem Halbleitersubstrat 500 nacheinander ausgebildet werden.
Die Elektrode 200 erstreckt sich entlang einer Richtung senkrecht zur Zeichenebene und die Schwebeelektrode 201 überdeckt die Elektrode 200 in dem Verbindungsquerschnitt mit hohem Potential. Es besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 201 auf der Seite der Elektrode 200 angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Natürlich kann die Schwebeelektrode 201 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf der Seite der Elektrode 200 angeordnet sein, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt.
Auch in dieser bevorzugten Ausführungsform ist die elektrostatische Kapazität C1 zwischen der Schwebeelektrode 201 und der Elektrode 202 vorgesehen, die elektrostatische Kapazität C2 ist zwischen der Schwebeelektrode 201 und der Elektrode 203 vorgesehen, und die elektrostatische Kapazität C3 ist zwischen der Elektrode 200 und der Schwebeelektrode 201 vorgesehen, so dass Gleichung (2) gilt. Damit kann die gleiche Wirkung erreicht werden, wie sie in der ersten bevorzugten Ausführungsform beschrieben ist.
6 ist eine Querschnittsansicht, die eine Modifikation dieser bevorzugten Ausführungsform zeigt. Eine Isolierschicht 104 ist ferner auf der Isolierschicht 103 ausgebildet und eine Elektrode 207 ist an der Grenzfläche zwischen den Isolierschichten 103 und 104 ausgebildet. Die Elektrode 207 ist auf der Seite de Elektrode 201 angeordnet, die entgegengesetzt der Seite ist, auf der die Elektrode 200 liegt. Eine derartige Struktur kann z. B. dadurch erreicht werden, dass die Isolierschicht 103, die Elektrode 207 und die Isolierschicht 104 nacheinander ausgebildet werden.
Die Elektroden 207 und 202 sind miteinander durch einen leitfähigen Zapfen 205 verbunden, und die Elektroden 207 und 203 sind miteinander durch einen leitfähigen Zapfen 206 verbunden. Die leitfähigen Zapfen 205 und 206 erstrecken sich durch die Isolierschicht 103 in Richtung der Dicke der Isolierschicht 103. Das heißt, die Elektroden 202 und 203 können durch die Elektrode 207 miteinander verbunden werden.
Natürlich ist die Elektrode 203 auch in dieser bevorzugten Ausführungsform und in der Modifikation davon keine absolute Notwendigkeit und kann daher weggelassen werden. Ferner sollten die Erhebungswinkel, die durch die die Breite definierenden Kanten der Schwebeelektrode 201 und den nahe gelegenen, die Breite definierenden Kanten der Elektrode 200 festgelegt sind, vorzugsweise nicht mehr als 45° sein.
Zweites Beispiel
7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel. Die Isolierschichten 101, 102 und 103 sind in dieser Reihenfolge auf dem Substrat 500 abgelagert. Die Elektrode 200, an der das hohe Potential HV anliegt, Schwebeelektroden 202b und 203 und eine Elektrode 202a, an der das niedrige Potential GND anliegt, sind in der Nähe der Grenzfläche zwischen den Isolierschichten 101 und 102 ausgebildet, und die Schwebeelektrode 201 ist in der Nähe der Grenzfläche zwischen den Isolierschichten 102 und 103 ausgebildet. Die Elektroden 202b und 203 sind miteinander verbunden und in derselben Schicht wie die Elektrode 200 angeordnet. Eine derartige Struktur kann beispielsweise dadurch erreicht werden, dass die Isolierschicht 101, die Elektroden 200 und 202a und die Schwebeelektroden 202b und 203, die Isolierschichten 102, die Schwebeelektrode 201, und die Isolierschicht 103 auf dem Halbleitersubstrat 500 nacheinander ausgebildet werden.
Die Elektrode 200 erstreckt sich entlang einer Richtung senkrecht zur Zeichenebene und die Schwebeelektrode 201 überdeckt die Elektrode 200 in dem Verbindungsquerschnitt mit hohem Potential. Es besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 201 auf der Seite der Elektrode 200 angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Natürlich kann die Schwebeelektrode 201 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf der Seite der Elektrode 200 angeordnet sein, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt.
In diesem Beispiel sind die Schwebeelektroden 201 und 202b durch die elektrostatische Kapazität C1, die Schwebeelektroden 201 und 203 durch die elektrostatische Kapazität C2, die Elektrode 200 und die Schwebeelektrode 201 durch die elektrostatische Kapazität C3 und die Elektrode 202a und die Schwebeelektrode 202b durch eine elektrostatische Kapazität C4 miteinander verbunden. In anderen Worten, die in 7 dargestellte Struktur ist so gestaltet, dass die in 1 gezeigte Elektrode 202 in die Elektrode 202a und die Schwebeelektrode 202b durch eine elektrostatische Kapazität C4 miteinander verbunden. In anderen Worten, die in 7 dargestellte Struktur ist so gestaltet, dass die in 1 gezeigte Elektrode 202 in die Elektrode 202a und die Schwebeelektrode 202b aufgeteilt ist und an der Elektrode 202a das niedrige Potential GND anliegt. Verglichen mit dem Fall des ersten Beispiels besteht daher eine Potentialdifferenz, die an der elektrostatischen Kapazität C4 anliegt, was eine Potentialdifferenz zwischen den elektrostatischen Kapazitäten C1 zu C3 reduziert und die Durchschlagfestigkeit erhöht.
8 ist einer Querschnittansicht, die eine Modifikation des zweiten Beispiels zeigt. Die Schwebeelektroden 201 und 202b sind miteinander durch den leitfähigen Zapfen 205 verbunden, und die Schwebeelektroden 201 und 203 sind miteinander durch den leitfähigen Zapfen 206 verbunden. Die leitfähigen Zapfen 205 und 206 erstrecken sich durch die Isolierschicht 102 in der Richtung der Dicke der Isolierschicht 102.
In dieser Modifikation werden die elektrostatischen Kapazitäten C1 und C2 in der in 7 gezeigten Struktur als gleich Null behandelt. Die Potentialdifferenz (HV – GND) ist proportional mittels der hintereinander geschalteten elektrostatischen Kapazitäten C3 und C4 aufgeteilt. Dies kann ferner dann die Durchschlagfestigkeit erhöhen, wenn die Elektrode 200 von einem im Schnitt gesehenen durchgehenden, leitfähigen Material umgeben ist.
Natürlich ist die Elektrode 203 auch in diesem Beispiel keine absolute Notwendigkeit und kann daher weggelassen werden. Ferner sollten die Erhebungswinkel, die durch die die Breite definierenden Kanten der Schwebeelektrode 201 und dem nahegelegenen, die Breite definierenden Kanten der Elektrode 200 festgelegt sind, vorzugsweise nicht mehr als 45° sein.
Drittes Beispiel
9 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel. Was den Teil über der Grenzfläche zwischen den Isolierschichten 101 und 102 betrifft, ist die in 9 gezeigte Struktur identisch der in 1 gezeigten. Jedoch ist der Teil unter der Isolierschicht 101 in der in 9 gezeigten Struktur unterschiedlich zu der in 1 gezeigten.
Eine Isolierschicht 105 ist zwischen dem Halbleitersubstrat 500 und der Isolierschicht 101 ausgebildet, und eine Schwebeelektrode 211 ist an der Grenzfläche zwischen den Isolierschichten 101 und 105 ausgebildet. Das heißt, die Schwebeelektrode 211 ist auf der Seite der Elektrode 200 angeordnet, die entgegengesetzt der Seite ist, auf der die Elektrode 201 liegt. Eine derartige Struktur kann z. B. dadurch erreicht werden, dass die Isolierschicht 105, die Schwebeelektrode 211 und die Isolierschicht 101 auf dem Halbleitersubstrat 500 nacheinander ausgebildet werden.
Es besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 201 auf der Seite der Elektrode 200 angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Natürlich kann die Schwebeelektrode 201 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf der Seite der Elektrode 200 angeordnet sein, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Ferner besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 211 auf derselben Seite der Elektrode 200 angeordnet ist wie das Halbleitersubstrat 500. Natürlich kann die Schwebeelektrode 211 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf derselben Seite der Elektrode 200 angeordnet sein wie das Halbleitersubstrat 500. Ferner ist es nicht notwendig, einen Verbindungsquerschnitt mit hohem Potential vorzusehen, in dem alle Schwebeelektroden 201 und 211 und die Elektrode 200 vorhanden sind. Wie jedoch in 9 gezeigt, kann es einen alle diese Elektroden aufweisenden Verbindungsquerschnitt mit hohem Potential geben.
In diesem Beispiel sind die Elektrode 202 und die Schwebeelektrode 211 durch eine elektrostatische Kapazität C11, die Elektrode 203 und die Schwebeelektrode 211 durch eine elektrostatische Kapazität C12 und die Elektrode 200 und die Schwebeelektrode 211 durch eine elektrostatische Kapazität C13 miteinander verbunden. Daher können die Schwebeelektrode 211 und die Elektroden 202 und 203 wie die Schwebeelektrode 201 und die Elektroden 202 und 203 die Durchschlagfestigkeit erhöhen und das elektrische Feld der Elektrode 200 abschirmen. Außerdem können solche Funktionen auch durch die Schwebeelektrode 201 und die Elektroden 202 und 203 erreicht werden; daher wird die Wirkung des ersten Beispiels bedeutender.
Natürlich ist die Elektrode 203 auch in diesem Beispiel keine absolute Notwendigkeit und kann daher weggelassen werden. In diesem Falle werden die elektrostatischen Kapazitäten C2 und C12 in obiger Beschreibung als gleich Null behandelt. Ferner sollten die Erhebungswinkel, die durch die die Breite definierenden Kanten der Schwebeelektrode 201 und den nahegelegenen, die Breite definierenden Kanten der Elektrode 200 vorzugsweise nicht mehr als 45° sein. Ähnlich sollten die Erhebungswinkel, die durch die die Breite definierenden Kanten der Schwebeelektrode 211 und den nahegelegenen, die Breite definierenden Kanten der Elektrode 200 vorzugsweise nicht mehr als 45° sein.
Zweite bevorzugte Ausführungsform
10 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung. Was den Teil über der Grenzfläche zwischen den Isolierschichten 101 und 102 betrifft, ist die in 10 gezeigte Struktur identisch der in 5 gezeigten. Der Teil unter der Isolierschicht 101 in der in 10 gezeigten Struktur ist jedoch von der in 5 gezeigten unterschiedlich.
Die Isolierschicht 105 ist zwischen dem Halbleitersubstrat 500 und der Isolierschicht 101 ausgebildet, und die Schwebeelektrode 211 und Elektroden 212 und 213 sind in derselben Schicht an der Grenzfläche zwischen den Isolierschichten 101 und 105 ausgebildet. Eine derartige Struktur kann z. B. dadurch erreicht werden, dass die Isolierschicht 105, die Schwebeelektrode 211 und die Elektroden 212, 213 und die Isolierschicht 101 auf dem Halbleitersubstrat 500 nacheinander ausgebildet werden.
An den Elektroden 212 und 213 liegt das niedrige Potential GND an. Es besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 201 auf der Seite der Elektrode 200 angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Natürlich kann die Schwebeelektrode 201 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf der Seite der Elektrode 200 angeordnet sein, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat 500 liegt. Ferner besteht an einigen Stellen der sich erstreckenden Elektrode 200 ein Verbindungsquerschnitt mit hohem Potential, in dem die Schwebeelektrode 211 auf derselben Seite der Elektrode 200 angeordnet ist wie das Halbleitersubstrat 500. Natürlich kann die Schwebeelektrode 211 in dem Verbindungsquerschnitt mit hohem Potential an jeder Stelle der sich erstreckenden Elektrode 200 auf derselben Seite der Elektrode 200 angeordnet sein wie das Halbleitersubstrat 500. Ferner ist es nicht notwendig, einen Verbindungsquerschnitt mit hohem Potential vorzusehen, in dem alle Schwebeelektroden 201 und 211 und die Elektrode 200 vorhanden sind. Jedoch kann es einen derartigen, wie in 10 gezeigten, alle diese Elektroden aufweisenden Verbindungsquerschnitt mit hohem Potential geben.
In dieser bevorzugten Ausführungsform sind die Elektrode 212 und die Schwebeelektrode 211 durch die elektrostatische Kapazität C11, die Elektrode 213 und die Schwebeelektrode 211 durch die elektrostatische Kapazität C12 und die Elektrode 200 und die Schwebeelektrode 211 durch die elektrostatische Kapazität C13 miteinander verbunden. Daher können die Schwebeelektrode 211 und die Elektroden 212 und 213 wie die Schwebeelektrode 201 und die Elektroden 202 und 203 die Durchschlagfestigkeit erhöhen und das elektrische Feld der Elektrode 200 abschirmen. Außerdem können solche Funktionen auch durch die Schwebeelektrode 201 und die Elektroden 202 und 203 erreicht werden; daher wird die Wirkung der ersten bevorzugten Ausführungsform bedeutender.
Natürlich sind die Elektroden 203 und 213 in dieser bevorzugten Ausführungsform keine absolute Notwendigkeit und können daher weggelassen werden. In diesem Fall werden die elektrostatischen Kapazitäten C2 und C12 aus obiger Beschreibung als gleich Null behandelt. Ferner sollten die Erhebungswinkel die durch die die Breite definierenden Kanten der Schwebeelektrode 201 und den nahegelegenen, die Breite definierenden Kanten der Elektrode 200 festgelegt sind, vorzugsweise nicht mehr als 45° sein. Ähnlich sollten die Erhebungswinkel die durch die die Breite definierenden Kanten der Schwebeelektrode 211 und den nahegelegenen, die Breite definierenden Kanten der Elektrode 200 festgelegt sind, vorzugsweise nicht mehr als 45° sein.
Viertes Beispiel
11 ist eine Querschnittansicht einer Halbleitervorrichtung gemäß einem viertel Beispiel. Die in 11 gezeigte Struktur ist so gestaltet, dass die in 9 gezeigt Elektrode 202 in die Elektrode 202a und die Schwebeelektrode 202b aufgeteilt ist und das niedrige Potential GND an der Elektrode 202a anliegt. Daher können die gleichen, wie die in dem zweiten und dritten Beispiel beschriebenen Wirkungen erreicht werden.
12 ist eine Querschnittansicht, die eine Abänderung dieses Beispiels zeigt. Die Schwebeelektroden 201 und 202b sind miteinander durch den leitfähigen Zapfen 205 verbunden, und die Schwebeelektroden 201 und 203 sind miteinander durch den leitfähigen Zapfen 206 verbunden. Die leitfähigen Zapfen 205 und 206 erstrecken sich durch die Isolierschicht 102 in der Richtung der Dicke der Isolierschicht 102. Die Schwebeelektroden 211 und 202b sind miteinander durch einen leitfähigen Zapfen 208 verbunden, und die Schwebeelektrode 211 und die Elektrode 203 sind miteinander durch einen leitfähigen Zapfen 209 verbunden. Die leitfähigen Zapfen 208 und 209 erstrecken sich durch die Isolierschicht 101 in der Richtung der Dicke der Isolierschicht 101.
Diese Abänderung kann als eine Modifikation der in 8 gezeigten Struktur betrachtet werden. Das heißt, die in 12 gezeigte Struktur kann dadurch erhalten werden, dass die Isolierschicht 105 zwischen das Halbleitersubstrat 500 und die Isolierschicht 101 geschoben ist und zusätzlich dadurch, dass die Schwebeelektrode 211 und die leitfähigen Zapfen 208 und 209 wie oben, in der in 8 gezeigten Struktur beschrieben, ausgebildet sind.
In dieser Modifikation besteht ein Verbindungsquerschnitt mit hohem Potential, in dem ein durchgehendes, leitfähiges Material vorhanden ist, um die Elektrode 200 zu umgeben. Jedoch anstatt dass das Potential GND anliegt, wie in der Japanischen Offenlegungsschrift Nr. 8-274167 beschrieben, ist das leitfähige Material durch die elektrostatische Kapazität C4 mit der Elektrode 202a, an der das Potential GND anliegt, verbunden. Daher ist die Halbleitervorrichtung gemäß dem oben beschriebenen Beispiel hinsichtlich einer Erhöhung der Durchschlagfestigkeit vorteilhafter.
Dritte bevorzugte Ausführungsform
13 ist eine Draufsicht, die eine Struktur einer Halbleitervorrichtung darstellt. 14 zeigt eine dritte bevorzugte Ausführungsform und ist eine Querschnittansicht in Richtung der Pfeile, entlang der Linie F-F von 13. Um eine Unübersichtlichkeit der Zeichnung zu vermeiden, wird in 13 die Struktur über einer Zwischenisolierschicht 8 aus 14 nicht gezeigt und es werden nur Drain- und Source-Elektroden 15 und 16 eines Hochspannungs-NMOS-Transistors A und eine damit verbundene, außerhalb der Elektroden liegende, auf einer Zwischenisolierschicht 18 ausgebildete Metall-Verbindungsleitung 14 dargestellt.
Wie in 14 gezeigt, ist eine n^–-Halbleiterschicht 3 auf einem p^–-Halbleitersubstrat 1 ausgebildet. Trennisolierschichten 12a, 12b, 12c, 12d und 12e sind an der Oberfläche der n^–-Halbleiterschicht 3 ausgebildet. Die Trennisolierschicht 12a trennt den Hochspannungs-NMOS-Transistor A und eine auf niedrigem Potential arbeitende logische Schaltung E. Wie in 13 gezeigt, ist ein Reduced-Surface-Field(RESURF)-Isolierbereich B ausgebildet, um eine andere logische Schaltung C zu umgeben, wobei beide eine Insel D mit hohem Potential ausbilden. Ein RESURF-Isolierverfahren ist beispielsweise in dem US-Patent Nr. 4292642 eingeführt.
14 zeigt PMOS- und NMOS-Transistoren QP und QN, die einen CMOS-Transistor in der logischen Schaltung E ausbilden. Diese Transistoren sind von der Metall-Verbindungsleitung 14 in einer Ausdehnungsrichtung der Zwischenisolierschichten 8 und 18 beabstandet und voneinander durch die Trennisolierschicht 12c getrennt.
In der logischen Schaltung E ist ein sich durch die n^–-Halbleiterschicht 3 zu dem p^–-Halbleitersubstrat 1 hin erstreckender p⁺-Verunreinigungsbereich 4 unter der Trennisolierschicht 12a ausgebildet. Der p⁺-Verunreinigungsbereich 4 und die Trennisolierschicht 12a isolieren die n^–-Halbleiterschicht 3 in dem Hochspannungs-NMOS-Transistor A und die n^–-Halbleiterschicht 3 in der logischen Schaltung E voneinander. In der logischen Schaltung E ist ein vergrabener n⁺-Verunreinigungsbereich 2 selektiv an der Grenzfläche zwischen dem p^–-Halbleitersubstrat 1 und der n^–-Halbleiterschicht 3 ausgebildet. An der Oberfläche der n^–-Halbleiterschicht 3 über dem vergrabenen n⁺-Verunreinigungsbereich 2 ist ein p-Wanne 43 von dem vergrabenen n⁺-Verunreinigungsbereich 2 beabstandet.
Der Transistor QN ist in der p-Wanne 43 ausgebildet. An der Oberfläche der p-Wanne 43 sind entsprechende als Drain und Source dienende n⁺-Verunreinigungsbereiche 41 und 42 voneinander beabstandet. Eine Gate-Elektrode 46 ist über der p-Wanne 43 zwischen den n⁺-Verunreinigungsbereichen 41 und 42 ausgebildet. Der Transistor QP ist an der Oberfläche der n^–-Halbleiterschicht 3 auf der Seite der Trennisolierschicht 12c ausgebildet, die entgegengesetzt der Seite ist, auf der die p-Wanne 43 liegt. An der Oberfläche der n^–-Halbleiterschicht 3 sind in dieser Position entsprechende als Drain und Source dienende p⁺-Verunreinigungsbereiche 31 und 32 voneinander beabstandet. Eine Gate-Elektrode 36 ist über der n^–-Halbleiterschicht 3 zwischen den p⁺-Verunreinigungsbereichen 31 und 32 ausgebildet. Die Transistoren QN und QP sind mit einer Zwischenisolierschicht 18 bedeckt. In der Zeichnung sind Gate-Isolierschichten zwischen der n^–-Halbleiterschicht 3 und der Gate-Elektrode 36 und zwischen der p-Wanne 43 und der Gate-Elektrode 46, die in der Zwischenisolierschicht 18 enthalten sind, mit dieser gezeigt.
Der Hochspannungs-NMOS-Transistor A und der RESURF-Isolierbereich B sind auf der Seite der Zwischenisolierschichten 8 und 18 angeordnet, die entgegengesetzt der Seite ist, auf der die Elektrode 201 liegt und sind voneinander durch die Trennisolierschicht 12b isoliert. Genauer gesagt sind die Trennisolierschichten 12a und 12b, obwohl sie in 14 getrennt gezeigt sind, miteinander verbunden und so angeordnet, dass sie den Hochspannungs-NMOS-Transistor A aus 13 umgeben. Der sich durch die n^–-Halbleiterschicht 3 hin zu dem p^–-Halbleitersubstrat 1 erstreckende p⁺-Verunreinigungsbereich 4 ist auch unter der Trennisolierschicht 12b ausgebildet.
In einem zentralen Bereich des Hochspannungs-NMOS-Transistors A ist ein vergrabener n⁺-Verunreinigungsbereich 28a von oben gesehen selektiv an der Grenzfläche zwischen dem p^–-Halbleitersubstrat 1 und der n^–-Halbleiterschicht 3 ausgebildet. Ein n⁺-Verunreinigungsbereich 45a ist an der Oberfläche der n^–-Halbleiterschicht 3 über dem vergrabenen n⁺-Verunreinigungsbereich 28a ausgebildet. Ein n⁺-Verunreinigungsbereich 45b ist durch die n^–-Halbleiterschicht 3 hindurch ausgebildet, um den n⁺-Verunreinigungsbereich 45a und den vergrabenen Verunreinigungsbereich 28a zu verbinden. Die n⁺-Verunreinigungsbereiche 45a und 45b bilden zusammen einen n⁺-Verunreinigungsbereich 451, der als Drain des Hochspannungs-NMOS-Transistors A dient.
Der n⁺-Verunreinigungsbereich 451 ist von oben gesehen von der Trennisolierschicht 12d umgeben und ferner ist ein p-Verunreinigungsbereich 61 an der Oberfläche der n^–-Halbleiterschicht 3 ausgebildet, um, von oben gesehen, die Trennisolierschicht 12d zu umgeben. An der Oberfläche des p-Verunreinigungsbereichs 61 ist ein n⁺-Verunreinigungsbereich 62 selektiv ausgebildet. Der p-Verunreinigungsbereich 61 und der n⁺-Verunreinigungsbereich 62 dienen jeweils als Backgate und Source des Hochspannungs-NMOS-Transistors A. Jedoch ist der n⁺-Verunreinigungsbereich 62 vorzugsweise nicht in einem Bereich an der Oberfläche des unterhalb der Metall-Verbindungsleitung 14 angeordneten p-Verunreinigungsbereichs 61 ausgebildet; daher ist der n⁺-Verunreinigungsbereich 62 in einem derartigen Bereich der Oberfläche des p-Verunreinigungsbereichs 61 in 14 nicht ausgebildet. Weil ein hohes Potential an der mit der Drain-Elektrode 15 verbundenen Metall-Verbindungsleitung 14 anliegt, dient nämlich ein n⁺-Verunreinigungsbereich 62 unterhalb der Metall-Verbindungsleitung 14 eher dazu, einen parasitären Transistor auszubilden.
Die Source-Elektrode 16 ist mit beiden verbunden, dem p-Verunreinigungsbereich 61 und dem n⁺-Verunreinigungsbereich 62. Die Drain-Elektrode 15 ist mit dem n⁺-Verunreinigungsbereich 45a verbunden.
Gate-Elektroden-Gruppen 19a sind auf der Trennisolierschicht 12d ausgebildet. Die Gate-Elektroden-Gruppen 19a weisen jeweils Gate-Elektroden 319a, 419a, 519a und 619a auf, die in dieser Reihenfolge entlang einer Richtung von dem p-Verunreinigungsbereich 61 zu dem n⁺-Verunreinigungsbereich 451 angeordnet sind. Die Gate-Elektrode 319a überdeckt eine Kante des p-Verunreinigungsbereichs 61, ohne damit in Kontakt zu stehen, wobei an der Elektrode 319a ein Gate-Potential anliegt. Die Gate-Elektrode 619a ist mit einer Kante des n⁺-Verunreinigungsbereichs 45a in Kontakt. Die Gate-Elektroden 419a und 519a sind Schwebeelektroden, die zwischen die Gate-Elektroden 319a und 619a geschoben sind, um mit diesen eine kapazitive Kopplung vorzusehen und dabei ein an der Oberfläche der Trennisolierschicht 12d auftretendes und auf einer Potentialdifferenz zwischen Source und Drain basierendes elektrischen Feld zu reduzieren. Solch ein Verfahren zur Reduzierung eines elektrischen Feldes ist beispielsweise in dem US Patent Nr. 5455439 eingeführt.
Der n⁺-Verunreinigungsbereich 45a, der p-Verunreinigungsbereich 61, der n⁺-Verunreinigungsbereich 62 und die Gate-Elektroden-Gruppe 19a sind mit der Zwischenisolierschicht 18 bedeckt. Jedoch erstrecken sich die Source-Elektrode 16 und die Drain-Elektrode 15 durch die Zwischenisolierschicht 18. Hier sind Gate-Isolierschichten zwischen der Gate-Elektrode 319a und dem p-Verunreinigungsbereich 61 oder dem n⁺-Verunreinigungsbereich 62, die in der Zwischenisolierschicht 18 enthalten sind, mit dieser gezeigt.
Eine Gruppe von auf der Zwischenisolierschicht 18 über der Gate-Elektroden-Gruppe 19a angeordnete Schwebeelektroden 50 hat die Funktion, ein an der Oberfläche der Zwischenisolierschicht 18 auftretendes und auf einer Potentialdifferenz zwischen Source und Drain basierendes elektrischen Feld zu reduzieren.
In dem RESURF-Isolierbereich B ist ein p⁺-Verunreinigungsbereich 7 selektiv an der Oberfläche der n^–-Halbleiterschicht 3 ausgebildet und steht mit dem unter der Trennisolierschicht 12b ausgebildeten p⁺-Verunreinigungsbereich 4 in Kontakt. Ferner ist ein n⁺-Verunreinigungsbereich 452 auf der Seite des RESURF-Isolierbereichs B ausgebildet, die entgegengesetzt der Seite ist, auf der der Hochspannungs-NMOS-Transistor A liegt. Der p⁺-Verunreinigungsbereich 7 und der n⁺-Verunreinigungsbereich 452 sind durch die Trennisolierschicht 12e voneinander getrennt. Der n⁺-Verunreinigungsbereich 452 weist einen an der Oberfläche der n^–-Halbleiterschicht 3 ausgebildeten n⁺-Verunreinigungsbereich 45c und einen sich durch die n^–-Halbleiterschicht 3 erstreckende n⁺-Verunreinigungsbereich 45d auf. Unter dem n⁺-Verunreinigungsbereich 45d ist ein vergrabener n⁺-Verunreinigungsbereich 28b selektiv an der Grenzfläche zwischen dem p^–-Halbleitersubstrat 1 und der n^–-Halbleiterschicht 3 ausgebildet. Der n⁺-Verunreinigungsbereich 45d verbindet den n⁺-Verunreinigungsbereich 45c und den vergrabenen n⁺-Verunreinigungsbereich 28b.
Eine Gate-Elektroden-Gruppe 19b ist auf der Trennisolierschicht 12e ausgebildet. Die Gate-Elektroden-Gruppe 19b weist Gate-Elektroden 319b, 419b, 519b und 619b auf, die in dieser Reihenfolge entlang einer Richtung von dem p⁺-Verunreinigungsbereich 7 zu dem n⁺-Verunreinigungsbereich 452 angeordnet sind. Die Gate-Elektrode 319b ist mit einer Kante des p⁺-Verunreinigungsbereichs 7 in Kontakt, und die Gate-Elektrode 619b ist mit einer Kante des n⁺-Verunreinigungsbereichs 45c in Kontakt. Die Gate-Elektroden 419b und 519b sind Schwebeelektroden, die zwischen die Gate-Elektroden 319b und 619b geschoben sind, um mit diesen eine kapazitive Kopplung vorzusehen und dabei ein an der Oberfläche der Trennisolierschicht 12e auftretendes und auf einer Potentialdifferenz zwischen Source und Drain basierendes elektrischen Feld zu reduzieren.
Der n⁺-Verunreinigungsbereich 45c, der p⁺-Verunreinigungsbereich 7 und die Gate-Elektroden-Gruppen 19b sind mit der Zwischenisolierschicht 18 bedeckt. Der n⁺-Verunreinigungsbereich 45c ist jedoch mit der Metall-Verbindungsleitung 14 durch einen sich durch die Zwischenisolierschicht 18 erstreckenden Zapfen 59 verbunden.
Die Metall-Verbindungsleitung 14, die Drain-Elektrode 15, die Source-Elektrode 16 und die Zwischenisolierschicht 18 sind mit der Zwischenisolierschicht 8 bedeckt. Die Schwebeelektrode 201 und die Elektrode 202 sind auf der Zwischenisolierschicht 8 ausgebildet. Die Elektrode 202 erstreckt sich durch die Zwischenisolierschicht 8 und ist mit der Source-Elektrode 16 verbunden. Die Schwebeelektrode 201 sieht eine kapazitive Kopplung mit der Elektrode 202 vor. Die Zwischenisolierschicht 8, die Schwebeelektrode 201 und die Elektrode 202 sind mit einer Isolierschicht 110 bedeckt.
Die 15 bis 17 sind Querschnittansichten, um die Wirkung dieser bevorzugten Ausführungsform zu erklären. Die 15 bis 16 stellen den Fall ohne Anwendung der erfindungsgemäßen Halbleitervorrichtung dar und 17 stellt den Fall mit Anwendung der erfindungsgemäßen Halbleitervorrichtung dar. Die in 15 gezeigte Struktur ist so gestaltet, dass die Zwischenisolierschicht 8 in der in 14 gezeigten Struktur mit dem Gießharz 120 bedeckt ist, ohne die Schwebeelektrode 201, die Elektrode 202 und die Isolierschicht 110 zu übernehmen. Daher bewirkt ein elektrisches Feld 703 der Drain-Elektrode 15 und der Schwebeelektrode 50 hin zu den Transistoren QN und QP eine Polarisation des Gießharzes 120. 16 stellt ein durch eine derartige Polarisation verursachtes Problem dar. Ähnlich dem Fall aus 3 ist der Bereich 601 mit einer veränderten Bandstruktur ausgebildet. Ferner ist die näher der Trennisolierschicht 12d liegende Kante einer Sperrschicht 3 von der Drain-Elektrode 15 weggedrückt, was eine Ausdehnung der Sperrschicht J in die n^–-Halbleiterschicht 3 verhindert. Dies bewirkt eine Konzentration des elektrischen Feldes unter der Trennisolierschicht 12d und ergibt daher eine Reduktion der Durchschlagspannung des Hochspannungs-NMOS-Transistors A.
Auf der anderen Seite kann in der Struktur von 17, in der die Isolierschicht 110 aus 14 mit dem Gießharz 120 bedeckt ist, ein elektrisches Feld der Drain-Elektrode 16 und der Schwebeelektrode 50 durch die Schwebeelektrode 201 abgeschirmt werden. Dies verhindert die Ausbildung des Bereichs 601 und vermeidet die Unterbindung der Ausdehnung der Sperrschicht J.
Vierte bevorzugte Ausführungsform
18 ist eine perspektivische Ansicht eines Basiskonzepts dieser bevorzugten Ausführungsform. Das Halbleitersubstrat 500 und die Isolierschichten 101, 102 und 103 sind in dieser Reihenfolge von unten her abgelagert, und die sich entlang der Y-Richtung erstreckende Elektroden 202 und 200 sind auf der Isolierschicht 101 ausgebildet und mit der Isolierschicht 102 bedeckt. Ferner sind sich in X-Richtung erstreckende Schwebeelektroden 201a, 201b und 201c entlang der Y-Richtung auf der Isolierschicht 102 angeordnet. Die Schwebeelektroden 201a, 201b und 201c sind alle mit der Isolierschicht 102 bedeckt. An der Elektrode 202 liegt das Potential GND an und an der Elektrode 200 das Potential HV. Die X-Richtung und die Y-Richtung sind verschiedene Richtungen, wobei beide senkrecht zu der Z-Richtung sind. Die Z-Richtung ist eine Aufwärts-Richtung. Zur Erleichterung der Verständlichkeit ist die Anordnung der entsprechenden Elektroden, des Halbleitersubstrates 500 und der Isolierschichten 101, 102 und 103 in 18 transparent gezeichnet.
In der in 18 gezeigten Struktur ist ein Verbindungsquerschnitt mit hohem Potential senkrecht zu der Y-Richtung, und nicht alle Verbindungsquerschnitte mit hohem Potential weisen eine über der Elektrode 200 angeordnete Schwebeelektrode auf. Beispielsweise ist jedoch in einem irgendeine der Schwebeelektroden 201a, 201b und 201c aufweisenden Verbindungsquerschnitt mit hohem Potential die Schwebeelektrode immer über der Elektrode 200 angeordnet. Daher kann die gleiche, wie in dem ersten Beispiel beschriebene Wirkung, erreicht werden.
Auf diese Weise eine Vielzahl von Schwebeelektroden entlang der Ausdehnungsrichtung der Elektrode, an der ein hohes Potential anliegt, anzuordnen, ist eine bevorzugte Form der erfindungsgemäßen Halbleitervorrichtung, die erfindungsgemäße Halbleitervorrichtung auf den in der dritten bevorzugten Ausführungsform beschriebenen RESURF-Isolationsbereich B anzuwenden. 19 ist eine Querschnittansicht, die eine Struktur der Halbleitervorrichtung gemäß dieser bevorzugten Ausführungsform zeigt, in der die Schwebeelektrode 201 aus der in 14 gezeigten Struktur in die Vielzahl von entlang der Ausdehnungsrichtung der Metall-Verbindungsleitung 14 angeordneten Schwebeelektroden 201a, 201b und 201c geteilt ist. Eine kapazitive Kopplung ist zwischen der Schwebeelektrode 201a und der Elektrode 202, zwischen den Schwebeelektroden 201a und 201b und zwischen den Schwebeelektroden 201b und 201c hergestellt. Das Potential GND liegt z. B. sowohl an der Gate-Elektrode 319b als auch an der Elektrode 202 an. Sogar wenn auf diese Art die Vielzahl der Schwebeelektroden direkte oder indirekte kapazitive Kopplung mit der Elektrode vorsieht, an der ein niedriges Potential anliegt und die Elektrode, an der ein hohes Potential anliegt, bedeckt, ist es möglich, die Durchschlagfestigkeit zu erhöhen und ein elektrisches Feld, wie in dem vierten Beispiel beschrieben, abzuschirmen.
20 ist eine perspektivische Ansicht, die die Randbereiche der Gate-Elektroden-Gruppe 19b zeigt. Zur Erleichterung der Verständlichkeit ist die Anordnung der entsprechenden Elektroden, der Zwischenisolierschicht 18 und der Isolierschicht 110 auch in 20 transparent gezeichnet. Zum Beispiel sind die Schwebeelektroden 201a, 201b und 201c entsprechend über den Gate-Elektroden 419b, 519b und 619b angeordnet. Daher gibt es als Verbindungsquerschnitt mit hohem Potential in Bezug auf die Metall-Verbindungsleitung 14 z. B. einen Querschnitt, der die Schwebeelektrode 201a, die Metall-Verbindungsleitung 14 und die Gate-Elektrode 419b aufweist. In diesem Fall entsprechen die Schwebeelektrode 201a, die Gate-Elektrode 419b und die Metall-Verbindungsleitung 14 in diesem Querschnitt der Schwebeelektrode 201, der Schwebeelektrode 211 und der Elektrode 200, die in 10 gezeigt sind. Auch die Elektrode 202 und die Gate-Elektrode 319b aus 20 entsprechen der Elektrode 202 und der Elektrode 212 aus 10.
Ferner kann die Schwebeelektrode 50 so angeordnet sein, dass ihre Kanten in einem Raum zwischen der Schwebeelektrode 201a und der Gate-Elektrode 419b angeordnet sind. In diesem Fall gibt es als Verbindungsquerschnitt mit hohem Potential in Bezug auf die Metall-Verbindungsleitung 14. z. B. einen Querschnitt, der die Schwebeelektrode 50 als auch die Schwebeelektrode 201a, die Metall-Verbindungsleitung 14 und die Gate-Elektrode 419b aufweist. In diesem Fall entsprechen die Schwebeelektrode 201a, die Gate-Elektrode 419b und die Metall-Verbindungsleitung 14 in diesem Querschnitt der Schwebeelektrode 201, der Schwebeelektrode 211 und der Elektrode 200, die in 11 gezeigt sind, und die Schwebeelektrode 50 entspricht den Schwebeelektroden 202b und 203 aus 11.
In dieser bevorzugten Ausführungsform ist die Metall-Verbindungsleitung 14, an der ein hohes Potential anliegt, nicht vollkommen mit der in der Ausdehnungsrichtung der Metall-Verbindungsleitung 14 abschirmenden Schwebeelektrode bedeckt. Dies ist wünschenswert, um insbesondere unter der Metall-Verbindungsleitung 14 keinen parasitären Transistor auszubilden. Aus ähnlicher Perspektive gesehen ist die über der Trennisolierschicht 12d angeordnete Elektrode zum Abschirmen vorzugsweise unterbrochen und hat Zwischenräume an in 19 gezeigten Stellen.
Zwischen den Schwebeelektroden 201a, 201b und 201c muss nicht notwendigerweise eine kapazitive Kopplung hergestellt sein, und sie können an Stellen miteinander verbunden sein, die nicht in 12 gezeigt sind. Sie können aber auch mit der Elektrode 202 verbunden sein.
21 ist eine perspektivische Ansicht, die eine Modifikation dieser bevorzugten Ausführungsform zeigt. Die in 21 gezeigte Struktur ist so gestaltet, dass die Elektrode 202 aus der in 20 gezeigten Struktur in die Elektrode 202a und die Gate-Elektroden 202b und 202c aufgeteilt ist. Das Potential GND liegt an der Elektrode 202a und an der Gate-Elektrode 319b an, und eine kapazitive Kopplung ist zwischen der Schwebeelektrode 202b und der Elektrode 202a und zwischen den Schwebeelektroden 202b und 202c hergestellt. Da die Schwebeelektroden 201a, 201b, 201c, 202b und 202c, die eine direkte oder indirekte kapazitive Kopplung mit der Elektrode 202a, an der das niedrige Potential GND anliegt, herstellen, die Metall-Verbindungsleitung 14, an der ein hohes Potential anliegt, überdecken, ist es möglich, die Durchschlagfestigkeit zu erhöhen und das elektrische Feld abzuschirmen.
In jeder der oben erwähnten bevorzugten Ausführungsformen können die Elektroden und die Schwebeelektroden aus Metall ausgebildet sein.
Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorangehende Beschreibung in allen Aspekten erläuternd und nicht darauf beschränkt. Es ist daher zu verstehen, dass zahlreiche Modifikationen und Variationen ausgedacht werden können.

Claims

Halbleitervorrichtung, die Folgendes aufweist: ein Halbleitersubstrat (500, 1); eine auf dem Halbleitersubstrat ausgebildete Isolierschicht (101, 8, 18); eine erste Elektrode (200, 14), die sich auf der Isolierschicht erstreckt und die derart ausgebildet ist, dass daran ein erstes Potential (HV) anliegt; eine von der Umgebung isolierte zweite Elektrode (201); eine dritte Elektrode (202), die derart ausgebildet ist, dass daran ein zweites Potential (GND) anliegt, das niedriger ist als das erste Potential, und ein Ionen aufweisendes, bedeckendes Harz, wobei es einen Querschnitt gibt, der senkrecht zu einer Ausdehnungsrichtung der ersten Elektrode ist und in dem die zweite Elektrode auf der Seite der ersten Elektrode angeordnet ist, die entgegengesetzt der Seite ist, auf der das Halbleitersubstrat liegt und wobei die dritte Elektrode (202) in derselben Schicht wie die zweite Elektrode (201) angeordnet ist, die im besagten Querschnitt dem Halbleitersubstrat entgegengesetzt angeordnet ist, wobei die erste Elektrode (200, 14) und die zweite Elektrode (201) derart angeordnet sind, dass zwischen der ersten Elektrode (200, 14) und der zweiten Elektrode (201) eine kapazitive Kopplung (C3) vorgesehen ist, wobei die zweite Elektrode (201) und die dritte Elektrode (202) derart angeordnet sind, dass zwischen der zweiten Elektrode (201) und der dritten Elektrode (202) eine kapazitive Kopplung (C1) vorgesehen ist.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die Folgendes aufweist: eine vierte Elektrode (207), die auf der Seite der zweiten Elektrode (201) angeordnet ist, die entgegengesetzt der Seite ist, auf der die erste Elektrode in dem Querschnitt liegt und mit der dritten Elektrode (202) verbunden ist.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: eine von der Umgebung isolierte vierte Elektrode (202b), wobei die dritte Elektrode (202a) eine kapazitive Kopplung mit der zweiten Elektrode (201) durch die vierte Elektrode vorsieht.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: eine vierte Elektrode (211), die auf der Seite der ersten Elektrode (200) angeordnet ist, die entgegengesetzt der Seite ist, auf der die zweite Elektrode in dem Querbereich liegt, wobei eine kapazitive Kopplung mit der dritten Elektrode (202) vorgesehen ist.
Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, die ferner Folgendes aufweist: eine fünfte Elektrode (212), an der ein zweites Potential anliegt und die in derselben Schicht wie die vierte Elektrode angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, die ferner Folgendes aufweist: eine von der Umgebung isolierte fünfte Elektrode (202b), wobei die dritte Elektrode (202a) eine kapazitive Kopplung mit der vierten Elektrode (211) durch die fünfte Elektrode vorsieht.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: einen CMOS-Transistor (QN, QP), der von der ersten Elektrode entlang einer Ausdehnungsrichtung der Isolierschicht beabstandet ist und der derart ausgebildet ist, dass er bei einem Potential arbeitet, das niedriger als das erste Potential ist.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: einen MOS-Transistor (A), der auf der Seite der Isolierschicht (8, 18) angeordnet ist, die entgegengesetzt der Seite ist, auf der die zweite Elektrode (201) liegt und der derart ausgebildet ist, dass er bei dem ersten Potential arbeitet.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: einen RESURF-Isolierbereich (B), der auf der Seite der Isolierschicht (8, 18) angeordnet ist, die entgegengesetzt der Seite ist, auf der die zweite Elektrode (201) liegt und den MOS-Transistor (A) isoliert.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die zweite Elektrode eine Vielzahl von Räumen in einer Ausdehnungsrichtung der ersten Elektrode hat.
Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die zweite Elektrode in eine Vielzahl von Elektroden (201a, 201b, 201c) geteilt ist, die entlang einer Ausdehnungsrichtung der ersten Elektrode angeordnet sind und die miteinander eine kapazitive Kopplung vorsehen.