TWI239625B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI239625B
TWI239625B TW092112292A TW92112292A TWI239625B TW I239625 B TWI239625 B TW I239625B TW 092112292 A TW092112292 A TW 092112292A TW 92112292 A TW92112292 A TW 92112292A TW I239625 B TWI239625 B TW I239625B
Authority
TW
Taiwan
Prior art keywords
electrode
potential
semiconductor device
layer
electrodes
Prior art date
Application number
TW092112292A
Other languages
English (en)
Other versions
TW200409336A (en
Inventor
Kazuhiro Shimizu
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200409336A publication Critical patent/TW200409336A/zh
Application granted granted Critical
Publication of TWI239625B publication Critical patent/TWI239625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25F—COMBINATION OR MULTI-PURPOSE TOOLS NOT OTHERWISE PROVIDED FOR; DETAILS OR COMPONENTS OF PORTABLE POWER-DRIVEN TOOLS NOT PARTICULARLY RELATED TO THE OPERATIONS PERFORMED AND NOT OTHERWISE PROVIDED FOR
    • B25F1/00—Combination or multi-purpose hand tools
    • B25F1/02—Combination or multi-purpose hand tools with interchangeable or adjustable tool elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1239625 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種屏蔽電場的技術。 【先前技術】 在半導體晶片上覆蓋固態或膠狀的樹脂之半導體裝置 中，電壓的施加會造成樹脂中之雜質的離子移動而呈極化 狀恶。此時，由離子所產生之電壓會引起構成積體電路之 =超過臨界值的情形’並且在相鄰的元件間會產… 曰，一 成兀件功此無法發揮之問題。此種問 題係揭示於例如專利文獻丨中。 用以減低從配線層放出而進 .^ 适八，、他電路部之電磁波雜 (n〇1Se)的技術係揭示於例如專利文獻2、直4ί + # W絲2、料文獻3。 曰本特開平1 1 — 204733號公報 利文獻2 曰本特開平5一 47767號公報 差利文獻^ 曰本特開平8—274167號公報 【發明内容] 然而，利用賦予固定電位 的導雷；A J攸d m有起來呈相連狀 的V電材#包圍配線層時， - 則施加至配h, 她力至配線層的電壓升高， W方〃曰與導電材料間之絕緣材的電壓亦合升古 而使该絕缕从u a r〇j 5 、'象材的絕緣性很容易遭受破壞。 314659 5 1239625 在此，本發明的目的在於提供一種得以屏蔽來自配線 層的電場，同時難以產生絕緣破壞之技術。 解決問顳之丰 本發明之半導體裝置係具備：半導體基板；設置於上 述半導體基板上的絕緣層；延伸於上述絕緣層上，且施加 有第1電位的第丨電極；與周圍絕緣而設置的第2電極； 施加有比上述第1電位低的第2電位，且與上述第2電極 靜電結合之第3電極。並且，係與上述第丨電極係與延伸 的方向垂直，而上述第2電極係相對於上述第丨電極具有 位於上述半導體基板之相反側的剖面。 【實施方式】 實施型態1 第1圖係本發明實施型態丨之半導體裝置的剖視圖。 在半導體基板500上依序積層絕緣層1〇1、ι〇2、ι〇3。以 下將彳文半^體基板5 0 0觀看絕緣層1 〇 1、1 〇 2、1 〇 3側的 方向田作上方，將其相反方向當作下方。在絕緣層^ 〇 1、 1〇2的交界附近，電極2〇〇、2〇2、2〇3係設置於同一層， 且在絕緣層102、103的交界附近設有電極2〇1。此種構 造可藉由在半導體基板500上依序形成絕緣層ι〇1、電極 2〇〇、202、203、絕緣層1〇2、電極201、絕緣層ι〇3而獲 得。在這些電極中，電極200至202彼此間係相互絕緣， 而電極202、203係相互連接。 電極200係沿著垂直於紙面的方向延伸，且施加有言 電位HV。另一方面，在電極2〇2、203則施加有低電位 314659 6 1239625 例如·同電位…為3。伏特 為接地電位。雷朽且低電位GND 位甩極201係與周圍絕緣， 之靜電結合而決n 〃 ^立貞彳由與周圍 靜電結合來、”…：此種與周圍絕緣且電位係由 未决疋之電極暫稱為「浮動電極」。 與施加有高電位HV之電極 剖面（以下，靳猶盖「一 甲之方向垂直的 “冉為 ^黾位配線剖面j )中，…說午 係覆芸雷托1 」Jr 斤動電極201 你復皿电極200的上方。如後所述 部位置的高電位 4 200所延伸之全 ^位配線剖面中，浮動電極2〇1不 入 復盍電極200的上方。換言之 要兀王 極2〇1位在半導#其姑⑽ 于於安極200’洋動電 存在w “板之相反側的高電位配線剖面可 存在於電極200所延伸的 所证 >(由+人a 置 田然’在電極200 申之王口 [5位置的高電位 o〇n 门电位配線剖面中，相對於電極 ，汙動電極201亦可位於半導 ☆ 、干令饈暴板5〇〇的相反側。 >于動電極201盥雷；)¾ ?n? &站丄y — 、電才202係精由諍電電容Cl進行靜 電=，洋動電極201與電極203係藉由靜電電容口進 結合，電極2〇G與浮動電極加係藉由㈣ =靜電結合，在浮動電極201可儲存電荷讲而產生電 位VF，故公式〇)成立。 【數1] (C1 + C2)(VF' °)+ C3(VF- HV)+ QF= 0...(1) j而，因為沒有料動電極2G1供給電荷的供給源， 電何QF的值為零，因此由式子⑺求得電位VF，VF< HV成立。 【數2] 314659 7 J239625 VF^C3 - HV/(C1 + C2+C3)...(2) 因此，與從電極200至周圍低電位部位所產生之電場 的強度相比較，可使從覆蓋電極2〇〇之浮動電極加至: 圍低電位部位所產生之電場的強度減小。亦即，可： 電極200所產生之電場。 & 而且，施加至電極200盥淫韌φ托οηι 0日 ，予動电極2〇1間之絕緣層1〇2 的電㈣為（HV-VF)/HV，相較於利用剖面看起來呈相連 狀悲之導電材料包圍電極200並將電位GND供給至 電材料的情形，上述電虔較低。因此，在絕緣層102中， 難以產生絕緣破壞。 為了有效地實行屏蔽，最好是使靜電電容C1 :靜電電容。並降低電位VF，另一方面，就絕緣層102 的絕緣破壞難以產生的觀點來說，以靜電電容C1、 ^電電谷C3為宜。換言之，藉由採用浮動電極加及 ”洋動電極训絕緣的電極2G2、2G3，可控制靜電電容
Cl、C2、C3之參數，以適當地設定屏蔽效果與耐壓。 當然，本實施型態中不一定要具備電極2〇3 省略，此時’上述說明中則將靜電電容C2當作零來處理： 卓乂理想的情況是浮動電極201覆蓋施加有高電位π 之電極200的上方。此外， 主2十 就私％屏蔽觀點來說，從剖面 看起來，從電極2〇〇之實声古内、^ t 見度方向邊緣觀察鄰近之浮動電極 ’又肖邊緣所成的仰角《、yS以形成45度以下 為宜。 屏蔽施加有上述高電位HV之電極的效果而言，該電 314659 8 1239625 極的周邊具有以低 件之情況传A _ μ ^ Ην之電位來驅動的半導體元 h 糸為锊別理想的效果。 弟2圖至第4圖係 士、 第2圖及 ’、 况明本實施型態效果的剖視圖。 係關於適用本每# 、、用本實施型態的例子，第4圖 + k用本貫施型態的例子。 弟2圖中，在半 w 亍基板500上形成N阱501及p 所）11，且在盆μ 乂
雷曰财ηχ /'刀別形成有PMOS電晶體QP及NMOS 电日日肢QN。PMOS雷曰鲫 . 日日粗QP及NMOS電晶體QN係構 成CMOS電晶體。 '、豆而"對P +層502係分離設置於N阱501上， 且在兩者之間的上方設置有閑極503。又，N+層5。4係金 一邊的P +層502鄰接 安σ又置廷些分別具有源極及背閘極 aCk gate)的功能。另—邊的Ρ +層502具有沒極的功能。 一對N +層512係分離設置於p牌5ΐι上，且在兩者的上 方設置閘極513 °N +層512具有源極或汲極的功能。電晶 Q QP係藉由緣層i Q i分離，並且依序與絕緣層 102杈塑樹脂120所覆蓋。為求圖面的簡化，因而將閘 極503、513下方的間極氧化膜包含在絕緣層ι〇2内來描 繪。 攸電晶體QN、QP朝絕緣層丨〇丨擴展之方向分離， 而在纟巴緣層101上设置電極2〇〇，且該電極2〇〇係依序由 絶緣層1 02、模塑樹脂1 2〇所覆蓋。適用於電晶體QN、 QP的電位Vcc係為例如5伏特左右，施加大於5伏特之 電位HV的電極200通常配置在最上層的配線。此係由於 9 314659 1239625 使用層間絕緣膜將施加有高電位的配線加以絕緣有其困 難，此外，流至該配線的電流大多從數十到數百心位準 且大多採用1 # m以上之粗配線之故。 模塑樹脂120在玻璃轉變溫度的高溫例如15〇它左 右，硼等元素會從内部的構成物質離子化。因此，在將模 塑樹脂uo加熱再使用的模塑處理後，由電極2〇〇朝周= 低電㈣位產生的電場7〇1會使模塑樹脂12〇產生極化作 用“第2圖中’㊉6己唬為正電荷，㊀記號為負電荷。因 為電晶體QN、QP附近電位比電極2〇〇的電位還低，故 電極200的附近會聚集負電荷，而電晶體QN、qP附近 會聚集正電荷。 &第3圖係表示如上述在模塑樹脂120已極化作用的狀 怨下’將適當的電位分別供給至電晶體QN、Qp的源極、 沒極之情形。在此係表示電晶體QN、Qp構成反相器 之情形的例子。對閘極5〇3、513共通賦予輸入 電位Vln，且兩者皆連接於具有汲極功能的P+層502及N+ 此外在具有源極功能的P +層502及具有背閘極 功能的N +層504施加有電位Vcc，在具有源極功能的n + 層5 12施加有電位gnd。 H &極化作用聚集許多正電荷時，纟N味训附近之 阱511的上方會形成頻帶（band)構造變化的區域6〇1。 而且’ $漏電流會從5〇4朝N +層6〇1沿著箭號6〇2 方向机動。為了解決此問題，可考慮在不影響電場 的耘度下將電極200充分遠離電晶體qn、而配置， 314659 10 1239625 然而如此一來會降低命 % 〇知體度。此外，亦可考；t利用 難以極化作用的材料形+ ^ 」亏慮引用 材枓形成模塑樹脂12〇，或 的玻璃塗膜來屏蔽經極 定用牛、、巴輕 A、 化作用的離子，但是上述任一種方 式皆會增加成本， 且必須引進新的製造裝置。因此， 理想的是使用導電材料來 卜 a η不屏敝由電極200所產生之電 弟4圖係表示在第 ^ 圖、弟3圖所示之電極2〇〇的周 圍，配置第1圖所示夕& t ; 口所不之汙動電極201、電極2〇2、203之 構造。為了設置浮動命代。Λ, 兒極20 1而在絕緣層1 02與模塑樹脂 120之間介插絕緣層103 °如第1圖之說明’係可屏蔽電 極200。例如：藉由浮動電極2〇1可有效地屏蔽由電極_ 所產生之電場702。 、下所述之只知型態2至實施型態6中之半導體裝置 的料亦與實施型態1之半導體裝置的例子㈣，係適用 於在％加有南電位Ην之電極的周邊具有以低於高電位 HV之包位驅動之半導體元件的情形，同時可防止模塑樹 脂的極化作用。 實施型熊2 第5圖係本發明實施型態2之半導體裝置的剖視圖。 在基板500上依序積層有絕緣層101、102、103。在絕緣 層1 〇 1、1 02的交界附近設有施加高電位HV的電極200， 且在絕緣層102、103的交界附近設有浮動電極201以及 施加低電位GND的電極202、203，三者皆設置於同一層。 此種構造可藉由在半導體基板500上依序形成絕緣層 101、電極200、絕緣層1〇2、浮動電極201及電極202、 11 314659 I239625 203、絕緣層103而獲得。 包極200係沿著與紙面垂直 ^ 線剖面中，、、拿私+ I伸，於尚電位配 子動電極201係覆蓋電極 電極2。。，浮動電極201位在半導二其的上方 電位配線剖面可存在於，ί2〇。/基板500相反側的高 妙—不 在於包極200所延伸的任一個位置。舍 4 ’在電極200所延伸之八邱你要α 田 相對於m 申之王核置的高電位配線剖面中， 祁對於電極2〇〇，淫動兩托〇Λι + 的相反側。 于動包極2()1亦可位於半導體基板500 本實施型態中亦同樣地，在浮動電極2〇1與電極2〇2 之間產生靜電電容C1，在浮動電極201與電極203之間 產生靜電電容C2 ’在電極2⑼與浮動電極2〇1之間產生 硭電電A C3 ’故公式（2)成立。因此，可獲致與實施型態 1相同的效果。 第6圖係本實施型態之變化形態的剖視圖。在絕緣層 103上設置有絕緣層1〇4，且在絕緣層1〇3、1〇4的交界設 有電極207。相對於電極2(H，電極2〇7係配置於電極2㈧ 的相反側。此種構造可藉由依序形成絕緣層丨〇3、電極 2 0 7、絕緣層1 〇 4而獲得。 電極207、202及電極207、203係分別藉由導電性插 塞205、206相互連接。導電性插塞2〇5、2〇6係於厚度方 向貫穿絕緣層1 03而設置者。亦即，透過電極2〇7可令電 極202、203相互連接。 當然，在本實施型態及其變化形態中不一定要具有 電極203，可將其省略。並且，從電極200之寬度方向邊 12 314659 1239625 緣觀察鄰近之浮動電極2 Ο 1之寬度方向邊緣所成的仰角 α、/5以形成45度以下為宜。 實施型態3 弟/圖係本發明貫施型怨3之半導體裝置的剖視圖。 在基板500上依序積層有絕緣層1〇1、ι〇2、ι〇3。在絕緣 層101、102的交界附近設有施加有高電位hV的電極2〇〇 及浮動電極202b、203與施加有低電位GND的電極2〇2a， 且在絕緣層102、103的交界附近設有浮動電極2〇ι。然 而，浮動電極2〇2b、203係相互連接且與電極2〇〇配置於 同一層。此種構造可藉由在例如半導體基板5〇〇上依序形 统緣層m、電極200、202a及浮動電極雇、2〇3 / 矣巴緣層1 02、浮動雷；9 Λ 極201、絕緣層103而獲得。 電極200係沿著與紙面垂直的 線剖面中，噑翻Φ/ 甲於同電位配 '電極2〇1係覆蓋電極200的上方。彳目^ 電極200，浮動雷朽+ 扪上方相對於 予勒包極20 1位在半導體其 高電位配線剖面可存 土板500之相反側的 當麸，在f;包極200所延伸的任一個位置。 田…、在電極200所延伸之 中，相對於電極2〇n 、回電位配線剖面 、甩極2 0 〇 ’浮動電 5〇〇的相反側。 1亦可位於半導體基板 本實施型態中，、草 由靜電電容C1進行靜^士人亟201與浮動電極2〇2b係藉 203係藉由靜電電容c::入5 ’：動電極201與浮動電極 係藉由靜電電交Γ ° 琶極2⑼與浮動電極2 0 1 %屯谷L j進行靜 極202b係藉由靜 、、、° σ，電極202a與浮動電 曰田砰电電容C4進 丁月尹甩、、、口合。換言之，第7 314659 13 1239625 圖係表示將第1圖所+夕+ 弟α所不之電極2〇2分成電極2仏 電極202b，且電極2〇2a絲4 士 / /、子動 U2a知加有低電位GND的構造。门 此，與實施型態1的情形相μ 因 升相比較，由於靜電電容C4農女 支持之電位差，故可辕+ A /、有 T、、、侣小靜電電容C：1至C3支持之命私 差且提昇絕緣耐性。 书位 第8圖係表示本實施型態之變化形態的剖視圖 電=201、202b及洋動電極2〇1 ' 2〇3係分別藉由導電性 插塞205、206相互；查拔 ^ ^ ^ 連接。V電性插塞205、206係於厚戶 方向貫穿絕緣層102而設置者。 又 相對於第7圖所π的構造，該變化形態係將靜電電容 C1、C2當作零來處理，電位差（HV - GND)係依串聯的靜 電電容C3、C4而分配，相較於利用剖面看起來呈相連狀 態的導電材料包圍電極200的情形，可提升絕緣耐壓。 當然，同樣地在本實施型態中不一定要具有電極 203，可將其省略。並且，從電極2〇〇之寬度方向邊緣觀 察鄰近之浮動電極201之寬度方向邊緣所成的仰角係以形 成45度以下為宜。 實施型態4 第9圖係本發明實施型態4之半導體裝置的剖視圖。 在絕緣層1 0 1、1 02交界的上方，第9圖所示的構造與第 1圖所示的構造相同。然而在絕緣層1 〇丨之下方，第9圖 所示的構造與第1圖所示的構造不同。 在半導體基板500與絕緣層1 〇丨之間設有絕緣層 1 0 5 ’且在絕緣層1 0 1、1 0 5的交界設有浮動電極2 11。亦 14 314659 1239625 當然，本實施型態中不一定要具有電極2〇3，可將其 省略。此時，如上述之說明，可將靜電電容C2、匚12作 為零來處理。此外’從電極2G0之寬度方向邊緣觀察鄰近 之浮動電極2〇1之寬度方向邊緣所成的仰角係以形成〇 度以下為宜。同樣地，&電極200之寬度方向邊緣觀察鄰 近之浮動電極211之寬度方向邊緣所成的仰角係以形成45 度以下為宜。 實施型熊5 ,股农ϊ的刮視園。 #巴彖層1〇1、102父界的上方’帛10圖所示的構造係與 弟5圖所示的構造相同。然而在絕緣層ι〇ι的下方，第⑺ 圖所示的構造與第5圖所示的構造不同。 ”在基板5〇〇與絕緣層101之間設有絕緣層1〇5，且在 ^緣層⑼、1()5的交界’浮動電極211及電極⑴、⑴ 於同一層。此種構造可藉由在例如半導體基板5〇〇 又形成絕緣層1 〇5、浮動電極2 j j及電極2卫2 m、 絕緣層1 〇 1而獲得。 在電極2 1 2、2 1 3施加有伋雷办 4 也刀韦低電位GND。相對於電極200， 面于可在半導體基板5〇°相反側的高電位配線剖 200所延# 4 所延伸的任—個位置。當'然，在電極 ，浮動電之I:::的高電位配線剖面中，相對於電極 又，相：： 可位於半導體基板500的相反側。 相反側的古帝'/子動笔極211位在半導體基板5〇〇 位配線剖面可存在於電極所延伸的任— 314659 16 1239625 個位置。當然’在電極2 線剖面中，相針於士4 斤t伸之全部位置的高電位配 Τ祁對衣電極200，淫翻+扣 體基板500側。再者，,—％極211亦可位於半導 & 200 疋要具有浮動電極201、211 及电極200全部ψ τ目^ 圖所-…局電位配線剖面。然而，如第μ 圖所不’具有這些電極全上 太每浐刑…山 見的而電位配線剖面亦可。 本貝她i怨中，浮動電極一 卷帝帝—η 2 1 2與净動電極2丨丨係藉由 月？电電谷C 1 1進行靜雷&士人 丁 W吉合，電極幻3與浮動電極211 係精由#電電容C 1 2進行靜雷处入 4丁’包、、、口合，電極200與浮動電 極211係藉由靜電電容 适仃,电結合。因此，浮動 電極211及電極212、213係與浮動電極2(H及電極202、 同樣地白可提升絕緣耐性，同時亦可屏蔽由電極⑽ 所產生之電場。並且，吐插#处+ 此種功此亦可藉由浮動電極201及 電極2 0 2、2 0 3來發揮作用，枚 〜谭作用故可進一步提昇實施型態1 的效果。 當然，本實施型態中不一定要具有電極2〇3、213， 可將其I略。此時’如上述之說明’可將靜電電容c2、 C12作為零來處理。此外’ #電極2〇〇之寬度方向的邊緣 觀察鄰近之浮動電極2〇1之寬度方向邊緣所成的仰角係以 形成45度以下為宜。同樣地’冑極2〇〇之寬度方向的邊 緣觀察鄰近之浮動電極2U之寬度方向邊緣所成的仰角係 以形成45度以下為宜。 實施型態i 第11圖係本發明實施型態6之半導體裝置的剖視圖。 第11圖所示之構造係將第9圖所示之電極202分離成電 314659 17 1239625 極202a與浮動電極2〇2b，且將彳 丑时低兒位GND施加至電極 202a。因此，可獲致與實施型態3 每 土〜、J夂戶、施型悲4相同的效 果。 第12圖係表示本實施型態之變化形態的剖視圖。浮 動電極201、202b及津私雷托 及，予動電極201、203係分別藉由導電 性插塞205、相互連接。導電性插塞2〇5、挪係於厚 度方向貫穿絕緣層1()2而設置者。浮動電極211、聰及 洋動電極2 i i、203係分別藉由導電性插塞2〇8、2〇9相互 連接。導電性插塞208、209係於展厗古a * *妨也 1示y、7子度方向貫穿絕緣層1 〇 1 而攻置者。 本變化形態亦可視為篦S^ 1 」优局弟8圖所不構造的變化形態來理 解。相對於第8圖的構诰，筮】97么士 口日弟12圖係表示在半導體基板 500與絕緣層101之間介插絕緣層1〇5，以追加上述浮動 電極2U及導電性插塞2〇8、2〇9之構造。 本變化形態具有包圍電極2〇〇之相連的導電材料出現 =電位配線剖面。^，如上述專利文獻3所示，在該 導電材料沒有施加電位GND ’係藉由靜電電容以而與供 給電位GND的電極202a相連接。因&，如上所述，就提 昇絕緣耐性來說’本實施型態之半導體裝置係有利的。 第13圖係表示本發明實施型態7之半導體裝置構造 之俯視圖例。並且，帛14圖係帛13圖之箭號F—F的剖 視圖第13圖中為了避免圖面的複雜而省略了帛μ圖之 層間絕緣膜8上方的構造’且在形成於層間絕緣膜“上 314659 18 1239625 的各電極中，僅 > ^ 1皇。己戟有鬲耐壓NMOS電晶體A的汲極電 性1 3、源極電極1 6 B纟 及舁上述兩者相連接的金屬配線1 4。 口弟14圖所示，尤p — 體層3。並 在P丰^肢基板1上形成n-半導 在11半導體層3的表面形成有分離絕緣 膜12a至i2e。分離 、、、巴、、彖膜1 2 a係將南耐壓ν Μ 0 S電晶I# Α與以低電位動作的邏輯電路Ε予以分離。並且，如第二 =所不’ RESURF(Reduced SURface以⑷分離區域β係 匕圍其他邏輯雷路ρ 而故置，且兩者形成有高電位島D。 URF~刀離技術係揭示於例如美國專利第42926〇號。 在第14圖之邏輯電路E中，具有構成CM0S電晶體 的PM〇S電晶體QP、NM〇S電晶體QN。這些電晶體係 沿著層間絕緣膜8、18擴展之方向從金屬配線Μ分離， 並且彼此間藉由分離絕緣膜12c相互分離。 邏輯電路E中，在分離絕緣膜⑺的下方設有貫穿η —半導體層3而到達ρ-半導體基板i的ρ +雜質區域4。ρ + 雜質區域4與分離絕緣膜⑵將高耐壓nm〇S電晶體A 中的η-半導體層3與邏輯電路£中的^半導體層3予以 为離。在邏輯電路Ε的η—半導體層3中，於ρ—半導體 基板1 ^ 11半導體層3的交界選擇性地設置η +埋入式雜 貝區域2在11埋入式雜質區域2的上方之η -半導體層 3的表面與11埋入式雜質區域2分離地設置ρ阱4 3。 Ρ阱43中形成有電晶體QN。於Ρ阱43的表面，將 刀別具有及極、源極功能的η+雜質區域4丨、42分離設置。 在η雜質區域41、42所包夾之p阱43的上方設有閘極 19 314659 1239625 ==_^離絕緣膜12e，在與^43相反側之 -丰ΛΓ 表面設有電晶體讲。並且於該位置之η 質::二…“’將分別具有-極、源極功能的Ρ、 广域31、32分離設置。在Ρ +雜質區域3卜32所包失 η半導體層3的上方設有閘極電極3 QN、QP係由層間絕 + 包日日月豆 巴、、彖膜18所覆盍。存在於η-半導體層 Λ,極電極36之間的問極絕緣膜、存在於…3與問 °包極46之間的閘極絕緣膜亦包含於層間絕緣膜1 $。 同耐壓NMOS電晶體Α與RESURF分離區域β皆相 對於層間絕緣膜8、18配置於電極2〇1的相幻則，且藉由 分離絕緣膜12b相互分離。更正確地說，第14圖中，分 離絕緣膜12a、12b雖個別出現，然而彼此卻相互連結， 且在第1 3圖中係以包圍高耐壓NM〇s電晶體a之方式配 置。在分離絕緣膜12b的下方設有貫穿n_半導體層3到 達p—半導體基板1的P +雜質區域4。 在高耐壓NMOS電晶體a從平面看起來的中央部位， 於p半導體基板1與η —半導體層3的交界，選擇性地設 置η +埋入式雜質區域28a。在一埋入式雜質區域28a的上 方之η—半導體層3的表面，設有n+雜質區域45a。在n+雜 質區域45a與埋入式雜質區域28a之間，設有貫穿n-半 導體層3而連結η+雜質區域45a與埋入式雜質區域28a 之n+雜質區域45b。n+雜質區域45a、45b兩者共同形 成n+雜質區域451，並且該n+雜質區域451具有高耐 壓NMOS電晶體A之;及極的功能。 20 314659 Ϊ239625 11雜質區域45 1的周圍從平面看起來係包圍分離絕 緣膜1 2d，又，P雜質區域6〗從平面看起來係包圍分離 絕緣膜12d而形成於η—半導體層3的表面上。在p雜質 區域61的表面選擇性地形成η+雜質區域62。ρ雜質區 域61及η+雜質區域62分別具有高耐壓nm〇s電晶體A 的月閘極及源極的功能。然而，最好是在位於金屬配線j 4 下方之P雜質區域61的表面沒有形成n+雜質區域62， 並且第14圖巾’於該位置之P雜質區域61的表面並沒 有形成η雜貝區域62。此係由於金屬配線丨4為了與汲 極電極15連接而施加高電位，而在其下方具有η+雜質 區域62時，則易發生寄生電晶體之故。 源極電極16係連接Ρ雜質區域61與η+雜質區域62 兩者而設置。汲極電極15係連接於n+雜質區域W而 設置。 在分離絕緣膜12d上可設置閘極電㈣⑼。閘極電 "羊1 %具有攸P雜質區域61沿著n+雜質區域45!之 ::依序配置的問極電極一—、1。間 極電極319a係以沒有 伐嗍尸硪貝b域61的端部之方式覆 凰，且施加有閘極電位。 閘極電極6 1 9a盘n +灿；^ 1 ^ ^ ^ ‘貝區域45a的端部相接觸。閘極 電極 419a、5 19a 私达、> 4 Ί ，1〇 仏為#動電極，介在於閘極電極319a、 6 1 9 a之間且兩去如丨 兒位y 月尹电釔合，藉此結構，具有 源極/汲極間的I i 、 頁了、k和根據 J曰]包位產之分離絕緣膜12(1表 能。該電場的緩和传4 、， 包％的功 係揭不方；例如·吴國專利第5455439號 314659 21 1239625 公報。 鬥士 1雜質區域45a、P雜質區域61、n+雜質區域62、 兩”兒極群19a係由層間絕緣膜} 8所覆蓋，但是，源極 〇及及極包極1 5係貫穿層間絕緣膜1 8而設置。再 者’閘極電極川…雜質區域6l、n+雜質區域62之 間的閑極絕緣膜係包含於層間絕緣膜18中。 並且，在問極電極群19a的上方，配置於層間絕緣膜 18上之浮動電極群5 G具有緩和根據源極/沒極間的電位 差之分離絕緣膜1 8表面的電場之功能。 在RESURF分離區域B中，與設於分離絕緣膜12b 的下方之P +雜質g祕4 土日垃_ # 貝吐域4相接觸，而在Π—半導體層3的表 面4擇J1地β又置P埋入式雜質區域7。又，相對於RESURF 分離區域B’在與高財壓NM〇s電晶體A的相反側形成n + 雜貝區域452。p埋入式雜質區域7與n+雜質區域⑸係 藉由分離絕緣膜12e分離。n + 雜質區域452係由形成於n -半導體層3表面的„ +雜質區域仏與貫穿n_半導體層3 的n+雜質區域45d所形成。在n+雜質區域祝的下方， 於P-半導體基板β n-半導體層3的交界選擇性地設置 η +埋入式雜質區域28be n、f區域祝係連結γ雜質區 域45c與η +埋入式雜質區域28b。 分離絕緣膜12d上可設置閘極電極群別。閘極電極 群m具有從雜質區域^著^雜質區域⑸的方向 依序配置的閘極電極319b、419b、⑽、_。閘極電 極319UP+雜質區域7的端部相接觸，且問極電極6l9b 314659 22 1239625 與n+雜質區域45c的端 係為浮動+ ^尺 °卩相接觸。閘極電極4 1 9b、5 1 9b ν τ勒电極，介在 者靜電結合，藉此結構：且：極31外、619b之間且與兩 電位差之分離絕緣媒12e = WD㈣源極/汲極間的 + 表面的電場之功能。 n雜質區域45c、ρ +| 由展p,, 隹貝£域7、閘極電極群1 9b # 由層間絕緣膜18所覆蓋 + iyb係 貫穿；a n ^ …、，n雜質區域45c係藉由 層間絶緣膜18的插塞59而與配線14連接。 孟屬配線1 4、；；及極雷搞7《、 膜u & ° 、源極電極16、層間絕緣 联1 S係由層間絕緣膜8所舜金 t 、斤後现。且在層間絕緣膜8上設 置，予動電極2〇1乃雷托on。 ^ 8而與源極電極]6^ 極加係貫穿層間絕緣膜 \ V目連接。此外，浮動電極201係與電 :::靜電結合。層間絕緣膜8、浮動電極201及電極2。2 係由絶緣層1 1 0所覆蓋。 第15圖至第17圖係用以說明本實施型態效果的剖視 圖。第15圖及第16圖係關於不適用本實施型態的例子， 第π圖係關於適用本實施型態的例子。第15圖中，相對 於第14圖所示之構造，沒有採用浮動電極2(n、電極2〇2、 絕緣層"0,而採用以模塑樹脂12〇覆蓋層間絕緣膜8上 的構造。因此，從汲極電極15或浮動電極16朝向電晶體 Qn、qp所產生的電場703會導致模塑樹脂12〇產生極:广 第16圖係表示導致此種極化的問題。與第3圖的說明同 樣地’會產生頻帶構造變化的區域601。又，分離絕緣膜 12d鄰近側之空乏層j的端部從沒極電極15被遠遠地推 出，而阻止η—半導體層3之空乏層j的延伸。如此—來 314659 23 1239625 會導致分離絕緣膜1 2d下方電場的集中，谁 T 遲而導致尚耐壓 NMOS電晶體Α的耐壓降低。 相對於第1 4圖 後盈铯緣層11 〇可 獲得第17圖所示之構造，由;及極電極16或浮動電極5〇 所產生的電場可利用浮動電極201予以屏蔽。因此，可避 免區域60 1的發生或空乏層j延伸的停止。 實施帮熊8 第18圖係表示本實施型態之基本概念的斜視圖。在 半導體基板500上，由下往上依序積層絕緣層1〇1、丨们、 1〇3,且在絕緣層101上設置電極2〇2與沿著方向γ延伸 的電極200,且在電極202、200的上方比受望 J上万白覆盍絕緣層1〇2。 此外，在絕緣層1〇2上設有沿著方向 节力向Χ延伸之浮動電極 1 a、2 0 1 b、2 0 1 c，且這此浮動雷搞在 + ^ 十軔包極係沿著方向Y而配 置。洋動電極201a、201b、201eώ _ _ 白你田系巴緣層103所覆 盖。在電極202施加有電位GND，而扃堂代^ 士不 而在電極200則施加 2位HV。方向X、Y皆與方向Z垂直且彼此為不同的 方向Ζ為朝上的方向。第18圖中，為了容易理解 °電極的配置，故將半導體基板500、絕緣層101、1〇2、 103描繪成透明狀。 第1 8圖所示的構造中，离命 、 。电位配線剖面係垂直於方 向Υ ’並非所有的高電位配線 、 少α么小 、、果口]面中，位於電極200上方 之汙動電極皆會出現。然而 0Λ1 1 1 j 如/于動電極 201a、201b、 0 1 c的任一個出現於高 6 ^ 包位配線剖面日寺，則該浮動電極 一疋會位於電極200的上方， 电位 方因此，可獲得實施型態1中 314659 24 1239625 說明的效果。 如此，沿著施加有高電彳 浮動電極之設，，… 电極延伸方向設置複數個 RF⑽ 本發明使用於實施型態7中說明之 RESURF分離區域B而言， & ~ 、马里心、樣恶。第1 9阁总 發明實施型態之半導體F Θ係本 構造中的… 構造之剖視圖。將第14圖 稱xe T的汗動電極2〇〗分割 置之斿|彳 〜者配、、泉1 4的延伸方向配 數個㈣電極 201a、2〇lb、2〇ic 與電極加、浮動電極201b與電極2〇la、浮動電極二 與電極201b分別形成靜電結 遍施力，位㈣。如此，複：=°2及閘極電極 歿數個净動電極可與施加 有低電位的電極直接或間接靜電結合，且覆蓋施加有巧電 位之電極時亦如實施型態6之說明，可提升
時屏蔽電場。 U 第20圖係表示閘極電極群⑽附近的斜視圖。第μ 圖中’為了容易理解各電極的配置，層間絕緣膜a 及絕緣層11〇描繪成透明狀。例如··浮動電極2〇ia、2〇ib、 201c係配置於閘極電極419b、51外、61外的上方。因此 就金屬配線1 4相關的高電位配線面來說，可選擇浮動電 極201a、金屬配線14、閘極電極41外出現的剖面。此時， 出現於該剖面之浮動電極2〇la、閘極電極41外、金屬配 線1 4分別相當於第1 〇圖所示之浮動電極2〇丨、浮動電極 211、電極·。又，第20圖之電極2〇2及間極電極I19b 分別相當於第1 〇圖所示之電極202及電極2 12。 再者，浮動電極50的端部可設置於浮動電極2〇ι&與 314659 25 1239625 閘極電極419b之間。此時 上、 a ^ ^,1 ^ ^ - & 、，就金屬配線1 4相關的高電位 配線剖面而言，除了浮動 ^ . 1 Π1 極2 0 1 a、金屬配線1 4、閘極 電極4i9b之外，還可選擇 屮招仏w丨 予動电極5〇出現的剖面。此時， 出現於該剖面之浮動電極 ^ ^ 〇1 a、閘極電極4 19b、金屬配 線14係相當於第U圖 蜀 之净動電極201、浮動電極 2 1 1、電極2 0 0，且浮勳带知 命 甩極50係相當於第11圖所示之 兒極 202b、203。 如本實施型態所示， ., 1、屏敝用的浮動電極於其延伸方 向未完全覆蓋施加有高電彳 ^ 门冤位之金屬配線14的上方之設 计，就在金屬配線14的下 ,w , 卜方，又有形成寄生電晶體來說係 為理想的情況。以相同的顴 7蜆點而呂，如第19圖所示，在 /刀離絕緣膜12d的上方，佴展銥 -幵敝用的電極隶好在各處具有 不連續的空隙。 v、 +然而’浮動電極201&、201,、201。不一定要相互靜 電結合’且亦可在沒有出現於第19圖所示的部位相互連 接’又，亦可與電極2〇2相連接。 第21圖係表示本實施型態之變化形態的斜視圖。第 21圖所示的構造係將第2〇圖的電極2〇2分割成電極2们 與浮動電極202b、202c之構造。在電極2〇2a及閘極電極 3l9b施加有電位GND，且浮動電極2〇2b與電極、 浮動電極202c與浮動電極202b分別形成靜電結人。 * , Q ^ 施 加有低電位GND的電極202a直接或間接靜電姓八 ^ 奸电、、、口合之洋動 电極201a、201b ' 201c、202b、202c係覆蓋施加有高電 伋之金屬配線1 4的上方，故可提升絕緣耐壓，同時屏# 3】4659 26 1239625 電場。 上述各實施型態中，各電極、 屬形成。 口子動電極係可利用金 【發明的效果】 根據本發明之半導體裝盥 ΓΤ較，…電極所 且，相較於利用從剖面看起來呈相 第1帝；1¾甘收仏+ 連狀恶之¥電材料包圍 弟^極並將低電位供給至該導電材料的情況，施加至第 ^㈣弟2電極間的㈣可減少。因此’兩者間的絕緣 產生絕緣破壞。可抑制第1電極與第2電極間的靜 電：谷、第！電極與第3電極間的靜電電容，並地 設定屏蔽效果與耐塵。 田 【圖式簡單說明】 ;:圖係：發明實施型態1之半導體裝置的剖視圖。 弟2圖係纟兒明本私明每 m、明貝施型恶1之效果之剖視圖。 第3圖係說明本發明實施型態！之效果之剖視圖。 f 4圖係說明本發明實施型態1之效果之剖視圖。 :5圖係本發明實施型態2之半導體裝置的剖視圖。 j 6圖係本發明實施型態2之變化形態的剖視圖。 :7圖係本發明實施型態3之半導體裝置的剖視圖。 弟8圖係本發明實施型態3之變化形態的剖視圖。 ! 9圖係本發明實施型態4之半導體裝置的剖視圖。 :10圖係本發明實施型態5之半導體裝置的剖視圖。 弟11圖係、本發明實施型態、6之半導體裝置的剖視圖。 314659 27 1239625 回係本發明實施型態6之變化形態的剖視圖。 弟 13圖後| 、 係本發明貫施型態7之半導體裝置構造的俯 視圖。 第 圖係本發明實施型態7之半導體裝置構造的 視圖。 =15圖係說明本發明實施型態7的效果之剖視圖。 Z 1 6圖係、說明本發明實施型態7的效果之剖視圖。 Z 17圖係、說明本發明實施型態7的效果之剖視圖。 =18 ®係、表示本實施型態、8之基本概念的斜視圖。
第1 9 ®係、本發明實施型態8之半導體裝置 視圖。 N 、第2〇圖係本發明實施型態8之半導體裝置構造的斜 視圖。 第21圖係本發明實施型態8之變化形態的剖視圖。 1 P—半導體基板 2、28a、28b n +埋入式雜質區域 3 η-半導體層 7 Ρ +埋入式雜質區域 1 2 a至1 2 e 分離絕緣膜 1 5汲極電極 19a、19b 閘極電極群 36、46、319a、419a、519a 6 1 9 b閘極電極 4 ' 3 1、32 p +雜質區域 8、1 8層間絕緣膜 1 4金屬配線 1 6源極電極 、619a 、 319b 、 419b 、 519b 314659 28 1239625 41、42、45a、45b、62、451、452 n +雜質區域 43 P啡 50、200、201、202、203、207、21 1、212、213 電極（包 含浮動電極） 6 1 P雜質區域 1 0 1至1 05 絕緣層 120 模塑樹脂 205、206、208、2 09導電性插塞 500 半導體基板 502 P+層 503 、 513 閘極 511 P It 701、702、703 電場 B RESURF分離區域 D 南電位島
Cl、C2、C3、C4、Cl 1、 GND 低電位 a 、β 仰角 504、512 Ν+層 501 Ν 拼 601 區域 A MOS電晶體 C、E邏輯電路 QN、QP MOS 電晶體 C12、C13靜電電容 HV 高電位
29 314659

Claims (1)

  1. ^39625 第92 1〗22 92號專利申請案申请專利範圍修正本 】_-種半導體裝置，其特徵在具備：（94年4月29曰 以及2體結；設置於上料導體結上的絕緣層； ;上述絕緣層上延伸，且施加 極；且呈供·办α矛』电位的第1電 ^ /、周圍絕緣而設置的第2電極·以& # Λ 有比上述第】電位低的第2電#，且愈上电二二細加 電結合之第3電極； 〃迷第2笔極靜 而且存在有與上述第1雷 述第2電極相對於 、向垂直，且上 之相反側的剖面。幻电極而位於上述半導體基板 如申請專利範圍第1項之半導體裝置 电極係與上述第]電極配置於同一層 如申請專利範圍第1項之半導體心 電極係與上述第2電極配置於同一層 如：請專利範圍第3項之半導體裝』… 上述第1電朽相對於上述第2電極4 如申二 =?反側，且與上述第3電極相連接。 門計镑⑽弟1項之半導體裝置’其中’又且備盘 周圍::緣而設置的第4電極，並且上述第::備興 上述第4電極盥上g 电“ iT透過 “I、上述第2電極靜電結合。 • ϋ申凊專利範圍第]項之半| ω 4電極，其係與上裝置，其中，又具備第 /、丄处弟j电極配詈 置方、同層，且與上述 2 3 4 5 ] 其中，上述第 其中，上述第 其中 又具備第 電極位於 (修正本）314659 1239625 第2電極相連接。 7.如申請專利範圍帛} 4電極，复传方…… 中，又具備第 上述第2：J ^巾，相料上” 1電極位於 ，如的相反側，且與上述…極靜電結合。 5電：：第7項之半導體裝置，其中，又具備第 。“係施加有上述第2電位且盥± @ 置於同一層。 且^上述第4電極配 士申明專利範圍第7項之半導體裝置， 周圍絕緣而設置的第5 +托 /、 又八傷與 述第… 电極’且上述第3電極係透過上 这弟5電極與上述第4電極靜電結合。 ^上 =專^ 上过第/述剖面中，相對於上述帛卜電極位於 上边第2電極的相反側 ：位方、 11 ·如申嗜直士丨#㈤处 ^乐2兒極相連接。 ° 範圍第1項之半導體裝置， CMOS電曰雕甘#、L ^ /、中，又具備 述第卜：：=上述絕緣層擴展的方向而與上 動作。4刀離地配置’且以低於上述第】電位的電位 12·如申請專利範圍第】項之半導體裝置， 咖電晶體，其係、相對於上述絕緣層而配置於上又= 。電極的相反側’且賦予上述第】電位而動作；U 如申請專利範圍第】2項之半導體裝置，其中， RESUR]，分離@域，其係相對於上 冲铱〇 ; ^巴，，，农增而配置於上 以4極的相反側，且將上述M〇s Μ·如申請專利範圍第】3項之半導體裝置 卞以刀㉝。 共中，於上述 (修 JL 本）314659 1239625 hy ;.1 . ·，·__,. .-·—··«».....**· 第1電極延伸的方向，上述第2電極具有複數個空隙。 1 5 .如申請專利範圍第1 4項之半導體裝置，其中，於上述 第1電極延伸的方向，上述第2電極分割成相互靜電結 合的複數個電極。 (修正本）314659 1239625
    钬3画
TW092112292A 2002-11-28 2003-05-06 Semiconductor device TWI239625B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002345724A JP3846796B2 (ja) 2002-11-28 2002-11-28 半導体装置

Publications (2)

Publication Number Publication Date
TW200409336A TW200409336A (en) 2004-06-01
TWI239625B true TWI239625B (en) 2005-09-11

Family

ID=32322033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112292A TWI239625B (en) 2002-11-28 2003-05-06 Semiconductor device

Country Status (6)

Country Link
US (1) US6844613B2 (zh)
JP (1) JP3846796B2 (zh)
KR (2) KR100573945B1 (zh)
CN (1) CN100377349C (zh)
DE (1) DE10335118B4 (zh)
TW (1) TWI239625B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566333B2 (en) * 2003-08-11 2009-07-28 Electromedical Associates Llc Electrosurgical device with floating-potential electrode and methods of using the same
US7563261B2 (en) * 2003-08-11 2009-07-21 Electromedical Associates Llc Electrosurgical device with floating-potential electrodes
US7557373B2 (en) * 2004-03-30 2009-07-07 Toshiba Matsushita Display Technology Co., Ltd. Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith
US7896875B2 (en) * 2004-07-20 2011-03-01 Microline Surgical, Inc. Battery powered electrosurgical system
US20060255434A1 (en) * 2005-05-12 2006-11-16 Yinon Degani Shielding noisy conductors in integrated passive devices
EP2573814B1 (en) * 2006-09-28 2015-03-11 Fujifilm Corporation Solid-state image sensor
US9070791B2 (en) * 2006-11-15 2015-06-30 International Business Machines Corporation Tunable capacitor
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
JP4973238B2 (ja) 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
US9011426B2 (en) 2010-04-22 2015-04-21 Electromedical Associates, Llc Flexible electrosurgical ablation and aspiration electrode with beveled active surface
US8992521B2 (en) 2010-04-22 2015-03-31 Electromedical Associates, Llc Flexible electrosurgical ablation and aspiration electrode with beveled active surface
US9643255B2 (en) 2010-04-22 2017-05-09 Electromedical Associates, Llc Flexible electrosurgical ablation and aspiration electrode with beveled active surface
EP2568903A2 (en) 2010-05-11 2013-03-20 Electromedical Associates, LLC Brazed electrosurgical device
JP5914209B2 (ja) * 2012-06-25 2016-05-11 旭化成エレクトロニクス株式会社 半導体装置
US9888954B2 (en) 2012-08-10 2018-02-13 Cook Medical Technologies Llc Plasma resection electrode
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
CN106449605B (zh) * 2015-08-12 2018-12-21 中芯国际集成电路制造(上海)有限公司 Mim电容结构
CN106723582A (zh) * 2016-12-13 2017-05-31 北京智芯微电子科技有限公司 一种带有电场分布显示的智能安全帽

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
JPS61168253A (ja) * 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
JPH0547767A (ja) * 1991-08-19 1993-02-26 Yamaha Corp 集積回路装置の配線構造
JPH0547787A (ja) 1991-08-21 1993-02-26 Nec Corp 半導体装置
JP2739004B2 (ja) * 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
EP0565808B1 (en) * 1992-04-17 1996-12-11 STMicroelectronics S.r.l. Junction-isolated high voltage MOS integrated device
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置
JP2912184B2 (ja) 1995-03-30 1999-06-28 日本電気株式会社 半導体装置
JP3563877B2 (ja) 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
CN1244837C (zh) * 1996-10-22 2006-03-08 精工爱普生株式会社 液晶面板用基板和液晶面板
JPH11204733A (ja) 1998-01-14 1999-07-30 Toshiba Corp 半導体装置
US6307252B1 (en) * 1999-03-05 2001-10-23 Agere Systems Guardian Corp. On-chip shielding of signals
JP3398693B2 (ja) * 1999-08-24 2003-04-21 エヌイーシーマイクロシステム株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP2004179496A (ja) 2004-06-24
US20040104455A1 (en) 2004-06-03
US6844613B2 (en) 2005-01-18
TW200409336A (en) 2004-06-01
KR100666517B1 (ko) 2007-01-11
KR100573945B1 (ko) 2006-04-26
DE10335118A1 (de) 2004-06-17
KR20060019634A (ko) 2006-03-03
DE10335118B4 (de) 2012-11-08
CN100377349C (zh) 2008-03-26
JP3846796B2 (ja) 2006-11-15
CN1505145A (zh) 2004-06-16
KR20040047526A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
TWI239625B (en) Semiconductor device
US11735589B2 (en) S-contact for SOI
TW200531275A (en) Semiconductor device
US5264723A (en) Integrated circuit with MOS capacitor for improved ESD protection
TWI357156B (en) A semiconductor structure
CN101834433B (zh) 一种基于互补型scr的静电放电防护电路
TW200816474A (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
JP2005347539A (ja) 半導体装置
TW536801B (en) Structure and fabrication method of electrostatic discharge protection circuit
CN101150145A (zh) 利用场板达到最佳表面横向通量的横向高压器件
US20070075341A1 (en) Semiconductor decoupling capacitor
US20170053930A1 (en) Semiconductor device having a metal oxide metal (mom) capacitor and a plurality of series capacitors and method for forming
TW200308100A (en) Semiconductor device
CN101584045B (zh) 静电放电保护器件以及用于保护半导体器件不受静电放电事件损害的方法
TW201227933A (en) Semiconductor memory device and method of manufacturing the same
TW200406838A (en) Method of designing semiconductor device
TW200830428A (en) Forming reverse-extension metal-oxide-semiconductor device in standard CMOS flow and method for forming thereof
CN105185776B (zh) 天线效应放电回路及其制造方法
CN108257952A (zh) Mos电容与mom电容并联的版图结构
JP2009009984A (ja) 半導体装置及びその製造方法
US9006816B2 (en) Memory device having multiple dielectric gate stacks and related methods
TW200950059A (en) Semiconductor device
TW200428536A (en) Semiconductor device and method for manufacturing the same
CN104576639B (zh) 一种具有小回滞窗口的高压esd保护器件
TW517373B (en) Using lightly doped resistor for output stage electrostatic discharge protection

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees