CN106449605B - Mim电容结构 - Google Patents

Mim电容结构 Download PDF

Info

Publication number
CN106449605B
CN106449605B CN201510493002.3A CN201510493002A CN106449605B CN 106449605 B CN106449605 B CN 106449605B CN 201510493002 A CN201510493002 A CN 201510493002A CN 106449605 B CN106449605 B CN 106449605B
Authority
CN
China
Prior art keywords
electrode
dielectric layer
mim capacitor
capacitor structure
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510493002.3A
Other languages
English (en)
Other versions
CN106449605A (zh
Inventor
冯军宏
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510493002.3A priority Critical patent/CN106449605B/zh
Publication of CN106449605A publication Critical patent/CN106449605A/zh
Application granted granted Critical
Publication of CN106449605B publication Critical patent/CN106449605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种MIM电容结构，包括：介电层，所述介电层包括第一表面和与第一表面相对的第二表面；位于第一表面上的第一电极，位于第二表面上的第二电极，第一电极、第二电极和介电层用于构成功能电容；位于第一表面上的第三电极、位于第二表面上的第四电极，所述第三电极、第四电极以及介电层用于构成辅助电容；第一、第二电极上用于加载第一电压，第三、第四电极上用于加载第二电压，第一电压在所述介电层中形成的电场与第二电压在介电层中形成的电场方向相反，能够有效抑制所述介电层在同一方向的持续电压作用下的电荷俘获现象，进而使得所述功能电容在工作时间较长的情况下，功能电容的电容值不容易发生变化，提高了本发明MIM电容结构的稳定性。

Description

MIM电容结构
技术领域
本发明涉及半导体领域，特别涉及一种MIM电容结构。
背景技术
金属-绝缘体-金属电容(Metal-Insulator-Metal，MIM)结构是现有集成电路中常见的电容结构，由于其能够降低寄生电阻值，进而提高元件共振频率，因此常用于高频器件中。
随着对模拟精度的要求不断提高，MIM电容结构的稳定性已成为集成电路设计的重要问题。
但是现有技术中MIM电容结构的稳定性通常较差，主要体现在工作一段时间后，MIM电容结构的电容值发生变化，使得MIM电容结构所在的集成电路性能变差。
因此，如何能提高MIM电容结构的稳定性，进而提高MIM电容结构所在集成电路的性能，成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种MIM电容结构，提高MIM电容结构的稳定性，进而提高MIM电容结构所在集成电路的性能。
为解决上述问题，本发明提供一种MIM电容结构，包括：
介电层，所述介电层包括第一表面和与所述第一表面相对的第二表面；
位于所述第一表面上的第一电极，位于所述第二表面上的第二电极，所述第一电极、第二电极和位于所述第一电极和第二电极之间的介电层用于构成功能电容；
位于所述第一表面上的第三电极、位于所述第二表面上的第四电极，所述第三电极、第四电极以及位于所述第三电极和第四电极之间的介电层用于构成辅助电容；
所述第一、第二电极上加载有第一电压，用于在所述介电层中形成第一电场；所述第三、第四电极上加载有第二电压，用于在所述介电层中形成第二电场，所述第一电场与所述第二电场方向相反。
可选的，所述第一电极、介电层、第二电极形成于一衬底上。
可选的，所述第三电极和第一电极位于同层，所述第四电极和第二电极位于同层。
可选的，所述功能电容用于外接集成电路，所述功能电容的第一电极用于加载工作电位，第二电极与所述外接集成电路相连；
所述MIM电容结构还包括一控制开关，包括控制端、第一端与第二端，所述控制端用于在接收到控制信号时使第一端和第二端导通，控制端和第一端用于加载所述工作电位，加载于所述控制端的工作电位为所述控制开关的控制信号；
所述辅助电容的第三电极与所述第二端相连，第四电极用于加载基准电位。可选的，所述控制开关为晶体管，所述控制端为所述晶体管的栅极，所述第一端为所述晶体管的源极；所述第二端为所述晶体管的漏极。
可选的，所述晶体管为NMOS。
可选的，所述第三电极包括多个独立的第三子电极，所述第四电极包括多个独立的第四子电极，所述辅助电容包括多个由所述第三子电极、所述介电层和与所述第三子电极对应的第四子电极组成的子电容。
可选的，所述多个子电容呈阵列式排布。
可选的，所述多个子电容围绕所述功能电容排布。
可选的，所述第三电极和第四电极之间的相对面积大于所述第一电极和第二电极之间的相对面积。
可选的，所述第一电极和第三电极为同层金属，所述第二电极和第四电极为同层金属。
与现有技术相比，本发明的技术方案具有以下优点：由于在所述功能电容和辅助电容工作时，所述辅助电容在所述介电层上形成的第二电场与所述功能电容在所述介电层上形成的第一电场方向相反，能够有效抑制所述介电层在同一方向的持续电压作用下的电荷俘获现象，进而使得所述功能电容在工作时间较长的情况下，功能电容的电容值不容易发生变化，提高了本发明MIM电容结构的稳定性，进而提高MIM电容结构所在集成电路的性能。
附图说明
图1是现有技术一种MIM电容结构的电容值随时间变化的示意图；
图2是本发明MIM电容结构一实施例的示意图；
图3是图2所示MIM电容结构在工作时电流流向的示意图；
图4是图2所示MIM电容结构的剖面结构示意图；
图5是图3所示MIM电容结构的俯视结构示意图。
具体实施方式
如背景技术所述，现有技术中MIM电容结构的稳定性通常较差，主要体现在工作一段时间后，MIM电容结构的电容值发生变化，使得MIM电容结构所在的集成电路性能变差。
分析现有技术中MIM电容结构的电容值发生变化的原因，图1是现有技术一种MIM电容结构的电容值随时间变化的示意图，其中横坐标是时间，纵坐标是MIM电容结构中实际电容值与设计电容值的变化程度，以(C-C0)/C0表示，C0为这种MIM电容结构的设计电容值，C为这种MIM电容结构在施加电压后的实际电容值。
图线01表示所述MIM电容结构上施加电压，使得MIM电容结构的电流值为1nA时，所述MIM电容结构电容值的变化程度，可以看出在2000s内，当MIM电容结构持续施加电压时，MIM电容结构的电容值的变化程度随施加电压的持续而不断增大。
图线02表示所述MIM电容结构上停止施加电压后，使得MIM电容结构的电流值为0nA时，所述MIM电容结构电容值的变化程度，可以看出在2000s以后，当MIM电容结构持续施加电压时，MIM电容结构的电容值的变化程度随施加电压的持续而不断减小，逐渐接近设计电容值C0。
MIM电容结构的电容值发生变化的原因与MIM电容结构的介电层有关，当对MIM电容结构的两极板持续的施加同一方向的电压时，所述MIM电容结构的介电层在电压下会发生电荷俘获现象，在介电层中的缺陷在靠近两极板处会俘获正电荷和负电荷，从而使介电层中产生与两极板之间电压方向相反的电场，使MIM电容结构两极板存储电荷的能力变差，从而在宏观上表现为MIM电容结构的电容值C变小。
为了解决所述技术问题，本发明提供一种MIM电容结构，包括：介电层，所述介电层包括第一表面和与所述第一表面相对的第二表面；位于所述第一表面上的第一电极，位于所述第二表面上的第二电极，所述第一电极、第二电极和位于所述第一电极和第二电极之间的介电层用于构成功能电容；位于所述第一表面上的第三电极、位于所述第二表面上的第四电极，所述第三电极、第四电极以及位于所述第三电极和第四电极之间的介电层用于构成辅助电容；
所述第一、第二电极上加载有第一电压，用于在所述介电层中形成第一电场；所述第三、第四电极上加载有第二电压，用于在所述介电层中形成第二电场，所述第一电场与所述第二电场方向相反。
由于在所述功能电容和辅助电容工作时，所述辅助电容在所述介电层上形成的第二电场与所述功能电容在所述介电层上形成的第一电场方向相反，能够有效抑制所述介电层在同一方向的持续电场作用下的电荷俘获现象，进而使得所述功能电容在工作时间较长的情况下，功能电容的电容值不容易发生变化，提高了本发明MIM电容结构的稳定性，进而提高MIM电容结构所在集成电路的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2，示出了本发明MIM电容结构一实施例的示意图。本实施例MIM电容结构包括：
介电层101，所述介电层101包括第一表面111和与所述第一表面111相对的第二表面112。
位于所述第一表面111上的第一电极102，位于所述第二表面112上的第二电极103，所述第一电极102、第二电极103和第一电极102和第二电极103之间的介电层101用于构成功能电容。
位于所述第一表面111上的第三电极104、位于所述第二表面112上的第四电极105，所述第三电极104、第四电极105以及位于第三电极104和第四电极105之间的介电层101用于构成辅助电容。
所述第一、第二电极上加载有第一电压，用于在所述介电层101中形成第一电场，所述第三、第四电极上加载有第二电压，用于在所述介电层101中形成第二电场，所述第一电场与所述第二电场在所述介电层101中方向相反。
在本实施例中，所述第一电极102用于在功能电容工作时接正电位，所述第二电极103用于在功能电容工作时接负电位。所述第三电极104用于在辅助电容工作时接负电位，所述第四电极105用于在辅助电容工作时接正电位。
继续参考图2，所述功能电容用于外接集成电路201，所述功能电容的第一电极102用于加载工作电位Vdd，第二电极103与所述外接集成电路201相连。所述MIM电容结构还包括一控制开关205，为了标示清楚所述控制开关205的结构，图2中控制开关205采用电路图形式表示，所述控制开关205包括：
控制端202、第一端203与第二端204，所述控制端202用于在接收到控制信号时使第一端203和第二端204导通，控制端202和第一端203用于加载所述工作电位Vdd，加载于所述控制端202的工作电位Vdd为所述控制开关205的控制信号；
所述辅助电容的第三电极104与所述第二端204相连，第四电极105用于加载基准电位Vss。
具体地，本实施例中，所述控制开关205为晶体管，所述第一端203为所述晶体管的源极；所述第二端204为所述晶体管的漏极。所述控制端202为所述晶体管的栅极。所述晶体管的栅极和源极用于加载工作电位Vdd，所述晶体管的漏极与所述第三电极104电连接。
本实施例中，所述晶体管为NMOS，但是本发明对所述晶体管的类型不做限制。在其他实施例中，所述晶体管还可以为现有技术的其他类型晶体管。
请参考图3，示出了图2所示MIM电容结构在工作时电流流向的示意图。所述功能电容用于外接集成电路201，当所述功能电容工作时，所述第一电极102上加载工作电位Vdd，所述第二电极103作为向外接集成电路201的输出端，其电位低于工作电位Vdd，虚线301表示了电流从工作电位Vdd流向集成电路201，因此所述第一、第二电极上加载的第一电压方向如虚线301所示，自第一电极102朝向第二电极103。
在对第一电极102加载工作电位Vdd的同时，所述晶体管的栅极也接入了工作电位Vdd，因此所述晶体管处于打开状态，即所述控制开关205打开，所述第三电极104上加载工作电位Vdd，所述第四电极105上接入低于工作电位Vdd的基准电位Vss，虚线302表示了电流从工作电位Vdd流向基准电位Vss，因此，所述第三、第四电极上加载的第二电压方向如虚线302所示，自第四电极105朝向第三电极104。
所述功能电容和辅助电容在工作时的电压都施加在所述介电层101上，在本实施例中，由于所述功能电容和辅助电容共用同一所述介电层101，所述功能电容在工作时，所述第一电压方向如虚线301所示。所述辅助电容在工作时，所述第二电压方向如虚线302所示。因此所述介电层101受到两个方向相反的电压作用。
因此，所述第一电压在所述介电层101中形成的电场与所述第二电压在所述介电层101中形成的电场方向相反。
所述第一电极102和第二电极103之间的介电层101受加在功能电容上的第一电压影响，在所述介电层101中形成的电场，并产生缺陷俘获电荷的现象时，所述第三电极104和第四电极105之间的介电层101受加在辅助电容上的第二电压影响，在所述介电层101中形成与上述电场方向相反的的电场，产生缺陷释放电荷的现象从而在总体上减少了介电层101中的缺陷俘获的电荷，并且减小了第一电压在所述介电层101中形成的电场，能够有效抑制所述介电层101在同一方向的持续电场作用下的电荷俘获现象，进而使得所述功能电容在工作时间较长的情况下，功能电容的电容值不容易发生变化，提高了本发明MIM电容结构的稳定性，进而提高MIM电容结构所在集成电路的性能。
需要说明的是，在本实施例中，所述MIM电容结构还包括所述控制开关205，能够使得功能电容工作时，所述辅助电容同步工作，进而使所述介电层101同时受到两个方向相反的电压，更容易平衡所述介电层101内部的电场，从而更容易抑制所述介电层101在持续电压作用下的电荷俘获现象。
参考图4，图4是本实施例MIM电容结构的剖面结构示意图。所述第一电极102、介电层101、第二电极103形成于一衬底100上。所述第三电极104和第一电极102为同层金属，所述第四电极105和第二电极103为同层金属。
需要说明的是，在本实施例中，所述衬底100的材料为硅。在其他实施例中，所述衬底100还可以为体硅衬底、体锗衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等其他半导体衬底，或者包括至少一层层间介质层的多层堆叠结构，所述衬底100内还可以形成有晶体管、二极管等半导体器件和金属互连结构，本发明对此不作限制。
结合参考图4、图5，图5是本实施例MIM电容结构的俯视结构示意图，为了图示简洁，图5中未示出衬底100。
本实施例中，所述第四电极105包括多个独立的第四子电极107，所述第三电极包括多个独立的第三子电极(未标出)，所述辅助电容包括多个由所述第三子电极、所述介电层101和与所述第三子电极对应的第四子电极107组成的子电容。这样的好处在于，可以在设计所述MIM电容结构时，方便地调节所述子电容的数量和尺寸，从而调节所述功能电容和辅助电容的尺寸比例，进而方便地调节所述MIM电容结构的性能。
在本实施例中，所述多个子电容阵列式排布，并且所述多个子电容围绕所述功能电容排布。这样的好处在于，所述辅助电容利用的部分介电层101包围所述功能电容的部分介电层101，从而使介电层101在功能电容工作时，介电层101中电荷的分布较为均匀，有助于改善所述MIM电容结构的性能。但是本发明对所述多个子电容的排列方式不做限制，在其他实施例中，所述子电容还可以分别位于所述功能电容两侧。
在本实施例中，所述第三电极104和第四电极105之间的相对面积大于所述第一电极102和第二电极103之间的相对面积。这样的好处在于，所述辅助电容上施加的电压对介电层101的影响更大，更有利于抑制所述介电层101中缺陷俘获电荷的现象，从而进一步改善所述MIM电容结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种MIM电容结构，其特征在于，包括：
介电层，所述介电层包括第一表面和与所述第一表面相对的第二表面；
位于所述第一表面上的第一电极，位于所述第二表面上的第二电极，所述第一电极、第二电极和位于所述第一电极和第二电极之间的介电层用于构成功能电容；
位于所述第一表面上的第三电极、位于所述第二表面上的第四电极，所述第三电极、第四电极以及位于所述第三电极和第四电极之间的介电层用于构成辅助电容；
所述第一、第二电极上加载有第一电压，用于在所述介电层中形成第一电场；所述第三、第四电极上加载有第二电压，用于在所述介电层中形成第二电场，所述第一电场与第二电场方向相反；
所述功能电容用于外接集成电路，所述功能电容的第一电极用于加载工作电位，第二电极与所述外接集成电路相连；
所述MIM电容结构还包括一控制开关，包括控制端、第一端与第二端，所述控制端用于在接收到控制信号时使第一端和第二端导通，控制端和第一端用于加载所述工作电位，加载于所述控制端的工作电位为所述控制开关的控制信号；
所述辅助电容的第三电极与所述第二端相连，第四电极用于加载基准电位。
2.根据权利要求1所述的MIM电容结构，其特征在于，所述第一电极、介电层、第二电极形成于一衬底上。
3.根据权利要求2所述的MIM电容结构，其特征在于，所述第三电极和第一电极位于同层，所述第四电极和第二电极位于同层。
4.根据权利要求1所述的MIM电容结构，其特征在于，所述控制开关为晶体管，所述控制端为所述晶体管的栅极，所述第一端为所述晶体管的源极；所述第二端为所述晶体管的漏极。
5.根据权利要求4所述的MIM电容结构，其特征在于，所述晶体管为NMOS。
6.根据权利要求1所述的MIM电容结构，其特征在于，所述第三电极包括多个独立的第三子电极，所述第四电极包括多个独立的第四子电极，所述辅助电容包括多个由所述第三子电极、所述介电层和与所述第三子电极对应的第四子电极组成的子电容。
7.根据权利要求6所述的MIM电容结构，其特征在于，所述多个子电容呈阵列式排布。
8.根据权利要求6所述的MIM电容结构，其特征在于，所述多个子电容围绕所述功能电容排布。
9.根据权利要求1所述的MIM电容结构，其特征在于，所述第三电极和第四电极之间的相对面积大于所述第一电极和第二电极之间的相对面积。
10.根据权利要求1所述的MIM电容结构，其特征在于，所述第一电极和第三电极为同层金属，所述第二电极和第四电极为同层金属。
CN201510493002.3A 2015-08-12 2015-08-12 Mim电容结构 Active CN106449605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510493002.3A CN106449605B (zh) 2015-08-12 2015-08-12 Mim电容结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510493002.3A CN106449605B (zh) 2015-08-12 2015-08-12 Mim电容结构

Publications (2)

Publication Number Publication Date
CN106449605A CN106449605A (zh) 2017-02-22
CN106449605B true CN106449605B (zh) 2018-12-21

Family

ID=58093535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510493002.3A Active CN106449605B (zh) 2015-08-12 2015-08-12 Mim电容结构

Country Status (1)

Country Link
CN (1) CN106449605B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489213A (zh) * 2002-07-19 2004-04-14 ���ǵ�����ʽ���� 集成电路电容器
CN1505145A (zh) * 2002-11-28 2004-06-16 ������������ʽ���� 半导体装置
US20040140487A1 (en) * 2003-01-16 2004-07-22 Nec Electronics Corporation Semiconductor device
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法
CN101047063A (zh) * 2006-03-30 2007-10-03 财团法人工业技术研究院 电容结构
CN101360391A (zh) * 2007-07-31 2009-02-04 俞宛伶 印刷线路板埋入式电容结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489213A (zh) * 2002-07-19 2004-04-14 ���ǵ�����ʽ���� 集成电路电容器
CN1505145A (zh) * 2002-11-28 2004-06-16 ������������ʽ���� 半导体装置
US20040140487A1 (en) * 2003-01-16 2004-07-22 Nec Electronics Corporation Semiconductor device
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法
CN101047063A (zh) * 2006-03-30 2007-10-03 财团法人工业技术研究院 电容结构
CN101360391A (zh) * 2007-07-31 2009-02-04 俞宛伶 印刷线路板埋入式电容结构

Also Published As

Publication number Publication date
CN106449605A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US8987693B2 (en) High density memory device
KR100480603B1 (ko) 일정한 커패시턴스를 갖는 금속-절연체-금속 커패시터를 포함하는 반도체 소자
US10431647B2 (en) Apparatuses and methods for semiconductor circuit layout
CN108257952A (zh) Mos电容与mom电容并联的版图结构
CN106449605B (zh) Mim电容结构
US9276500B2 (en) Reservoir capacitor and semiconductor device including the same
CN108172565A (zh) 一种mom电容及集成电路
TWI514448B (zh) 金屬－絕緣體－金屬電容器及其形成之方法
Bylund et al. Robustness of carbon nanofiber-based MIM capacitors with ultra-high capacitance density to electrical and thermal stress
CN105590923B (zh) Mim电容及其形成方法
TWI626669B (zh) 薄膜電容及其製造方法
Andersson et al. Integrated and Discrete Ultra-Thin Capacitors Based on Carbon Nanofibers with High Capacitance Density
WO2019128911A1 (zh) 一种芯片以及电子设备
Chiang et al. Very high density RF MIM capacitor compatible with VLSI
RU2529885C1 (ru) Сегнетоэлектрический свч конденсатор
Krause et al. Ultra-thin capacitors based on carbon nanofibers with ultra-high capacitance density
KR102051042B1 (ko) 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
CN102157356B (zh) 金属-绝缘体-金属半导体器件的下电极的制备方法
KR102302898B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR100957881B1 (ko) 엠아이엠 캐패시터
KR20130072043A (ko) 반도체 소자 및 제조방법
Landgraf MOM Capacitance Measurements in a 130 nm CMOS Node
Kurui et al. A CMOS embedded RF-MEMS tunable capacitor for multi-band/multi-mode smartphones
KR101057694B1 (ko) 적층형 엠아이엠 캐패시터
KR101100763B1 (ko) 엠아이엠 캐패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant