CN103617888B - 一种微波薄膜电容集成方法 - Google Patents

一种微波薄膜电容集成方法 Download PDF

Info

Publication number
CN103617888B
CN103617888B CN201310567008.1A CN201310567008A CN103617888B CN 103617888 B CN103617888 B CN 103617888B CN 201310567008 A CN201310567008 A CN 201310567008A CN 103617888 B CN103617888 B CN 103617888B
Authority
CN
China
Prior art keywords
electric capacity
film capacitor
thin
photoengraving
vacuum coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310567008.1A
Other languages
English (en)
Other versions
CN103617888A (zh
Inventor
王斌
宋振国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201310567008.1A priority Critical patent/CN103617888B/zh
Publication of CN103617888A publication Critical patent/CN103617888A/zh
Application granted granted Critical
Publication of CN103617888B publication Critical patent/CN103617888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种微波薄膜电容集成方法，步骤一：将一个电容分解成若干个电容串联的结构；步骤二：真空镀膜并光刻蚀下电极图形；步骤三：真空镀膜并光刻蚀介质层图形；步骤四：真空镀膜并光刻蚀上电极图形；步骤五：电镀上电极图形及下电极图形。采用上述方案，解决了采用大介电常数、低损耗因数介质材料制作小容值薄膜电容的工艺实现困难问题。

Description

一种微波薄膜电容集成方法
技术领域
本发明属于微波薄膜电容集成技术领域，尤其涉及的是一种微波薄膜电容集成方法。
背景技术
通信技术的飞速发展极大地促进了微波材料及其器件的研究，而微波器件的片式集成化已经成为目前射频、微波器件的发展趋势，微波薄膜集成电容器就是在这种情况下应运而生的。由于微波薄膜集成电容具有高集成化、低损耗和易耦合等特点，因此实现微波器件的集成化和高品质化具有重要的实际意义和实际价值。在宽频带微波毫米波微带电路中，采用薄膜电容不仅在单位面积内可以获得更大的电容值，而且可以有效地减小电极引线带来的电阻、电感等寄生参数的影响，获得较大的Q值，改善宽带高频特性。
实际工程中薄膜电容多采用平板电容结构，薄膜电容结构示意图如图1所示,即基片101设置上电极104、介质103、下电极102的层状结构。
现有薄膜电容的制作工艺流程是：第一步：在基片上真空镀膜并光刻蚀下电极图形；第二步：真空镀膜并光刻蚀介质层图形；第三步：真空镀膜并光刻蚀上电极图形电镀电极层等。
薄膜电容的电极和介质层一般还包括粘附层、阻挡层，各层之间需要保障良好的粘附性和化学稳定性以满足器件可靠性需求。
现有技术中，为了保证薄膜电容串联到电路中对微波信号驻波比指标，电容器的宽度需要跟微波传输线保持一致，对于小容值电容，需要较大的电极间距离来满足，这样会使得上电极跨越较大的纵向落差，即需要覆盖较高的台阶，如图1所示，这在工艺实现过程中存在较大的困难，即使增大上电极的真空镀膜厚度也不能实现台阶的完全覆盖，造成电容上电极与传输线的连接缺陷，不能满足设计需求。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供一种微波薄膜电容集成方法。
本发明的技术方案如下：
一种微波薄膜电容集成方法，其中，包括以下步骤：
步骤一：将一个电容分解成若干个电容串联的结构；
步骤二：在基片上真空镀膜并光刻蚀下电极图形；
步骤三：真空镀膜并光刻蚀介质层图形；
步骤四：真空镀膜并光刻蚀上电极图形；
步骤五：电镀上电极图形及下电极图形。
所述的微波薄膜电容集成方法，其中，所述步骤一中，所述电容串联为电容首尾相连式的串联。
所述的微波薄膜电容集成方法，其中，所述步骤一中，所述若干个电容为4个电容。
所述的微波薄膜电容集成方法，其中，所述步骤一中，所述若干个电容的电容值相等或不相等。
所述的微波薄膜电容集成方法，其中，所述步骤三中，所述介质层的材料为大介电常数、低损耗因数的介质材料。
所述的微波薄膜电容集成方法，其中，所述步骤三中，所述介质层的厚度为5000-100000nm。
采用上述方案，解决了采用大介电常数、低损耗因数介质材料制作小容值薄膜电容的工艺实现困难问题，可大大制作成品率、降低制作成本；拓宽了大介电常数介质材料的应用领域，同时满足薄膜集成电容的电气性能指标要求。
附图说明
图1为现有技术微波薄膜电容集成示意图。
图2为本发明完成步骤二的示意图。
图3为本发明完成步骤三的示意图。
图4为本发明完成步骤四的示意图。
图5为本发明完成步骤五的示意图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
实施例1
本实施例采用将一个电容分解成几个电容串联的结构形式，即可保持电路传输线宽度的一致性，又能设计出满足要求的电容容值，还能减小每个电容器的电极间距离以减小工艺实现的难度,以4个电容串联为例，设计方案及制作流程如图2-5所示，图中201为基片：
步骤一：将一个电容分解成若干个电容串联的结构；
步骤二：在基片上真空镀膜并光刻蚀下电极图形如图2中的202部分所示；
步骤三：真空镀膜并光刻蚀介质层图形如图3中的203部分所示；
步骤四：真空镀膜并光刻蚀上电极图形如图4-5中的204部分所示；
步骤五：电镀上电极图形及下电极图形。
本发明中，电容可以任意分解成2、3、4...n个电容以实现额定容值及满足加工需求，将电容等效成几个电容的串联形式，采用大介电常数、低损耗因数的介质材料制作薄膜集成电容。
将电容分解成首尾相连的串联结构形式，在保障电气性能指标的前提下，减小电极间距离，从而较容易实现台阶覆盖，降低工艺实现难度，提高成品率，拓宽电容介质材料的选择余地。
实施例2
在上述实施例的基础上，进一步，所述步骤一中，所述电容串联为电容首尾相连式的串联。
在上述实施例的基础上，进一步，所述步骤一中，所述若干个电容为4个电容。
在上述实施例的基础上，进一步，所述步骤一中，所述若干个电容的电容值相等或不相等。
在上述实施例的基础上，进一步，所述步骤三中，所述介质层的材料为大介电常数、低损耗因数的介质材料。
在上述实施例的基础上，进一步，所述步骤三中，所述介质层的厚度为5000-100000nm。
采用上述方案，解决了采用大介电常数、低损耗因数介质材料制作小容值薄膜电容的工艺实现困难问题，可大大制作成品率、降低制作成本；拓宽了大介电常数介质材料的应用领域，同时满足薄膜集成电容的电气性能指标要求。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (3)

1.一种微波薄膜电容集成方法，其特征在于，包括以下步骤：
步骤一：将一个电容分解成若干个电容串联的结构；
步骤二：真空镀膜并光刻蚀下电极图形；
步骤三：真空镀膜并光刻蚀介质层图形；
步骤四：真空镀膜并光刻蚀上电极图形；
步骤五：电镀上电极图形及下电极图形；
所述步骤一中，所述电容串联为电容首尾相连式的串联；所述步骤三中，所述介质层的材料为大介电常数、低损耗因数的介质材料；所述介质层的厚度为5000-100000nm。
2.如权利要求1所述的微波薄膜电容集成方法，其特征在于，所述步骤一中，所述若干个电容为4个电容。
3.如权利要求2所述的微波薄膜电容集成方法，其特征在于，所述步骤一中，所述若干个电容的电容值相等或不相等。
CN201310567008.1A 2013-11-14 2013-11-14 一种微波薄膜电容集成方法 Active CN103617888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310567008.1A CN103617888B (zh) 2013-11-14 2013-11-14 一种微波薄膜电容集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310567008.1A CN103617888B (zh) 2013-11-14 2013-11-14 一种微波薄膜电容集成方法

Publications (2)

Publication Number Publication Date
CN103617888A CN103617888A (zh) 2014-03-05
CN103617888B true CN103617888B (zh) 2016-12-07

Family

ID=50168591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310567008.1A Active CN103617888B (zh) 2013-11-14 2013-11-14 一种微波薄膜电容集成方法

Country Status (1)

Country Link
CN (1) CN103617888B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101803036A (zh) * 2007-09-10 2010-08-11 村田正义 集成化串联型薄膜硅太阳能电池模块及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101803036A (zh) * 2007-09-10 2010-08-11 村田正义 集成化串联型薄膜硅太阳能电池模块及其制造方法

Also Published As

Publication number Publication date
CN103617888A (zh) 2014-03-05

Similar Documents

Publication Publication Date Title
CN103595364A (zh) 一种准分布参数微带高通滤波器
WO2019002931A1 (en) DISTRIBUTED LC FILTER STRUCTURE
CN102064368A (zh) 一种ltcc宽阻带带通滤波器
CN102446898A (zh) 一种多个衬底屏蔽层的集成电路片上电感结构
CN105337014B (zh) 一种小型化不等分威尔金森功率分配器
CN205211911U (zh) 一种小型化不等分威尔金森功率分配器
CN205545171U (zh) 叠层式高通滤波器
CN103617888B (zh) 一种微波薄膜电容集成方法
CN102522402A (zh) 一种新型衬底屏蔽层的片上变压器结构
CN202373582U (zh) 新型衬底屏蔽层的片上变压器结构
TWI331821B (en) Design methods for designing switchable and tunable broadband filters using finite-width conductor-backed coplanar waveguide structures
CN106067376B (zh) 一种超薄表贴型陶瓷电容器的加工方法
CN203660024U (zh) 一种新型叠层片式双工器
CN105896011A (zh) 一种准微带铁氧体环行器内导体的设计计算方法
CN104466336A (zh) 用于4g移动通信的宽带定向耦合器
CN208424321U (zh) 一种自偏置钡微波介质滤波器
CN106329052A (zh) 一种功率分配器
CN100566149C (zh) 宽带高通相位调节器
US8217495B2 (en) High-frequency bridge suspended diode
Zheng et al. Design and fabrication of suspended high Q MIM capacitors by wafer level packaging technology
Ramirez et al. Laser assisted additive manufacturing of CPW mm-wave interdigital capacitors
Wang et al. A compact 2.4/5.2-GHz rat-race coupler on glass substrate
CN107230839A (zh) 天线调谐结构和移动终端
CN103647512B (zh) 一种超宽带信号频段合成电路及合成方法
Houndonougbo et al. A 380–420 MHz two-pole tunable filter using new ferroelectric composite capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190226

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Patentee after: China Electronics Technology Instrument and Meter Co., Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: The 41st Institute of CETC

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Patentee after: CLP kesiyi Technology Co.,Ltd.

Address before: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd.

CP01 Change in the name or title of a patent holder