CN102446898A

CN102446898A - 一种多个衬底屏蔽层的集成电路片上电感结构

Info

Publication number: CN102446898A
Application number: CN2011104422776A
Authority: CN
Inventors: 孙玲玲; 文进才; 苏国东; 郭丽丽
Original assignee: Hangzhou Dianzi University
Current assignee: Hangzhou Dianzi University
Priority date: 2011-12-27
Filing date: 2011-12-27
Publication date: 2012-05-09

Abstract

本发明涉及一种多个衬底屏蔽层的集成电路片上电感结构。本发明包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。本发明的多个衬底屏蔽层能实现更好的衬底隔离，减小衬底损耗，并且通过多个衬底屏蔽层能实现电容功能。

Description

一种多个衬底屏蔽层的集成电路片上电感结构

技术领域

本发明属于微波技术领域，涉及一种多个衬底屏蔽层的集成电路片上电感结构。

背景技术

随着无线通信的快速发展，射频集成电路逐渐朝着低成本、低功耗方向发展。片上电感作为无源器件种的一种基本元件，可以广泛应用于射频单元电路，比如，在低噪声放大器中阻抗匹配、在滤波器中形成滤波网络、在压控振荡器中形成LC振荡、在功率放大器中实现阻抗匹配及滤波作用。

无论是基于GaAs工艺，还是COMS工艺的单元电路都使用了许多片上电感，并且片上电感的面积占去了总面积的一半以上。它的性能直接影响单元电路的整体性能，所以片上电感的设计十分重要。

采用标准CMOS工艺实现的片上平面螺旋型电感的品质因子都较低，一般在10以下，这是由于片上电感存在各种非理想因素引起的。在现在的标准CMOS工艺中，高频时非绝缘的衬底和电感之间的电磁场相互作用引起的损耗。由于衬底的电阻率一般都很低，衬底损耗将成为限制片上电感质量的主要因素。

为了减少衬底的影响，可以加大电感与衬底之间的氧化层的厚度、采用轻掺杂衬底或者使用绝缘衬底（SOI工艺或者单独将电感下的衬底掏空并填充绝缘材料）。这些工艺都与标准CMOS工艺不兼容，会使得成本增加。更好的办法是在标准CMOS工艺的支持下，通过对片上电感进行优化来提高电感的质量，在电感下使用底层金属接地隔离层来将电感和衬底隔离，减小衬底损耗。传统的衬底屏蔽层结构如图1所示。

发明内容

为了克服衬底效应对片上电感的影响，本发明的目的是提供一种多个衬底屏蔽层的片上电感结构，并利用屏蔽层实现电容功能。

本发明解决技术问题所采取的技术方案：

一种多个衬底屏蔽层的集成电路片上电感结构，包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。

作为优选，所述的衬底屏蔽层有两层或三层。

本发明的有益效果：

本发明的多个衬底屏蔽层能实现更好的衬底隔离，减小衬底损耗，并且通过多个衬底屏蔽层能实现电容功能。

附图说明

图1是传统的衬底屏蔽层结构。

图2是本发明利用第一层金属（M1）及第二层金属（M2）作为屏蔽层的立体示意图。

图3是本发明利用第一层金属（M1）及第二层金属（M2）作为屏蔽层的片上电感立体示意图。

图4是本发明利用第一层金属（M1）及第二层金属（M2）作为屏蔽层实现电容功能的截面示意图。

图5是本发明利用第一层金属（M1）、第二层金属（M2）及第三层金属（M3）作为屏蔽层实现电容功能的截面示意图。

具体实施方式

以下结合附图和具体实施方式来详细说明。

在射频集成电路中，流过电感的射频信号很容易通过衬底耦合到电路其它的元件中，特别是对其他的电感造成很大的干扰。采用衬底屏蔽结构能有效地实现信号隔离并减小信号耦合的干扰。同时，对于CMOS工艺而言，因衬底损耗的存在，使得片上集成电感的品质因子都较差。由于射频电路中大量使用电感元件，低品质因子的电感会严重影响射频电路的性能。

如图2、图3所示，本发明包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。本发明能有效地实现电感和衬底的隔离，使得电感磁场与衬底之间实现隔断，避免隔离层中出现涡流损耗，使得衬底损耗减小，同时也减小了对相邻器件的信号串扰。

图3是本发明利用第一层金属（M1）及第二层金属（M2）作为屏蔽层的片上电感立体示意图。射频信号从电感端口1（Port1）进入从端口2（Port2）出来。衬底屏蔽层以第一层金属（M1）及第二层金属（M2层）实现。通过多个衬底屏蔽层能实现电感和衬底更好的隔离。

本发明可以利用多个衬底屏蔽层来实现电容功能，图4为本发明利用第一层金属（M1）及第二层金属（M2）作为屏蔽层来实现电容功能的截面示意图。具体实现方式为：屏蔽层2（用第二层金属M2实现）通过连线连接到电感端口2（Port2），屏蔽层1（用第一层金属M1实现）通过连线接地。这样就可以形成第二层金属（M2）与衬底之间的电容C1、第一层金属（M1）与第二层金属（M2）之间的电容C2，得到总的电容C为电容C1与电容C2的并联。

若图4所示的两层衬底屏蔽层所得到的电容值不够大，则可以用更多层金属实现屏蔽层，比如图5所示为本发明利用第一层金属（M1）、第二层金属（M2）、第三层金属（M3）作为屏蔽层实现电容功能。具体的实现方式为：屏蔽层2（第二层金属M2）通过连线连接到电感端口2（Port2），屏蔽层1（第一层金属M1）与屏蔽层3（第三层金属M3）分别接地。这样就可以得到第二层金属（M2）与衬底之间的电容C1、第一层金属（M1）与第二层金属（M2）之间的电容C2、第三层金属（M3）与第二层金属（M2）之间的电容C2，得到总的电容C为电容C1与电容C2的并联。

Claims

1.一种多个衬底屏蔽层的集成电路片上电感结构，其特征在于：包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。

2.根据权利要求1所述的集成电路片上电感结构，其特征在于：所述的衬底屏蔽层共有两层或三层。