CN203774434U

CN203774434U - 一种片上功率合成器

Info

Publication number: CN203774434U
Application number: CN201420109891.XU
Authority: CN
Inventors: 冯卫锋; 章国豪; 周磊; 唐鹏; 孙亚楠; 曾斌
Original assignee: Core Microelectronics Technology (shanghai) Co Ltd
Current assignee: Core Microelectronics Technology (shanghai) Co Ltd
Priority date: 2014-03-11
Filing date: 2014-03-11
Publication date: 2014-08-13
Anticipated expiration: 2024-03-11

Abstract

本实用新型涉及射频无源器件领域，公开了一种片上功率合成器。本实用新型包含：N个叠层型变压器；其中，N为大于或者等于2的自然数；N个叠层型变压器次圈依次串联；其中，每一个叠层型变压器的主圈与次圈的电感结构相同，且形状均为圆形；主圈与次圈位于非相邻金属层；每个主圈的两端为片上功率合成器的一对输入端口，用于接收一对输入信号，并将接收的信号输出至次圈；N个叠层型变压器的次圈将接收到的信号以串联的形式将能量合成后通过片上功率合成器的输出端口Pout输出。由于圆形结构的主圈与次圈减小了其寄生电阻，而且，主圈与次圈位于非相邻金属层，减小了主次圈之间的寄生耦合电容，从而提高了片上功率合成器的合成效率。

Description

一种片上功率合成器

技术领域

本实用新型涉及射频无源器件领域，特别涉及一种片上功率合成器。

背景技术

随着射频通信技术与半导体技术的快速发展，功率放大器作为发射系统中的重要组成部分，对整个系统起着至关重要的作用，其中，采用CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺设计的功率放大器由于成本优势更是受到越来越多的关注。但是，随着集成电路特征尺寸的减小，晶体管的击穿电压越来越低，从而很大程度上限制了PA（Power Amplifier，功率放大器）的输出功率，在这种情况下，功率合成技术成为了目前提高PA芯片输出功率常用且非常有效的方式。

目前，在CMOS工艺下，由于片上变压器易于集成的优点，片上功率合成器广泛应用于功率放大器的芯片设计之中，以此满足对输出功率的要求。其中，功率合成器常用的变压器功率合成结构按照其耦合方式分为两种：（1）横向耦合的交错型片上功率合成器；（2）垂直耦合的叠层型功率合成器。

对于功率合成器而言，效率是衡量其性能指标好坏的一个关键因素。而影响功率合成器合成效率的主要因素有变压器自身电感值、Q值以及主次圈之间耦合强度及其寄生耦合电容。通常情况下，根据所选取的CMOS工艺，通过采用厚金属层设计片上功率合成器可以达到提高Q值的目的，从而提高功率合成效率。

另外，通过采用叠层结构设计片上功率合成器可以实现减小面积同时增加耦合强度的目的。

然而，对于叠层结构而言，虽然采用相邻金属层可以实现增强耦合强度的目的，但是也不可避免的增加了寄生耦合电容，降低了片上功率合成器的功率合成效率。

实用新型内容

本实用新型的目的在于提供一种片上功率合成器，减小了变压器主次圈之间的寄生耦合电容，明显地改善了片上功率合成器的合成效率。

为解决上述技术问题，本实用新型提供了一种片上功率合成器，包含：N个叠层型变压器；其中，N为大于或者等于2的自然数；

所述N个叠层型变压器次圈依次串联；其中，每一个所述叠层型变压器的主圈与次圈的电感结构相同，且形状均为圆形；所述主圈与所述次圈位于非相邻金属层；

每个所述主圈的两端为所述片上功率合成器的一对输入端口，用于接收一对输入信号，并将接收的信号输出至所述次圈；

所述N个叠层型变压器的次圈将接收到的信号以串联的形式将能量合成后通过所述片上功率合成器的输出端口Pout输出。

本实用新型实施方式相对于现有技术而言，是利用N个叠层型变压器次圈依次串联，在每一个叠层型变压器的主圈的两端接收一对输入信号并输出至次圈，而N个叠层型变压器的次圈以串联的形式将能量合成后通过片上功率合成器的输出端口Pout输出，实现功率合成的目的，其中，N为大于或者等于2的自然数；同时，每一个叠层型变压器的主圈与次圈的电感结构相同，且形状均为圆形；由于圆形结构的主圈与次圈可以减小其寄生电阻，从而提高了叠层型变压器的Q值（即品质因数），有助于提高片上功率合成器的合成效率；而且，主圈与次圈位于非相邻金属层，采用这种布局增大了主次圈之间的距离，从而在主次圈重叠面积相同的条件下减小了主次圈之间的寄生耦合电容，因为在主次圈重叠的面积相同的条件下，寄生耦合电容与主次圈之间的距离成反比，其公式为：其中，c为寄生耦合电容，S为两导体之间重叠的面积，d为两导体之间的距离。这样，通过减小主次圈之间的寄生耦合电容，提高了片上功率合成器的合成效率。

另外，所述主圈采用第一金属层M1与第二金属层M2并联的结构；

所述次圈位于第四金属层M4；

其中，所述第一金属层M1、所述第二金属层M2与所述第四金属层M4的排列顺序依次为：第一金属层M1、第二金属层M2与第四金属层M4。

由于主圈采用了第一金属层与第二金属层并联的结构，次圈采用第四金属层，其中，各层按第一金属层、第二金属层与第四金属层的次序排列，这样，相对于采用相邻金属层的布局而言，增加了主圈与次圈之间的距离，从而在主次圈重叠面积相同的条件下减小了主次圈之间的寄生耦合电容，提高了片上功率合成器的合成效率。

另外，所述第四金属层的材料为铝金属。第四金属层的材料采用铝金属是现有成熟的技术，保证了本实用新型实施方式的可行性。

另外，所述一对输入信号为单端等幅反相电压信号。由于CMOS PA实际工作时，满摆幅输出，输出阻抗很小，并且两端电压幅度相同，相位相反，等效于一对等幅反相的理想的电压源，其中，一对等幅反相的理想的电压源输出的信号为一对单端等幅反相电压信号。直接将单端等幅反相电压信号代替CMOS PA输出的信号作为片上功率合成器的输入信号，技术简单，易于实现，有利于推广普及。

另外，所述N等于4。由于采用4个叠层型变压器既可以提供合适的功率输出，又保证了片上功率合成器占用合适的面积，所以增加了片上功率合成器的实用性。

附图说明

图1是根据本实用新型第一实施方式的片上功率合成器结构示意图；

图2是根据本实用新型第一实施方式中的片上功率合成器的应用电路示意图；

图3是根据本实用新型第二实施方式的片上功率合成器的等效电路图；

图4是根据本实用新型第二实施方式中片上功率合成器的合成效率与寄生耦合电容的关系示意图；

图5a是根据本实用新型第二实施方式的片上功率合成器的俯视图；

图5b是根据本实用新型第二实施方式中的片上功率合成器的主圈与次圈的具体结构示意图；

图6是根据本实用新型第二实施方式的片上功率合成器的主次圈剖面图；

图7是根据本实用新型第二实施方式中的寄生耦合电容为c2的片上功率合成器的主次圈剖面图；

图8是根据本实用新型第二实施方式中的寄生耦合电容为c3的片上功率合成器的主次圈剖面图；

图9是根据本实用新型第二实施方式的片上功率合成器中单个叠层型变压器的主次圈放置于不同的三种情况对应的寄生耦合电容示意图；

图10是根据本实用新型第二实施方式的片上功率合成器中单个叠层型功率合成器的主次圈放置于不同金属层的三种情况对应的合成效率图；

图11是根据本实用新型第二实施方式中的片上功率合成器的测试电路示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本实用新型的第一实施方式涉及一种片上功率合成器，具体结构如图1所示，包含：N个叠层型变压器；其中，N为大于或者等于2的自然数。

具体地说，N个叠层型变压器次圈依次串联；其中，每一个叠层型变压器的主圈与次圈的电感结构相同，且形状均为圆形。由于高频时，直角和锐角具有更强的电磁辐射，进而产生更大的线圈损耗，而圆形结构等效于n边形，其中，n为大于或者等于4的自然数，且n很大；当n很大时，n边形相邻两边的夹角很大，可以减弱电磁辐射，进而减小线圈损耗，所以圆形结构的主圈与次圈可以减小其寄生电阻，从而提高叠层型变压器的Q值（即品质因数），这样，有助于提高片上功率合成器的合成效率。

每个主圈的两端为片上功率合成器的一对输入端口，用于接收一对输入信号，并将接收的信号输出至次圈；其中，主圈与次圈采取磁耦合的方式。也就是说，每个叠层型变压器包含两个输入端口，用于接收一对输入信号；其中，这一对输入信号为单端等幅反相电压信号。换句话说，这对信号通过磁耦合的方式从主圈耦合至次圈。

N个叠层型变压器的次圈将接收到的信号以串联的形式将能量合成后通过片上功率合成器的输出端口（Pout）输出，即实现功率合成并输出。

在本实施方式中，主圈与次圈位于非相邻金属层。由于主圈与次圈位于不相邻的金属层，这样，在提高叠层型变压器Q值的基础上，采用这种布局增大了主、次圈之间的距离，从而在主、次圈重叠面积相同的条件下减小了主、次圈之间的寄生耦合电容，提高了片上功率合成器的合成效率。

另外，片上功率合成器还包含接地端口（GND）。具体地说，N个叠层型变压器包含N个次圈，这N个次圈分别通过N-1个连接线依次相连后，其中两个次圈的非串联的端口中一个为片上功率合成器的输出端口（Pout），另一个为接地端口（GND）。

在实际应用中，片上功率合成器可以对差分放大器输出的信号进行合并，具体电路如图2所示。N对差分放大器为N个叠层型变压器提供N对输入信号。也就是说，片上功率合成器是将N对差分放大器输出的信号进行合成。

其中，N对差分放大器与N个叠层型变压器一一对应；每对差分放大器输出一对输入信号。具体地说，每对差分放大器包含第一差分放大器与第二差分放大器；第一差分放大器输出的信号与第二差分放大器输出的信号为单端等幅反相电压信号。

与现有技术相比，是利用N个叠层型变压器次圈依次串联，每一个叠层型变压器接收一对输入信号并通过主圈耦合至次圈，而N个叠层型变压器的次圈以串联的形式将能量合成后通过输出端口（Pout）输出，实现功率合成的目的，其中，N为大于或者等于2的自然数；同时，每一个叠层型变压器的主圈与次圈的电感结构相同，且形状均为圆形；由于圆形结构的主圈与次圈可以减小辐射损耗，进而减小其寄生电阻，从而提高了叠层型变压器的Q值，有助于提高片上功率合成器的合成效率；而且，主圈与次圈位于非相邻金属层，采用这种布局增大了主次圈之间的距离，从而在主次圈重叠面积相同的条件下减小了主次圈之间的寄生耦合电容，提高了片上功率合成器的合成效率。

需要说明的是，在本实施方式中，N个叠层型变压器既可以相同，也可以不同。在N个叠层型变压器均相同时，片上功率合成器设计简单，且实用性强，易于推广。

本实用新型的第二实施方式涉及一种片上功率合成器。第二实施方式为第一实施方式的进一步细化，并给出了具体的片上功率合成器的等效电路。在本实用新型第二实施方式中，片上功率合成器为片上片上功率合成器，包含4个叠层型变压器，具体如3所示。由于采用4个叠层型变压器既可以提供合适的功率输出，又保证了片上功率合成器占用合适的面积，所以增加了片上功率合成器的实用性。

具体地说，如图3所示，每一个叠层型变压器的主、次圈的电感与其寄生电阻分别为L₁、R₁，主、次圈的耦合系数为K，主、次圈寄生耦合电容为C₁。单端等幅反相电压信号分别从从主圈的两端输入，通过叠层型变压器将能量耦合到次圈，然后每个次圈通过串联的形式将能量合成后并输出，从而实现功率合成的目的。

由于寄生耦合电容C₁的存在，对于不同的端口阻抗存在差异，从而影响了片上功率合成器功率合成效率，具体如图4所示，当L₁=0.8nH（纳亨）、R₁=0.5Ω（欧姆）、k=1时，叠层型变压器主、次圈寄生耦合电容C₁分别为0.000000pF（皮法）、4.000000pF与5.000000pF时对片上功率合成器合成效率的影响，其中，横轴为输入信号的频率，单位为吉赫（GHz），纵轴为片上功率合成器功率的合成效率，m1、m2、m3分别表示C₁为0.000000pF（皮法）、4.000000p F与5.000000pF时片上功率合成器合成效率的曲线。可以看出，主、次圈寄生耦合电容越小，片上功率合成器功率平均合成效率越高。

在本实施方式中，所用芯片采用SMIC（中芯国际）1P8M0.13-μmCMOS工艺，片上功率合成器由4个主圈及依次串联的4个次圈组成，其中，主圈与次圈采取垂直耦合的结构，即以垂直耦合的形式叠加构成，具体如图5所示。

在图5中，501为主圈，502为次圈。

其中，主圈采用第一金属层（M1）与第二金属层（M2）并联的结构；次圈位于第四金属层（M4），主圈与次圈布局的剖面图如图6所示，由于本实用新型中未采用第三金属层（M3），因此该金属层所处位置采用介质填充。在本实施方式中，第一金属层、第二金属层与第四金属层的排列顺序依次为：第一金属层、第二金属层与第四金属层，且第四金属层的材料为铝金属。第四金属层的材料采用铝金属是现有成熟的技术，保证了本实用新型实施方式的可行性。

本领域的技术人员可以理解，在CMOS工艺中，金属层是惯用术语，至于各金属层填充的材料是金属还是介质，要视具体情况而定，且第一金属层、第二金属层、第三金属层与第四金属层依次排列。

其中，M1、M2、M3与M4的厚度分别为0.38μm（微米）、0.9μm、3μm、1.25μm，M1与M2之间的距离为0.7μm，M2与M3之间的距离为0.7μm，M3与M4之间的距离为0.87μm，这样，主圈与次圈之间的距离就是（0.7+3+0.87）μm即为4.57μm。以该种方式布局的寄生耦合电容记为c1。

当主圈与次圈采用相邻金属层时，比如其剖面图如图7与图8所示的两种情况：

（1）、主圈采用第一金属层（M1）与第二金属层（M2）并联的结构；次圈采用第三金属层（M3），其中，M3的材料为与M1、M2的材料相同的金属，M1、M2与M3的排列顺序依次为：M1、M2与M3。M1、M2与M3的厚度分别为0.38μm、0.9μm与3μm，M1与M2之间的距离为0.7μm，M2与M3之间的距离为0.7μm，这样，主圈与次圈之间的距离就是0.7μm。以该种方式布局的寄生耦合电容记为c2。

（2）、主圈采用第二金属层（M2）与第三金属层（M3）并联的结构；次圈采用第四金属层（M4），其中，M3的材料为与M2、M4的材料相同的金属，M2、M3与M4的排列顺序依次为：M2、M3与M4。M2、M3与M4的厚度分别为0.9μm、3μm与1.25μm，M2与M3之间的距离为0.7μm，M3与M4之间的距离为0.87μm，这样，主圈与次圈之间的距离就是0.87μm。以该种方式布局的寄生耦合电容记为c3。

以上三种情况下的寄生耦合电容如图9所示，其中，横轴是输入信号的频率，单位为GHz，纵轴是寄生耦合电容，单位是pF。可以看出，c1的值最小，也就是，采用本实用新型中的主次圈布局层次的寄生耦合电容最小。

在进行功率合成时，4对单端等幅反相电压信号分别从4对输入端口P1⁺与P1^-、P2⁺与P2^-、P3⁺与P3^-、P4⁺与P4^-输入，并通过磁耦合将能量传输到次圈，4个次圈将接收到的信号通过输出端口Pout将4对输入信号的功率进行合成输出。

对于采用以上三种主次圈的布局的片上功率合成器，其功率合成效率如图10所示，其中，横轴为输入信号的频率，单位为GHz，纵轴是合成效率；m4为寄生耦合电容为c1时片上功率合成器的合成效率，m5为寄生耦合电容为c2时片上功率合成器的合成效率，m6为寄生耦合电容为c3时片上功率合成器的合成效率。可以看出，采用本实用新型中的主次圈布局层次的片上功率合成器的合成效率m4最高，特别是在关心频点1.95GHz处的合成效率明显优于其他两种片上功率合成器。

在本实施方式中，为了验证本实施方式中的片上功率合成器可以达到功率合成的目的，利用等效于一对差分放大器的一对等幅反相的理想的电压源输出的一对信号作为输入信号，具体如图11所示。

其中，单端等幅反相电压信号分别从等效电源U1与-U1中输出并从主圈的两端输入，通过叠层型变压器将能量耦合到次圈，然后每个次圈通过串联的形式将能量合成后并输出，从而实现功率合成的目的。

需要说明的是，在本实施方式中列举的数字只是实现本实用新型的一种具体形式，但本实用新型不仅限于此一种实现形式。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims

1.一种片上功率合成器，其特征在于，包含：N个叠层型变压器；其中，N为大于或者等于2的自然数；

2.根据权利要求1所述的片上功率合成器，其特征在于，所述主圈采用第一金属层M1与第二金属M2层并联的结构；

所述次圈位于第四金属层M4；

3.根据权利要求2所述的片上功率合成器，其特征在于，所述第四金属层M4的材料为铝金属。

4.根据权利要求1所述的片上功率合成器，其特征在于，所述一对输入信号为单端等幅反相电压信号。

5.根据权利要求1所述的片上功率合成器，其特征在于，所述主圈与所述次圈采取垂直耦合的结构。

6.根据权利要求1所述的片上功率合成器，其特征在于，所述主圈与所述次圈采取磁耦合的方式。

7.根据权利要求1所述的片上功率合成器，其特征在于，所述N等于4。

8.根据权利要求1所述的片上功率合成器，其特征在于，所述片上功率合成器还包含接地端口GND。