CN108598644A - 一种n层射频基板及设计方法 - Google Patents

Abstract

本发明公开了一种n层射频基板及设计方法，所述的射频基板包括n层基板衬底和n‑1层填充介质，n≥4；所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；所述的n层基板衬底之间均由介质填充，共有n‑1层，从上到下依次为第一介质层至第n‑1介质层，介电常数依次记为ε1至ε(n‑1)，厚度依次记为d1至d(n‑1)；通过选择ε1和d1来调节M1‑M2层叠耦合器的性能，通过选择ε2和d2来调节M1‑M2绕线电感Q值，通过选择介电常数ε(n‑1)和d(n‑1)来调节到地电容，通过选择d(n‑1)来调节隔离性能。本发明能够方便自主地根据需要进行选择，在优化性能的同时优化面积，从而在相同面积上实现更多的电子元器件功能，提高集成度。

Description

一种n层射频基板及设计方法

技术领域

本发明涉及射频前端领域，具体涉及一种n层射频基板及设计方法。

背景技术

射频前端是射频收发器和天线之间的一系列组件，包括发射通路和接收通路；具体主要包括功率放大器(PA)、天线开关(Switch)、滤波器(Filter)、双工器(Duplexer)和低噪声放大器(LNA)等，直接影响着信号的收发质量。

随着各种手持通信终端以及可穿戴设备越来越小，对射频前端的集成度的要求越来越高。而射频基板广泛应用于射频前端上，其集成度也在不断的提高，如何在更小尺寸的基板上实现更多的电子元器件功能是目前射频基板的一个重要发展方向。

发明内容

为了克服现有技术的困难，本发明提出了一种n层射频基板及设计方法，可以在n层基板上实现各种电子元器件的功能。

一种n层射频基板的设计方法，所述的射频基板包括n层基板衬底和n-1层填充介质，n≥4；所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；所述的n层基板衬底之间均由介质填充，共有n-1层，从上到下依次为第一介质层至第n-1介质层，介电常数依次记为ε1至ε(n-1)，厚度依次记为d1至d(n-1)；通过选择ε1和d1来调节M1-M2层叠耦合器的性能， 通过选择ε2和d2来调节M1-M2绕线电感Q值， 通过选择介电常数ε(n-1)和d(n-1)来调节到地电容， 通过选择d(n-1)来调节隔离性能。

所述的第一介质层的ε1≥4.2，d1≤40μm，优化M1-M2层叠耦合器耦合度和方向性；所述的第二介质层的ε2≤3.7，d2≥60μm，优化M1-M2绕线电感Q值。

所述的第一介质层采用6785GT_K，所述的第二介质层采用GEA-705G。

所述的设计方法，提高介电常数ε(n-1)和减小d(n-1) 的厚度，从而提高到地电容的容值。

所述的设计方法，提高d(n-1)，从而提高Mn与相邻层之间的隔离性能。

一种根据所述的设计方法得到的射频基板，包括n层基板衬底和n-1层填充介质，n≥4；所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；所述的n层基板衬底之间均由介质填充，共有n-1层，从上到下依次为第一介质层至第n-1介质层，介电常数依次记为ε1至ε(n-1)，厚度依次记为d1至d(n-1)。

所述的第一介质层采用6785GT_K，所述的第二介质层采用GEA-705G，d1≤40μm，d2≥60μm。

本发明的有益效果：

本发明通过选择介质材料GEA-705G和6785GT_K或者其他可用作基板加工的介质材料，以及控制介质的厚度，比较容易地获得需要的基板性能。在设计中能够方便自主地根据需要进行选择，在优化性能的同时优化面积，从而在相同面积上实现更多的电子元器件功能，提高集成度。具体表现在：

A、通过选择ε1和d1来调节M1-M2层叠耦合器的性能，

B、通过选择ε2和d2来调节M1-M2绕线电感Q值，

C、通过选择介电常数ε(n-1)和d(n-1)来调节到地电容，

D、通过选择d(n-1)来调节隔离性能。

附图说明

图1为n层射频基板结构图；

图2为传统耦合器示意图；

图3为M1-M2绕制电感示意图；

图4为M(n-1)-Mn到地电容示意图。

图1中，第一金属层至第n金属层，依次记为M1至Mn，n-1层填充介质，从上到下依次为第一介质层至第n-1介质层。

图2中输入端口功率P1，直通端口功率P2，耦合端口功率P3，隔离端口功率P4；

图3中输入端口Port1，输出端口Port2，填充部分金属层M1第一金属层M1，无填充部分第二金属层M2，M1-M2过孔Via12；

图4中第n-1金属层M(n-1)，第n金属层Mn，电容容值C，第n-1层介质厚度d(n-1)。

具体实施方式

以下结合附图和实施方式对本发明做进一步的阐述，但本发明的实施方法不限于此。

如图1所示，一种n层射频基板的设计方法，所述的射频基板包括n层基板衬底和n-1层填充介质，n≥4；所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；所述的n层基板衬底之间均由介质填充，共有n-1层，从上到下依次为第一介质层至第n-1介质层，介电常数依次记为ε1至ε(n-1)，厚度依次记为d1至d(n-1)；通过选择ε1和d1来调节M1-M2层叠耦合器的性能，通过选择ε2和d2来调节M1-M2绕线电感Q值，通过选择介电常数ε(n-1)和d(n-1)来调节到地电容，通过选择d(n-1)来调节隔离性能。

所述的设计方法，所述的第一介质层的ε1≥4.2，优化M1-M2层叠耦合器耦合度和方向性，d1≤40μm；所述的第二介质层的ε2≤3.7，优化M1-M2绕线电感Q值，d2≥60μm。

所述的第一介质层采用6785GT_K，所述的第二介质层采用GEA-705G。

所述的设计方法，提高介电常数ε(n-1)和减小d(n-1) 的厚度，从而提高到地电容的容值。

所述的设计方法，提高d(n-1)，从而提高Mn与相邻层之间的隔离性能。

根据所述的设计方法得到的射频基板，包括n层基板衬底和n-1层填充介质，n≥4；

所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；所述的n层基板衬底之间均由介质填充，共有n-1层，从上到下依次为第一介质层至第n-1介质层，介电常数依次记为ε1至ε(n-1)，厚度依次记为d1至d(n-1)。

所述的射频基板，d1≤40μm，d2≥60μm，所述的第一介质层采用6785GT_K，所述的第二介质层采用GEA-705G。

如图2所示，传统耦合器是从无线信号主干通道中提取出一小部分信号的射频器件。分别记其输入端、直通端、耦合端、隔离端的功率为P1、P2、P3、P4。耦合器的重要指标是耦合度和插损，分别用C和IL表示。耦合度C是耦合端口与输入端口的功率之比，用dB作单位时，一般是负值。插损IL是输出端口与输入端口的功率之比。耦合度C的绝对值越大，耦合器插损IL的绝对值越小。方向性表示耦合器耦合功率时定向性能的好坏，用D来表示。D越小，表明耦合器的隔离端口传输功率越大，方向性越差，D越大，表明耦合器的隔离端口传输功率越小，方向性越好。通常，方向性系数D一般要大于10dB。

以dB表示的话，有下列关系：

插损IL=10lg(P2/P1)

耦合度C=10lg(P3/P1)

方向性D=10lg(P3/P4) 。

特别地，M1和M2构成的叠层耦合器，其耦合系数和方向性与ε1和d1有密切的关系。通过选择ε1和d1来优化金属层叠耦合器的性能。由于基板加工的精密程度的限制，d1的尺寸一般为几十μm，典型地，在40μm左右。同时，同一层金属（如M1与M1、M2与M2）之间的间距一般在50μm左右，因此，通过M1/M2形成M1-M2 stack形状的耦合器在实现较高的耦合度上有明显的优势，并容易获得更高的方向性。当选择d1=40μm，第一介质层材料6785GT_K，相较于选择d1=40μm，第一介质层材料GEA-705G，M1-M2层叠耦合器有较强的耦合度和较好的方向性，而6785GT_K的介电常数是4.2，GEA-705G的介电常数是3.7。当选择d1＜40μm，第一介质层材料GEA-705G，相较于d1=40μm，第一介质层材料为GEA-705G时，耦合器的耦合度和方向性更优。所以，如果选择6785GT_K作为第一介质层材料，选择d1＜40μm，则可以得到更好的层叠耦合器性能。

如图3所示，通过选择ε2和d2来优化M1-M2绕线电感Q值。典型地，d2=60μm。当选择d2=60μm，第二介质层材料GEA-705G，相较于选择d2=60μm，第二介质层材料6785GT_K，M1-M2绕线电感有较高的Q值，而GEA-705G的介电常数是3.7，6785GT_K的介电常数是4.2。当选择d2＞60μm，第二介质层材料GEA-705G，相较于选择d2=60μm，第二介质层材料GEA-705G，M1-M2绕线电感有较高的Q值。原因是d2越大，M1-M2绕线电感上的电信号由于电磁感应在M4上形成的涡流越小，因而能量损失越小，Q值越高。所以，如果选择GEA-705G作为第二介质层材料，选择d2＞60μm，则可以得到更高Q值的M1-M2绕线电感。

如图4所示，M(n-1)和Mn之间可以实现到地的电容，此电容的性能参数与ε(n-1)以及d(n-1)的大小有关。由容值计算公式C=ε(n-1)*S/d(n-1)可得，ε(n-1)较大，d(n-1)较小而S保持恒定时，可以获得较大的电容容值，即为了得到较大的容值，可以选择较小的d(n-1)或较大的ε(n-1)。M(n-1)与Mn之间可由高介电常数电介质填充，典型地，其相对介电常数可以达到几十或几百，通过此种方式实现的电容容值可达到几~十几pF级别，有利于实现射频无源器件的更高集成。

与传统的PCB相比，本发明通过选择介质材料GEA-705G和6785GT_K或者其他可用作基板加工的介质材料，以及控制介质的厚度，比较容易地获得需要的基板性能。ε1通常选择得较大，可选介电常数较大的6785GT_K，d1根据基板加工规则及需要选择得较小，典型地，d1≤40μm，近而优化金属层叠耦合器的性能；ε2通常选择得较小，可选介电常数较小的GEA-705G，d2根据基板加工规则及需要选择得较大，典型地，d2≥60μm，近而优化M1-M2的绕线电感Q值。同时，d2较大时金属层M1，M2与M3之间可以形成更好的隔离。此外，根据需要选择高介电常数ε(n-1)和较小的介质厚度d(n-1)，从而获得较大的到地电容，提高基板的集成度。

以上实施方式仅用于说明本发明，并不是用于对本发明应用范围的限制，本领域技术人员可以根据本发明的原理和应用实例对本发明做出各种变型的修改，这些变型和修改也在本发明的保护范围之内。

Claims (7)

1.一种n层射频基板的设计方法，其特征在于，

所述的射频基板包括n层基板衬底和n-1层填充介质，n≥4；

所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；

所述的n层基板衬底之间均由介质填充，共有n-1层，从上到下依次为第一介质层至第n-1介质层，介电常数依次记为ε1至ε(n-1)，厚度依次记为d1至d(n-1)；

通过选择ε1和d1来调节M1-M2层叠耦合器的性能，

通过选择ε2和d2来调节M1-M2绕线电感Q值，

通过选择介电常数ε(n-1)和d(n-1)来调节到地电容，

通过选择d(n-1)来调节隔离性能。

2.根据权利要求1所述的设计方法，其特征在于，

所述的第一介质层的ε1≥4.2，d1≤40μm，优化M1-M2层叠耦合器耦合度和方向性；

所述的第二介质层的ε2≤3.7，d2≥60μm，优化M1-M2绕线电感Q值。

3.根据权利要求2所述的设计方法，其特征在于，所述的第一介质层采用6785GT_K，所述的第二介质层采用GEA-705G。

4.根据权利要求1所述的设计方法，其特征在于，

提高介电常数ε(n-1)和减小d(n-1) 的厚度，从而提高到地电容的容值。

5.根据权利要求1所述的设计方法，其特征在于，提高d(n-1)，从而提高Mn与相邻层之间的隔离性能。

6.一种根据权利要求1所述的设计方法得到的射频基板，其特征在于，包括n层基板衬底和n-1层填充介质，n≥4；

所述的基板衬底由上至下依次为第一金属层至第n金属层，依次记为M1至Mn，其中Mn接地；

所述的n层基板衬底之间均由介质填充，共有n-1层，从上到下依次为第一介质层至第n-1介质层，介电常数依次记为ε1至ε(n-1)，厚度依次记为d1至d(n-1)。

7.根据权利要求6所述的射频基板，其特征在于，

所述的第一介质层采用6785GT_K，所述的第二介质层采用GEA-705G，d1≤40μm，d2≥60μm。