CN103337494A

CN103337494A - 电感结构

Info

Publication number: CN103337494A
Application number: CN2013102271817A
Authority: CN
Inventors: 李琛; 田鑫; 何学红
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2013-06-08
Filing date: 2013-06-08
Publication date: 2013-10-02

Abstract

本发明公开了一种电感结构，包括片上电感以及位于所述片上电感下方的屏蔽层，所述屏蔽层包括至少一个屏蔽单元，所述屏蔽单元包括一对垂直方向上相互平行设置的金属上下极板，所述金属上下极板之间具有绝缘介质；所述金属上极板接电源，所述金属下极板接地。本发明充分利用片上电感下方的面积以实现稳压和电磁屏蔽的功能。

Description

电感结构

技术领域

本发明涉及集成电路领域，特别涉及一种集成电路片上电感结构。

背景技术

电感是射频收发机前端中的重要无源器件，射频前端收发机模块需要用到集成电感的主要有：电感结构、功率放大器、振荡器、上变频混频器等。电感在这些模块中均扮演了重要的作用。

以电感结构为例，电感结构是射频收发机中的重要模块之一，主要用于通讯系统中将接收自天线的信号放大，便于后级的接收机电路处理。正是由于噪声放大器位于整个接收机紧邻天线的最先一级，它的特性直接影响着整个接收机接收信号的质量。对于电感结构来说，电感的性能直接决定了电感结构的增益、噪声、阻抗匹配等。

通常来说，Q值是一个电感性能的重要指标之一，较高的Q值意味着电感的储能损耗更少，也就是说电感与衬底之间的隔离较好。另外，对一个电感的评估除了电感值、Q值等常规性能指标外，在射频系统中还包括电感对其他电路的影响，如果电感本身与周围电路的隔离较好，那么电感在工作中将会不影响其他电路的工作。由于硅集成电感的面积通常较大，如何在保证电感性能的同时，加强电感与衬底、电感与其他电路的隔离，对于应用于射频前端的模块来说有着重要的意义。

图1所示为现有技术中电感结构的示意图，其通过衬底无源掩蔽层的结构来实现电感与衬底的隔离。通常来说，对于一个8层金属层次的集成电路芯片而言，顶层金属和次顶层金属常用来制作集成电感1，而第一层金属则用来制作如图1所示的位于电感1下方的无源掩蔽隔离层2，无源掩蔽隔离层2由多条独立且本身呈90度直角形状的第一层金属线构成。这些第一层金属线与集成电感1所产生的涡电流方向垂直，从而达到无源掩蔽隔离层2切断电感电磁效应对衬底的影响。值得注意的是，由于电感的面积通常较大（如300微米×300微米），在其下方制作无源掩蔽层固然能起到电磁隔离的作用，但也会占据电感下方的较大面积。

发明内容

本发明的主要目的在于克服现有技术的缺陷，充分利用电感区域下方的面积，使屏蔽层兼具电磁隔离和稳压电容的作用。

为达成上述目的，本发明提供一种电感结构，包括片上电感以及位于所述片上电感下方的屏蔽层，所述屏蔽层包括至少一个屏蔽单元，所述屏蔽单元包括一对垂直方向上相互平行设置的金属上下极板，所述金属上下极板之间具有绝缘介质；所述金属上极板接电源，所述金属下极板接地。

优选的，所述屏蔽单元的金属上极板形成于所述片上电感下一层的金属层，所述屏蔽单元的金属下极板形成于所述金属上极板下方的金属层。

优选的，所述屏蔽单元的金属下极板形成于所述金属上极板下一层的金属层。

优选的，所述片上电感形成于顶层金属层和次顶层金属层。

优选的，所述屏蔽单元的个数为多个且相邻的所述屏蔽单元间具有间隔。

优选的，所述屏蔽单元的个数为4个，以所述片上电感的中心对称分布。

优选的，所述绝缘介质为高介电常数介质。

本发明的有益效果于，将MIM电容作为电感结构的屏蔽隔离层，能够起到片上电感与衬底，片上电感与其他电路之间的隔离作用。进一步的，充分利用了片上电感下方的较大面积形成MIM电容连接于电源电压和地之间，起到稳压作用。相较于现有技术，本发明有效节省了传统电源电压稳压MOS晶体管在芯片上占用的面积。

附图说明

图1为现有技术中电感结构的示意图。

图2为本发明实施例电感结构中屏蔽单元的示意图。

图3为本发明实施例电感结构的俯视图。

图4为本发明较佳实施例电感结构的俯视图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明的电感结构包括片上电感和位于片上电感下方的屏蔽层，屏蔽层包括至少一个屏蔽单元。值得注意的是，在本发明中是以MIM电容作为该屏蔽单元。众所周知，现代集成电路工艺中，MIM电容是一种非常常见的电容。其为平板电容，由两层金属极板分别作为上下电极，中间为绝缘介质层。一般来说，MIM电容的上极板采用顶层金属制作，下极板采用次顶层金属制作。而本发明的电感结构，为充分利用片上电感下方的面积，以MIM电容作为屏蔽单元。请参照图2，其所示为屏蔽单元的示意图。屏蔽单元20包括一对垂直方向上相互平行设置的金属上下极板201、202，金属上下极板之间具有绝缘介质；其中金属上极板接电源VDD，下极板接地GND；绝缘介质例如为氮化硅、氧化硅等高介电常数(k)的电介质材料。连接VDD和连接GND的金属上下极板在交流或者高频下形成了交流地的效应，在片上电感下方切断了电感电磁效应对衬底的影响，满足了电感与衬底的掩蔽隔离效果，从而能够很好地在片上电感磁场和衬底之间实现隔断，使得衬底损耗减小。此外，由于MIM电容连接在电源电压VDD和地GND之间，即相当于在芯片的电源电压和地之间连接了一个大电容，起到了电源电压的稳压效果。值得指出的是，对于传统电源电压稳压MOS晶体管来说，为了保证MOS电容值足够大，通常需要很大的MOS晶体管面积且会独立占据集成电路芯片的相当一部分面积，造成芯片的面积成本增加。而本发明则巧妙利用MIM电容来形成片上电感下方的屏蔽层，MIM电容同时可等效为电源电压的稳压电容，因此充分利用了片上电感区域下方的较大面积，无需再额外增加芯片面积设置稳压MOS晶体管，可有效节省的成本。在本发明的一具体实施例中，片上电感10为正方形螺旋线圈，由顶层金属和次顶层金属制作而成，金属上极板201位于次顶层金属下一层的第一金属层，金属下极板202则位于金属上极板201下层的第二金属层，此时由于上下极板之间的距离最小，所得到的MIM电容值更大。当然在其他实施例中，金属下极板也可以由金属上极板下方的其他金属层形成，同样可在金属上下极板之间形成MIM电容起到电磁隔离以及稳压的效果。

图3所示为本发明一实施例的电感结构的俯视图，其中屏蔽层具有一个屏蔽单元20。此时，片上电感10下方的屏蔽层为一个MIM电容，最大程度地提高片上电感区域下方的面积利用率，使得MIM稳压电容更大，从而更好地实现了电源电压和地之间的稳压效果。

图4所示为本发明的一较佳实施例的电感结构的俯视图，其中，屏蔽层具有多个屏蔽单元20。如图4所示，屏蔽单元的个数为4个，且相邻的屏蔽单元之间具有间隔。4个屏蔽单元在片上电感1的中心对称分布，中间形成“十”字型间隔。当然在其他实施例中，屏蔽单元的数量也可为2个，3个等等，本发明并不限于此。由于多个屏蔽单元20相互隔开，切断了片上电感在水平方向所产生的涡电流，因此除了在片上电感下方切断了电感电磁效应对衬底的影响之外，也对片上电感磁场和其他电路之间实现隔断，减小了对其他电路器件的信号串扰，进一步提升了电感结构屏蔽层的屏蔽隔离效果。

综上，本发明所提出的电感结构，将MIM电容作为电感结构屏蔽层的屏蔽单元，不仅能够起到片上电感与衬底，片上电感与其他电路之间的隔离作用，更能够起到电源电压的稳压作用。因此，相较于现有技术，本发明充分利用了片上电感下方的较大面积，有效减少了传统电源电压稳压MOS晶体管在芯片上占用的面积，节省了成本。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims

1.一种电感结构，包括片上电感以及位于所述片上电感下方的屏蔽层，所述屏蔽层包括至少一个屏蔽单元，其特征在于，

所述屏蔽单元包括一对垂直方向上相互平行设置的金属上下极板，所述金属上下极板之间具有绝缘介质；所述金属上极板接电源，所述金属下极板接地。

2.根据权利要求1所述的电感结构，其特征在于，所述屏蔽单元的金属上极板形成于所述片上电感下一层的金属层，所述屏蔽单元的金属下极板形成于所述金属上极板下方的金属层。

3.根据权利要求2所述的电感结构，其特征在于，所述屏蔽单元的金属下极板形成于所述金属上极板下一层的金属层。

4.根据权利要求2所述的电感结构，其特征在于，所述片上电感形成于顶层金属层和次顶层金属层。

5.根据权利要求1所述的电感结构，其特征在于，所述屏蔽单元的个数为多个且相邻的所述屏蔽单元间具有间隔。

6.根据权利要求5所述的电感结构，其特征在于，所述屏蔽单元的个数为4个，以所述片上电感的中心对称分布。

7.根据权利要求1所述的电感结构，其特征在于，所述绝缘介质为高介电常数介质。