CN102142819B

CN102142819B - 基于变压器的射频功率放大器

Info

Publication number: CN102142819B
Application number: CN 201110052311
Authority: CN
Inventors: 刘元; 王阆
Original assignee: ZYW Microelectronics Inc
Current assignee: Beijing Angrui Microelectronics Technology Co.,Ltd.
Priority date: 2011-03-04
Filing date: 2011-03-04
Publication date: 2013-02-13
Anticipated expiration: 2031-03-04
Also published as: CN102142819A

Abstract

本发明涉及一种基于变压器的射频功率放大器。所述功率放大器包括依次连接的输入变压器、驱动电路、功率放大电路、阻抗匹配网络、输出变压器；所述输入变压器的输入端分别连接单端射频输入信号RF_IN和地，输出端连接驱动电路的输入端，将单端的射频输入信号变为差分信号输出给驱动电路，驱动电路差分信号放大后输出给功率放大电路；功率放大电路采用共源共栅结构。本发明通过在基板上集成电感、电容、变压器等器件，在最大限度利用CMOS工艺优点的条件下，有效的避免了CMOS工艺对放大器性能的影响，提高了电路的效率；所述射频功率放大器相对于传统的全集成的射频功率放大器能具有更高的功率和效率，性能更加稳定。

Description

基于变压器的射频功率放大器

技术领域

本发明涉及射频功率放大器技术领域，特别是指一种基于变压器的射频功率合成技术。

背景技术

为了满足移动设备的发射需要，射频功率放大器通常需要达到数瓦的输出功率，要满足如此大的输出功率，通常采用阻抗变换、功率合成或两者方式结合使用来实现。由于变压器技术可以同时完成阻抗变换和功率合成的功能，在射频功率放大器设计中得到广泛的应用。

目前采用变压器的射频功率放大器工艺主要分为片上集成和片外设置两种方式。片上集成主要采用CMOS工艺或GaAs等工艺将变压器和其他电路集成在一块芯片中；片外设置主要是采用在基板或者PCB板上设置变压器，而其他的电路则采用CMOS工艺或GaAs工艺集成在一起。虽然GaAs工艺实现的射频功率放大器能够很好的满足各种需要，但是其集成度太低且成本较高，不利于产品的市场竞争。相对于GaAs工艺，CMOS工艺在价格上具有明显的优势，目前市场上已经有少量的采用CMOS工艺实现的全片集成的射频功率放大器芯片，但由于CMOS工艺自身的缺点，如：击穿电压低、增益低、衬底损耗高、弱线性、稳定性较差（相对GaAs工艺）等，使得片上集成的电感和变压器的损耗大，品质因子Q低，对功率放大器的设计极为不利。为了达到额定的功率、效率和稳定性等性能指标，射频功率放大器中实现强功率耦合的变压器就必须采用特殊的工艺技术或者采用特殊的技术构架，如IPD（Integrated Passive Device:集成无源器件）工艺技术和DAT（Distributed Active Transformer:分布式有源变压器）技术构架。IPD工艺技术采用非常厚的顶层金属实现变压器虽然能够降低损耗提高性能，但是成本较高不利于产业化；DAT技术构架虽然一定程度上能改善变压器的性能,但是其在CMOS衬底上的损耗相对比较大，而且很容易引起不稳定问题，最重要的是这种DAT结构所占芯片面积非常大，一定程度上增加了芯片成本，不利于产品的市场竞争。因此，很有必要设计出一种射频功率放大器芯片，既能够兼顾CMOS工艺价格便宜的优点同时又能克服片上电感品质因子Q低、易击穿的缺点，并使其便于调节，以满足移动通信设备对高性能、低成本、小体积的要求。

传统的采用变压器实现功率合成和阻抗变换的射频功率放大器的实现方式其电路中包括N（N=2,3,4……）个匝数比为1:1的变压器101，如图1所示变压器101的初次级电流相等(I₁=I_L)，次级的电压为初级电压相加的和(V_L=V₁+……+V_N)，次级阻抗为初级阻抗的N倍，输出功率为输入功率的N倍。由于变压器在电路中会占据很大的面积，功率越大，所需要的变压器的个数也就会越多，并且各个变压器输入与输出的耦合相对比较低，损耗相对较高，变压器的性能就会受到影响。典型的如图2所示为美国专利US7068104 B2，其输出端实现功率合成的变压器采用N个1:1的变压器201，N越大，所需要的变压器的个数越多，面积越大，成本越高。

发明内容

本发明需解决的问题是：（1）传统的基于变压器的功率合成的射频功率放大器采用CMOS工艺时，变压器损耗大，放大器品质因子Q低、性能不稳定的问题；（2）随着功率的增加，变压器的个数和面积增加,性能反而降低，同时不便于调节的问题。

为解决上述问题，本发明所采取的技术方案为：提供一种基于m:n变压器的射频功率放大器，包括输入变压器、驱动电路、控制电路、功率放大电路、阻抗匹配网络、输出变压器、输出电容及限压和限流电路。

所述输入变压器的输入端分别连接单端射频输入信号RF_IN和地，输出端连接驱动电路的输入端，将单端的射频输入信号变为差分信号输出给驱动电路。

所述功率放大电路采用共源共栅结构，所述驱动电路输出端分别连接功率放大电路中两共源晶体管的输入端，将输入变压器输出的差分信号放大后输出给功率放大电路。

功率放大电路中两共栅晶体管的漏极分别连接阻抗匹配网络的输入端，阻抗匹配网络的输出端连接到输出变压器的输入端，输出变压器一输出端接地，另一输出端与电容连接，作为射频功率放大器的输出端口，输出电容的另一端接地。

所述控制电路与驱动电路连接；限压和限流电路两端分别连接两共栅晶体管漏极。

所述功率放大电路中两共源晶体管的源极通过键合线接地；两共源晶体管的漏极分别连接到两共栅晶体管的源极；两共栅晶体管栅极接入偏置电压Vbias。

进一步的，所述输出变压器输入输出线圈匝数比为m:n，其中m=1,2,3……, n=1,2,3……，且m不等于n。

更进一步的，所述驱动电路、控制电路、限压和限流电路及功率放大电路组成的模块采用CMOS工艺制作，集成于CMOS芯片内；由阻抗匹配网络和输出变压器、输出电容组成的模块和输入变压器以及键合线集成于基板上。

与以往技术相比，本发明具有以下优点：

1）本发明所述射频功率放大器相对于传统的全集成的射频功率放大器能具有更高的功率和效率，性能更加稳定；

2）本发明将输入输出线圈比为m:n的变压器利用到射频功率放大器中，起到阻抗匹配和功率合成的作用，解决了传统技术上变压器个数和面积随功率增加而增加、性能却下降的缺点,有效降低了成本，提高了功率放大器性能；

3）本发明通过在基板上集成电感、电容、变压器等器件，克服了CMOS工艺对这些器件性能的影响，在最大限度利用CMOS工艺优点的条件下，有效的避免了CMOS工艺对放大器性能的影响，提高了电路的效率。

附图说明

图1为传统的用变压器实现功率合成的架构方案图；

图2 为美国专利US7068104 B2采用的射频功率放大器架构框图；

图3 为本发明所述射频功率放大器实施架构方案图；

图4 为本发明所述射频功率放大器实施例二；

图5为本发明所述射频功率放大器实施例三。

具体实施方式

为了便于本领域技术人员理解，下面结合附图及实施例对本发明作进一步的详细说明。

本发明所揭示的射频功率放大器如图3所示。该射频功率放大器包括输入变压器301、驱动电路302、控制电路303、共源共栅（Cascode）结构的功率放大电路300、阻抗匹配网络308、输出变压器309、输出电容310、限压和限流电路311以及键合线312。其中功率放大电路300包括共源晶体管304、305和共栅晶体管306和307。阻抗匹配网络308采用LC网络。

输入变压器301的输入端分别连接到单端的射频输入信号RF_IN和地，输出端连接到驱动电路302的输入端，将单端的射频输入信号变为差分信号输出给驱动电路302。驱动电路302的输出端分别连接到共源晶体管304和305的输入端313和314，将输入变压器输出的差分信号进行放大并输出给功率放大电路。晶体管304和305的源极连接到键合线312的其中一端320，键合线312的另一端连接地。晶体管304和305的漏极分别连接到共栅晶体管306和307的源极315和316，与共栅晶体管一起组成共源共栅（Cascode）结构以提高增益，偏置电压Vbias为共栅晶体管306和307提供直流偏置，共栅晶体管306和307的漏极317和318分别连接LC网络308的输入端317和318，LC网络308的输出端连接到输出变压器309的输入端，输出变压器309的一个输出端连接到地，另一个输出端324连接到电容310作为射频功率放大器的输出端口，电容310的另一端接地。控制电路303连接到驱动电路302，实现电平转换和温度补偿，为功率放大电路提供稳定的电源和控制信号。

在射频功率放大器中，晶体管漏极的直流与交流电压之和可达到大于3倍的电源电压，这就给晶体管的栅氧化层击穿带来危险。在射频功率放大器中，晶体管所能承受的最高电压Vmax受到晶体管击穿电压的限制，而最小电压则受到过驱动电压的限制。本发明中所述的功率放大电路采用了共源共栅（Cascode）结构，能够提高射频功率放大器增益和输出电压的摆幅，降低对晶体管最大电流能力的要求，提高功率放大器的效率。

为了防止用CMOS工艺实现的放大管被击穿，具体实施时，共栅管采用厚栅晶体管，并结合限压和限流电路311可有效防止放大管被击穿。

本发明中所述功率放大电路采用了差分结构，其相对单端结构的功放降低了通过衬底耦合而对其它电路的干扰，而且其源极的虚地能够抑制源极的寄生电感带来的增益降低问题。图3中Vbias为共源共栅结构的晶体管共栅极提供偏置电压以维持放大管的正常工作，Vdd位于输出变压器的输入端的中间319，为放大管的漏极提供电压，由于输入管采用了差分结构，Vdd为交流地。

输出电容312起到调节中心频率的作用。

本发明还可配置输入、输出匹配网络（框图中没有画出），用于阻抗匹配以减小射频信号的反射，且可以抑制谐波，提高线性和增益平坦度等。

图3所示实施例中，所述的驱动电路302、控制电路303、限压和限流电路311以及共源共栅晶体管（304、305、306和307）组成的模块322采用CMOS工艺实现。 LC网络308和输出变压器309，输出电容310组成的模块323和输入变压器301组成的模块321以及键合线312在基板上集成。

为了得到足够的输出功率，本发明采用基于m:n(m=1,2,3……, n=1,2,3……,以m:n=1:2为例进行说明)变压器的合成技术，输出端采用匝数比为1:2的变压器实现功率合成和阻抗匹配，有效的减少了电路的面积，降低了成本。由于功率放大电路的Cascode结构的晶体管的输出阻抗比较低，为了实现最大功率传输，需要在Cascode结构的晶体管的输出端进行阻抗匹配， LC网络308起到阻抗匹配的作用，提高了电路的效率，这些阻抗匹配和功率合成电路在基板上实现。匝数比为1:2的变压器309将输出端的50Ω的输出电阻变换为输入端的12.5Ω， LC网络308将变压器输入端的12.5Ω的电阻变换为共源共栅管输出端等值的电阻，实现共源共栅管输出端到变压器输入端的阻抗变换，LC网络308另一个作用是抵消变压器输入电阻的虚部，便于阻抗匹配，起到降低损耗的作用。

采用本发明电路架构还可以有多种不同的实现方式。其一如图4所示，与图3相比，为了提高电路的增益，图4在CMOS工艺实现的共源共栅（Cascode）结构中增加了交叉耦合的晶体管413和414，晶体管413的栅极与晶体管414的漏极416相连，晶体管414的栅极与晶体管413的漏极415相连。图4所示实施例比图3所述实施例增益高。其二如图5所示，该实施例中，先采用变压器实现阻抗变换和功率合成，然后用LC网络508实现阻抗匹配。

综上可知，采用本发明的电路架构设计的射频功率放大器，能够充分利用CMOS工艺的优点，且还可提高射频功率放大器的总体性能，降低了电路的面积，提高了集成度，有效的降低了成本。

以上仅为本发明较优选的实施例，需说明的是，在未脱离本发明构思前提下对其所做的任何微小变化及等同替换，均应属于本发明的保护范围。

Claims

1.基于变压器的射频功率放大器，包括输入变压器（301）、驱动电路（302）、控制电路（303）、功率放大电路（300）、阻抗匹配网络（308）、输出变压器（309）、输出电容（310）及限压和限流电路（311），其特征在于：

所述输入变压器（301）的输入端分别连接单端射频输入信号RF_IN和地，输出端连接驱动电路(302)的输入端，将单端的射频输入信号变为差分信号输出给驱动电路(302);

所述功率放大电路采用共源共栅结构，所述驱动电路(302)输出端分别连接功率放大电路（300）中两共源晶体管(304、305)的输入端，将输入变压器输出的差分信号放大后输出给功率放大电路；

功率放大电路（300）中两共栅晶体管（306、307）的漏极分别连接阻抗匹配网络（308）的输入端，阻抗匹配网络（308）的输出端连接到输出变压器（309）的输入端，输出变压器（309）一输出端接地，另一输出端与输出电容（310）连接，作为射频功率放大器的输出端口，输出电容（310）的另一端接地；

所述控制电路（303）连接到驱动电路（302），实现电平转换和温度补偿，为功率放大电路提供稳定的电源和控制信号，限压和限流电路（311）两端分别连接两共栅晶体管（306、307）漏极；

所述功率放大电路（300）中两共源晶体管（304、305）的源极通过键合线（312）接地；两共源晶体管（304、305）的漏极分别连接到两共栅晶体管（306、307）的源极；两共栅晶体管（306、307）栅极接入偏置电压Vbias。

2.根据权利要求1所述的基于变压器的射频功率放大器，其特征在

于，所述输出变压器（309）输入输出线圈匝数比为m:n，其中m=1,2,3……, n=1,2,3……, 且m不等于n。

3.根据权利要求2所述的基于变压器的射频功率放大器，其特征在于，所述输出变压器（309）输入输出线圈匝数比为1:2。

4.根据权利要求1所述的基于变压器的射频功率放大器，其特征在于，所述驱动电路（302）、控制电路（303）、限压和限流电路（311）及功率放大电路组成的模块（322）采用CMOS工艺制作，集成于CMOS芯片内；由阻抗匹配网络（308）和输出变压器（309）、输出电容（310）组成的模块（323）和输入变压器（301）以及键合线（312）集成于基板上。