CN110752195A - 射频功率芯片封装结构 - Google Patents

射频功率芯片封装结构 Download PDF

Info

Publication number
CN110752195A
CN110752195A CN201911060163.8A CN201911060163A CN110752195A CN 110752195 A CN110752195 A CN 110752195A CN 201911060163 A CN201911060163 A CN 201911060163A CN 110752195 A CN110752195 A CN 110752195A
Authority
CN
China
Prior art keywords
power chip
conductive member
radio frequency
frequency power
blocking capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911060163.8A
Other languages
English (en)
Inventor
顾滕锋
彭虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN201911060163.8A priority Critical patent/CN110752195A/zh
Publication of CN110752195A publication Critical patent/CN110752195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明揭示了一种射频功率芯片封装结构，所述封装结构包括法兰及封装于法兰上的射频功率芯片和隔直电容，所述射频功率芯片包括第一衬底及设于第一衬底上的源极、漏极和栅极，所述隔直电容包括第二衬底及设于第二衬底上的第一极板及第二极板，所述射频功率芯片的漏极与隔直电容的第一极板电性连接，射频功率芯片的源极与隔直电容的第二极板电性连接。本申请中射频功率芯片与隔直电容之间产生谐振，谐振回路的电流不流经衬底及法兰，从而避免了衬底及法兰对谐振回路造成的损耗，在提高射频功率芯片输出阻抗的同时，降低了射频功率芯片的损耗，另外进一步降低对地隔直电容的损耗，有利于提升射频功率放大器的性能。

Description

射频功率芯片封装结构
技术领域
本发明属于射频功率器件技术领域，具体涉及一种射频功率芯片封装结构。
背景技术
射频功率放大器(radio frequency power amplifier，RFPA)是无线通讯系统的重要组成部分，其主要负责将调制后的射频信号放大并通过天线发射出去，其性能直接决定了无线通讯系统的核心指标。
射频功率芯片是射频功率放大器的核心元件，射频功率放大器往往都是50欧姆输入输出阻抗特性，而射频功率芯片端面的阻抗随着功率和频率的增加会逐渐降低，这就给匹配电路的设计造成了难度。为了在一定带宽内获得比较好的射频性能，在射频功率芯片的输出端一般会采用Shunt-L的匹配形式，通过电感与芯片的输出电容在工作带内产生并联谐振来提升阻抗并降低Q值。射频功率芯片输出电容上既有直流又有交流信号，所以采用Shunt-L产生并联谐振时，还必须额外引入电容与参考地之间进行直流信号隔离。
现有技术中射频功率芯片封装结构如图1所示，电容采用MOS电容，电容的第二极板粘接在散热法兰上，芯片的输出端直接通过键合线与电容的第一极板连接，这种做法加工工艺和步骤都比较简单，所以被广泛使用。但是由于谐振电路的电流路径分别都流经了芯片的衬底和MOS电容的衬底，这都会带来不小的损耗，从而影响输出功率和效率。
因此，针对上述技术问题，有必要提供一种射频功率芯片封装结构。
发明内容
有鉴于此，本发明的目的在于提供一种射频功率芯片封装结构，以避免衬底对谐振回路造成的损耗。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种射频功率芯片封装结构，所述封装结构包括法兰及封装于法兰上的射频功率芯片和隔直电容，所述射频功率芯片包括第一衬底及设于第一衬底上的源极、漏极和栅极，所述隔直电容包括第二衬底及设于第二衬底上的第一极板及第二极板，所述射频功率芯片的漏极与隔直电容的第一极板电性连接，射频功率芯片的源极与隔直电容的第二极板电性连接。
一实施例中，所述射频功率芯片上表面设有与漏极电性连接的第一导电件及与源极电性连接的第二导电件，所述隔直电容上表面设有与第一极板和第二极板分别电性连接的第三导电件和第四导电件，所述第一导电件与第三导电件电性连接，第二导电件和第四导电件电性连接。
一实施例中，所述第一导电件与射频功率芯片漏极直接或间接电性连接，第二导电件位于射频功率芯片源极的上方，第二导电件和源极之间设有第一介质层。
一实施例中，所述第一介质层中设有若干连通第二导电件下表面和源极上表面的第一通孔，第一通孔内形成有第一导电柱，所述第二导电件与射频功率芯片的源极通过第一导电柱电性连接。
一实施例中，所述第三导电件位于隔直电容第一极板的上方，第四导电件位于隔直电容第二极板的上方，第三导电件与第一极板、及第四导电件与第二极板之间设有第二介质层。
一实施例中，所述第二介质层中设有若干连通第三导电件下表面和第一极板上表面的第二通孔、及若干连通第四导电件下表面与第二极板上表面的第三通孔，所述第二通孔内形成第二导电柱，第三通孔内形成有第三导电柱，所述第三导电件与隔直电容的第一极板通过第二导电柱电性连接，第四导电件与隔直电容的第二极板通过第三导电柱电性连接。
一实施例中，所述第一导电件与第三导电件通过第一键合线电性连接，第二导电件和第四导电件通过第二键合线电性连接。
一实施例中，所述封装结构中射频功率芯片与隔直电容通过第一键合线和第二键合线形成谐振回路。
一实施例中，所述第一导电件和第二导电件位于同一水平高度，所述第三导电件和第四导电件位于同一水平高度。
一实施例中，所述隔直电容为MIM电容。
与现有技术相比，本发明具有以下优点：
本申请中射频功率芯片与隔直电容之间产生谐振，谐振回路的电流不流经衬底及法兰，从而避免了衬底及法兰对谐振回路造成的损耗，在提高射频功率芯片输出阻抗的同时，降低了射频功率芯片的损耗，另外进一步降低对地隔直电容的损耗，有利于提升射频功率放大器的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中射频功率芯片的封装结构示意图；
图2为现有技术中谐振回路的电路示意图；
图3为本发明一具体实施例中射频功率芯片的封装结构示意图；
图4为本发明一具体实施例中射频功率芯片的封装结构示意图；
图5为本发明一具体实施例中隔直电容的封装结构示意图；
图6为本发明一具体实施例中谐振回路的电路示意图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明公开了一种射频功率芯片封装结构，包括法兰及封装于法兰上的射频功率芯片和隔直电容，射频功率芯片包括第一衬底及设于第一衬底上的源极、漏极和栅极，隔直电容包括第二衬底及设于第二衬底上的第一极板及第二极板，射频功率芯片的漏极与隔直电容的第一极板电性连接，射频功率芯片的源极与隔直电容的第二极板电性连接。
以下结合具体实施例对本发明作进一步说明。
参图1所示，现有技术中射频功率芯片封装结构采用shunt-L电路结构，包括法兰11及封装于法兰上的射频功率芯片12和隔直电容13，隔直电容13采用MOS电容，隔直电容13的下极板粘接在法兰11上，与芯片漏极相连的导电件121直接通过键合线15与隔直电容13的上极板连接，MOS电容的容值通过介质层14的厚度进行调节。
参图2所示为对比例中的谐振电路，谐振电路的电流回路流经了射频功率芯片的衬底和MOS电容的衬底，这都会带来不小的损耗，从而影响输出功率和效率。
参图3至图5所示，本发明一具体实施例中的射频功率芯片封装结构，其包括法兰21及封装于法兰上的射频功率芯片22和隔直电容23。
其中，射频功率芯片包括第一衬底221及设于第一衬底上的源极222、漏极(未图示)和栅极(未图示)；隔直电容23为MIM电容，即金属-绝缘体-金属型(MIM，Metal-insulator-metal)电容，包括第二衬底231及设于第二衬底上的第一极板232及第二极板233，具体地，第一极板232为上极板，第二极板233为下极板。
本实施例中射频功率芯片22的漏极与隔直电容的第一极板232电性连接，射频功率芯片的源极222与隔直电容的第二极板233电性连接。
具体地，射频功率芯片22上表面设有与漏极(未图示)电性连接的第一导电件223及与源极222电性连接的第二导电件224，隔直电容23上表面设有与第一极板232和第二极板233分别电性连接的第三导电件234和第四导电件235，第一导电件223与第三导电件224电性连接，第二导电件234和第四导电件235电性连接。优选地，本实施例中的第一导电件223和第二导电件224位于同一水平高度，第三导电件234和第四导电件235位于同一水平高度。
参图3、图4所示，本实施例中第一导电件223与射频功率芯片22漏极(未图示)直接或间接电性连接，如直接形成于漏极上方或通过布线层电性连接，第二导电件224位于射频功率芯片源极222的上方，第二导电件224和源极222之间设有第一介质层225。
另外，第一介质层225中设有若干连通第二导电件下表面和源极上表面的第一通孔，第一通孔内形成有第一导电柱226，第二导电件224与射频功率芯片的源极222通过第一导电柱226电性连接。
参图3、图5所示，第三导电件234位于隔直电容第一极板232的上方，第四导电件235位于隔直电容第二极板233的上方，第三导电件234与第一极板232、及第四导电件235与第二极板233之间设有第二介质层236。
另外，第二介质层中设有若干连通第三导电件下表面和第一极板上表面的第二通孔、及若干连通第四导电件下表面与第二极板上表面的第三通孔，第二通孔内形成第二导电柱237，第三通孔内形成有第三导电柱238，第三导电件234与隔直电容的第一极板232通过第二导电柱237电性连接，第四导电件235与隔直电容的第二极板233通过第三导电柱238电性连接。
参图3所示，本实施例中的第一导电件223与第三导电件234通过第一键合线31电性连接，第二导电件224和第四导电件235通过第二键合线32电性连接。
参图6所示为本实施例射频功率芯片封装结构的匹配电路，射频功率芯片与隔直电容通过第一键合线和第二键合线形成谐振回路，具体讲，射频功率芯片源极222连出的第二导电件224通过第二键合线32与隔直电容的第二极板223连出的第四导电件235相连，射频功率芯片漏极连出的第一导电件223通过第一键合线31与隔直电容的第一极板232连出的第三导电件234相连，从而形成谐振回路。
从谐振回路的路径可知，电流不流经第一衬底221、第二衬底231和法兰21，而且芯片的源极(发射极)222和MIM电容的下极板(第二极板)从顶层导电件连出的路径较从连往衬底的路径短很多，这样就大大降低了回路的寄生电阻，减小了损耗。
应当理解的是，本实施例中的隔直电容以MIM电容为例进行说明，在其他实施例中，也可以采用其他电容，如MOM电容、Trench电容等，此处不再一一举例进行说明。
本发明的匹配电路应用领域不局限于射频功率芯片的内匹配，也适用于射频功率放大器微组装电路、射频功率放大器模块等。
射频功率芯片的源极与隔直电容的连接主要起电气连接作用，尽量减小寄生效应，并不局限于上述实施例中的键合线。
由以上技术方案可以看出，本发明具有以下有益效果：
本申请中射频功率芯片与隔直电容之间产生谐振，谐振回路的电流不流经衬底及法兰，从而避免了衬底及法兰对谐振回路造成的损耗，在提高射频功率芯片输出阻抗的同时，降低了射频功率芯片的损耗，另外进一步降低对地隔直电容的损耗，有利于提升射频功率放大器的性能。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种射频功率芯片封装结构，其特征在于，所述封装结构包括法兰及封装于法兰上的射频功率芯片和隔直电容，所述射频功率芯片包括第一衬底及设于第一衬底上的源极、漏极和栅极，所述隔直电容包括第二衬底及设于第二衬底上的第一极板及第二极板，所述射频功率芯片的漏极与隔直电容的第一极板电性连接，射频功率芯片的源极与隔直电容的第二极板电性连接。
2.根据权利要求1所述的射频功率芯片封装结构，其特征在于，所述射频功率芯片上表面设有与漏极电性连接的第一导电件及与源极电性连接的第二导电件，所述隔直电容上表面设有与第一极板和第二极板分别电性连接的第三导电件和第四导电件，所述第一导电件与第三导电件电性连接，第二导电件和第四导电件电性连接。
3.根据权利要求2所述的射频功率芯片封装结构，其特征在于，所述第一导电件与射频功率芯片漏极直接或间接电性连接，第二导电件位于射频功率芯片源极的上方，第二导电件和源极之间设有第一介质层。
4.根据权利要求3所述的射频功率芯片封装结构，其特征在于，所述第一介质层中设有若干连通第二导电件下表面和源极上表面的第一通孔，第一通孔内形成有第一导电柱，所述第二导电件与射频功率芯片的源极通过第一导电柱电性连接。
5.根据权利要求2所述的射频功率芯片封装结构，其特征在于，所述第三导电件位于隔直电容第一极板的上方，第四导电件位于隔直电容第二极板的上方，第三导电件与第一极板、及第四导电件与第二极板之间设有第二介质层。
6.根据权利要求5所述的射频功率芯片封装结构，其特征在于，所述第二介质层中设有若干连通第三导电件下表面和第一极板上表面的第二通孔、及若干连通第四导电件下表面与第二极板上表面的第三通孔，所述第二通孔内形成第二导电柱，第三通孔内形成有第三导电柱，所述第三导电件与隔直电容的第一极板通过第二导电柱电性连接，第四导电件与隔直电容的第二极板通过第三导电柱电性连接。
7.根据权利要求2所述的射频功率芯片封装结构，其特征在于，所述第一导电件与第三导电件通过第一键合线电性连接，第二导电件和第四导电件通过第二键合线电性连接。
8.根据权利要求7所述的射频功率芯片封装结构，其特征在于，所述封装结构中射频功率芯片与隔直电容通过第一键合线和第二键合线形成谐振回路。
9.根据权利要求2所述的射频功率芯片封装结构，其特征在于，所述第一导电件和第二导电件位于同一水平高度，所述第三导电件和第四导电件位于同一水平高度。
10.根据权利要求1所述的射频功率芯片封装结构，其特征在于，所述隔直电容为MIM电容。
CN201911060163.8A 2019-11-01 2019-11-01 射频功率芯片封装结构 Pending CN110752195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911060163.8A CN110752195A (zh) 2019-11-01 2019-11-01 射频功率芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911060163.8A CN110752195A (zh) 2019-11-01 2019-11-01 射频功率芯片封装结构

Publications (1)

Publication Number Publication Date
CN110752195A true CN110752195A (zh) 2020-02-04

Family

ID=69281827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911060163.8A Pending CN110752195A (zh) 2019-11-01 2019-11-01 射频功率芯片封装结构

Country Status (1)

Country Link
CN (1) CN110752195A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280439A (zh) * 2011-05-13 2011-12-14 中国电子科技集团公司第十三研究所 一种微波功率晶体管内匹配网络及其制造方法
CN102956605A (zh) * 2012-11-19 2013-03-06 苏州远创达科技有限公司 一种半导体部件及其制作方法
CN109411436A (zh) * 2018-09-05 2019-03-01 湖北三江航天险峰电子信息有限公司 一种64路模拟量采集bga封装芯片
CN109755181A (zh) * 2019-01-22 2019-05-14 苏州华太电子技术有限公司 基于Dummy结构的MIM电容

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280439A (zh) * 2011-05-13 2011-12-14 中国电子科技集团公司第十三研究所 一种微波功率晶体管内匹配网络及其制造方法
CN102956605A (zh) * 2012-11-19 2013-03-06 苏州远创达科技有限公司 一种半导体部件及其制作方法
CN109411436A (zh) * 2018-09-05 2019-03-01 湖北三江航天险峰电子信息有限公司 一种64路模拟量采集bga封装芯片
CN109755181A (zh) * 2019-01-22 2019-05-14 苏州华太电子技术有限公司 基于Dummy结构的MIM电容

Similar Documents

Publication Publication Date Title
US9978691B2 (en) Semiconductor packages having wire bond wall to reduce coupling
KR100834866B1 (ko) 고주파 전력 증폭기
US8638171B2 (en) Radiofrequency amplifier
CN104681552B (zh) 封装rf功率晶体管器件和rf功率放大器
US9270233B2 (en) Amplifier circuits
US9503030B2 (en) Radio frequency power amplifier
CN108233881A (zh) 紧凑型f类芯片和接线匹配拓扑结构
JP2017184116A (ja) 電力増幅回路
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
US9800213B1 (en) Amplifier devices with impedance matching networks that incorporate a capacitor integrated with a bond pad
CN110797338A (zh) 带匹配的射频功率芯片管芯结构及射频功率放大器
US10784822B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
CN110752195A (zh) 射频功率芯片封装结构
CN106253873B (zh) 一种薄膜体声波谐振器谐波调谐放大模块
US10784821B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
US9257946B2 (en) Amplifier circuits
JP2011041313A (ja) 高周波電力増幅器
CN220653368U (zh) 射频前端模组
JP3238560U (ja) 集積パッケージ電子デバイス構造
CN217643299U (zh) 一种用于增加带宽的阻抗逆变器
US11984413B2 (en) High-frequency power transistor and high-frequency power amplifier
US20220014156A1 (en) Device including power transistor and dc feed path and method
JP2006025405A (ja) 接続回路装置
CN114448356A (zh) 一种功率放大模块以及电子设备
CN103337494A (zh) 电感结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200204

RJ01 Rejection of invention patent application after publication