CN102956605A - 一种半导体部件及其制作方法 - Google Patents

一种半导体部件及其制作方法 Download PDF

Info

Publication number
CN102956605A
CN102956605A CN2012104691226A CN201210469122A CN102956605A CN 102956605 A CN102956605 A CN 102956605A CN 2012104691226 A CN2012104691226 A CN 2012104691226A CN 201210469122 A CN201210469122 A CN 201210469122A CN 102956605 A CN102956605 A CN 102956605A
Authority
CN
China
Prior art keywords
semiconductor
mounting flange
semiconductor device
surface mounted
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104691226A
Other languages
English (en)
Other versions
CN102956605B (zh
Inventor
马强
石秋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innogration Suzhou Co Ltd
Original Assignee
Innogration Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innogration Suzhou Co Ltd filed Critical Innogration Suzhou Co Ltd
Priority to CN201210469122.6A priority Critical patent/CN102956605B/zh
Publication of CN102956605A publication Critical patent/CN102956605A/zh
Application granted granted Critical
Publication of CN102956605B publication Critical patent/CN102956605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

本发明揭示了一种半导体部件，该半导体部件利用表面安装元件形成的被动元件与半导体芯片中的主动元件集成在一块安装法兰上，通过该表面安装元件代替现有的半导体被动元件，使得被动元件和主动元件中的距离尽可能的短，从而减小寄生电容、电感、电阻，提高阻抗的匹配度。另外由于表面安装元件中的被动元件能够在很小的体积下做出很大的电容、电感或电阻，相比较半导体工艺下的被动元件，能够使得大功率器件中的阻抗匹配设计更加灵活，并且有利于提高器件的Q值，降低损耗。同时本发明还揭示了上述半导体部件的制作方法。

Description

一种半导体部件及其制作方法
技术领域
本发明涉及半导体器件生产领域，尤其是一种包含表面安装元件的半导体部件及其制作方法。
背景技术
在一些大功率的高频半导体器件，如射频(RF)器件模块中，将半导体芯片连接到印刷电路板中时，为了提高器件的效率值(Q)，往往需要在半导体芯片和印刷电路板之间引入一些被动元件（如电容、电感、电阻），从而提高半导体芯片和印刷电路板上的阻抗匹配程度。
受限于半导体制作工艺以及半导体材料本身的性质，在半导体芯片上集成被动器件，会使得整个半导体芯片的体积增大，尤其是在制作大电容或大电感时，比如超过1nF的电容或者超过0.1uH的电感，现有的半导体工艺就几乎无法实现。因此普遍的做法是，将半导体芯片安装到印刷电路板上时，在印刷电路板上设置被动元件，然后通过导线将被动元件和半导体芯片连接。
然而这种方法，使得半导体芯片与被动元件之间的距离过长，增加了额外的寄生电容、电感、电阻，对阻抗的匹配程度下降，半导体器件的电性能亦受到影响。因而人们急需找到一种解决被动元件和半导体芯片之间距离过长问题的半导体部件，从而将导线产生的阻抗失配影响降低至最小。
随着技术的发展，表面安装元件（Surface Mount Device,SMD）已经实现微型化和低成本制作。由于表面安装元件的焊接端没有引线或者只有非常短的引线，因利用表面安装元件技术制作而成的被动元件具有低的寄生电容、电感、电阻，使得表面安装元件具有低噪、低延迟等较好的高频特性。因此如果能利用表面安装元件代替现有半导体部件中设置在印刷电路板上的被动元件来进行阻抗匹配，将会进一步提高大功率高频半导体部件的电学特性。
发明内容
有鉴于此，本发明的目的在于提出一种具有表面安装元件的半导体部件及其制作方法，该半导体部件利用表面安装元件形成的被动元件与半导体芯片中的主动元件集成在一块安装法兰上，使得被动元件和主动元件中的距离尽可能的短，从而减小因导线引起的寄生电容、电感、电阻而导致的阻抗失配影响。
根据本发明的目的提出的一种半导体部件，该半导体部件安装于一印刷电路板上，包括安装法兰、设置于该安装法兰上的至少一个主动元件区和至少一个被动元件区，所述主动元件区包括一具有半导体功能器件的半导体芯片，所述被动元件区包括一半导体衬底以及位于该半导体衬底上的至少一个表面安装元件，所述表面安装元件包括至少一个被动元件，所述半导体芯片和所述表面安装元件通过一导线连接。
半导体衬底上包括两个金属焊盘，所述表面安装元件的正负电极固定在该两个金属焊盘上，且其中一个金属焊盘上同时固定用以连接半导体芯片的导线，另一个金属焊盘上固定用以连接安装法兰或印刷电路板的导线。
半导体芯片具有多个输入焊盘和多个输出焊盘，该多个输入焊盘和输出焊盘通过多个导线连接到所述印刷电路板上。
优选的，所述表面安装元件的被动元件为电感、电容或电阻中的一种或几种组合。
优选的，所述安装法兰上还设有至少一个用以匹配半导体芯片输入阻抗的第一金属氧化物半导体电容和至少一个用以匹配半导体芯片输出阻抗的第二金属氧化物半导体电容，该第一金属氧化物半导体电容和该第二金属氧化物半导体电容通过多个导线连接在半导体芯片和印刷电路板之间。
优选的，所述半导体衬底中制作有金属氧化物半导体器件，所述表面安装元件安装于该金属氧化物半导体器件上。
优选的，所述安装法兰上设有封装绝缘介质，该封装绝缘介质将所述安装法兰上的所有器件进行覆盖，使该半导体部件形成封装结构。
优选的，所述安装法兰上设有一可拆卸式保护盖，该保护盖完全覆盖该安装法兰形成封闭腔体，以保护所述安装法兰上所有器件。
同时，本发明的目的还在于提出一种如上所述的半导体部件的制作方法，包括步骤：
提供一安装法兰；
半导体焊接工艺：将一具有半导体功能器件的半导体芯片和一半导体衬底焊接到该安装法兰上；
表面安装元件工艺：在所述半导体衬底上制作两个金属焊盘，将一表面安装元件安装在该半导体衬底上，该表面安装元件的正负极固定在上述两个金属焊盘上；
引线工艺：在所述半导体芯片制作输入输出引线，并利用引线将该半导体衬底上的一个金属焊盘与所述半导体芯片进行连接，同时将另外一个金属焊盘与安装法兰或者一外部印刷电路板进行连接。
具体地，所述半导体焊接工艺中，所述半导体芯片和半导体衬底通过金硅合金在410℃至420℃下进行焊接，或者通过200℃-350℃下的银焊工艺或铅锡焊接工艺进行焊接。。
所述半导体焊接工艺中，还包括将至少一个金属氧化物半导体电容焊接到所述安装法兰上，并通过引线工艺将该金属氧化物电容通过多个引线连接在所述半导体芯片上。
具体地，所述表面安装元件工艺，所述表面安装元件利用导电胶贴装法或者锡铅焊接法固定在所述半导体衬底上。
进一步地，还包括步骤：封装工艺：利用封装绝缘介质将整个安装法兰设有器件的一面进行覆盖，并露出部分输入输出引线，形成封装结构，或者在所述安装法兰上制作一可拆卸式保护盖，该保护盖完全覆盖该安装法兰形成封闭腔体。
进一步地，还包括步骤：印刷电路板工艺：将整个半导体部件安装到一具有多个器件的外部印刷电路板上，并将输入输出引线和所述印刷电路板上的部分器件连接。
与现有技术先比，本发明的优点在于：
第一：由于将表面安装元件与半导体芯片一起设置于安装法兰中，相比将被动元件设置在印刷电路板上的结构，本发明中的被动元件和主动元件之间的距离在一个非常短的范围内，尽可能的降低了由导线引起的寄生电容、电感、电阻，从而提高阻抗的匹配程度，降低损耗。
第二：表面安装元件提高了器件的电学性质。由于表面安装元件能够在很小的体积下做出很大的电容、电感或电阻，相比较半导体工艺下的被动元件，能够使得大功率器件中的阻抗匹配设计更加灵活，并且有利于提高器件的Q值。第三：表面安装元件被制作在一块结构功能非常简单的半导体衬底上，由于表面安装元件和半导体衬底本身的尺寸都非常小，因此半导体部件的整体尺寸可以控制在一个比较小的范围之内。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1给出了本发明半导体部件的结构示意图；
图2是本发明另一种实施方式中的半导体部件的俯视图；
图3是本发明另一种实施方式的结构示意图；
图4是本发明又一种实施方式的结构示意图；
图5是本发明的半导体部件制作方法的步骤流程图。
具体实施方式
正如背景技术中提到的，现有技术中尚无法在半导体芯片上集成大值的被动元件，因此在一些大功率高频器件中，需要将被动元件制作在印刷电路板上，然而这种方式使得被动元件和半导体芯片之间的引线距离过长，从而带来了额外的寄生电容、电感、电阻，影响了半导体芯片和印刷电路板之间的阻抗匹配，降低了器件的电学性质。
为了解决上述问题，本发明在传统的半导体部件的基础上，在安装法兰上集成表面安装元件，利用表面安装元件形成的被动元件，实现低杂感、低损耗的阻抗匹配，在提高器件电性能的同时，大大降低器件的成本。
请参见图1，图1给出了本发明半导体部件的结构示意图。如图所示，本发明的半导体部件包括：安装法兰（flange）10，该安装法兰10为片状金属或其它导电材质，起到承载平台的作用，另外当该半导体部件被安装到一外部印刷电路板时，该安装法兰10同时起到散热的作用。较优地，在做电路设计时，该安装法兰10被接地，为设置在安装法兰10上的所有器件提供地端。在该安装法兰上设置至少一个主动元件区和至少一个被动元件区，主动元件区上通常安装起电路主体功能的有源器件，如分立器件、集成电路等，而被动元件区在安装一些为有源器件提供阻抗匹配功能的无源器件，如电阻、电感、电容等。在图1所示的实施方式中，该主动元件区和被动元件区虽然各自只有1个，但是当运用到实际的半导体部件上时，则可以视具体地运用安排多个主动元件区或被动元件区。
主动元件区包括一具有半导体功能器件的半导体芯片12，半导体芯片12根据半导体部件的功能制作而成，该半导体芯片比如是存储器集成芯片、射频器件芯片、中央处理单元和/或数字信号处理器等等，其通常包括一半导体材料衬底以及在该半导体材料衬底通过镀膜工艺、刻蚀工艺等半导体工艺手段得到的氧化物层、金属层等等。另外作为一个完整的半导体芯片，其表面上设有若干个输入输出焊盘，该多个输入焊盘和输出焊盘通过多个导线连接到所述印刷电路板上或其它需要连接的地方。如图示中的金属垫片（pad）121。
被动元件区包括一半导体衬底11以及位于该半导体衬底11上的至少一个表面安装元件13，该半导体衬底11比如是硅晶片、绝缘体上硅晶片、氧化硅晶片、砷化镓晶片、氮化镓晶片、锗化硅晶片、陶瓷晶片、石英晶片等，其主要作用是给表面安装元件13提供一个安装平台，因为安装法兰10通常为金属或其它导体材料，所以表面安装元件13无法直接安装在法兰上，需要中间增加一层不导电或导电性差的材料。作为本发明优选的方案，半导体衬底11可以和主动元件区中的半导体芯片12利用相同的工艺一次焊接到安装法兰10上，节省了制作步骤。当然如果采用其它材料，比如绝缘的介质材料作为表面安装元件13的安装平台，也是可选的一种方案。进一步地，该半导体衬底11即可以是裸晶，也可以经过简单的半导体工艺加工，比如在衬底上制作氧化层或其它介质层，再做上一层金属，从而形成一个金属氧化物半导体（MOS）器件。
表面安装元件13包括至少一个被动元件，该被动元件比如是电阻、电容、电感中的一种或几种组合。该表面安装元件13的主要作用是匹配半导体芯片12和外部印刷电路板之间的阻抗，从而提高信号的输入输出效率，减少损耗。半导体衬底11上包括两个金属焊盘，表面安装元件13的正负电极固定在该两个金属焊盘上，且其中一个金属焊盘上同时固定用以连接半导体芯片的导线141，半导体芯片12和表面安装元件13通过该导线141连接。另一个金属焊盘上固定用以连接安装法兰或印刷电路板的导线142。当然，当半导体衬底11上同时集成MOS器件时，该半导体衬底11上除了图示中画出的两个金属焊盘之外，还包括其它的多个输入输出焊盘。
请结合图1参见图2，图2是本发明另一种实施方式中的半导体部件的俯视图。如图所示，在安装法兰10上，包括了两个作为主动元件的半导体芯片12和两个作为被动元件的表面安装元件13及位于表面安装元件13下方的半导体衬底11，每个半导体芯片12与相邻的表面安装元件13连接。除此之外，在每个半导体芯片12的两侧还设有至少一个用以匹配半导体芯片12输入阻抗的第一金属氧化物半导体电容151（图示中为两个）和至少一个用以匹配半导体芯片输出阻抗的第二金属氧化物半导体电容152，该第一金属氧化物半导体电容151和该第二金属氧化物半导体电容152通过多个导线143连接在半导体芯片12和印刷电路板18之间。
上述的几个实施方式中，半导体部件采用的都是无封装结构，这种结构的优点在于，当部件制作完成后，人员希望对部件中的各个器件有所调整时，可以很方便的安装、拆除或更换。作为可选的实施方式，本发明的半导体部件也可以采用封装结构实现，请参见图3，图3是本发明另一种实施方式的结构示意图，如图所示，在安装法兰10上增加了封装绝缘介质16，该封装绝缘介质16将安装法兰上的所有器件进行覆盖，使该半导体部件形成封装结构。
请参见图4，图4是本发明又一种实施方式的结构示意图。如图所示，在安装法兰10上设有一可拆卸式保护盖17，该保护盖17完全覆盖该安装法兰10形成封闭腔体，以保护所述安装法兰10上所有器件。
下面，再对本发明的半导体部件的制作方法做详细介绍。请参见图5，图5是本发明的半导体部件制作方法的步骤流程图。如图所示，办发明的半导体部件的制作方法，包括步骤：
S1：提供一安装法兰，该安装法兰的尺寸和材料根据所需制作的具体半导体部件而定。比如当半导体部件是一个复杂电路，需要继承多个半导体芯片时，则可以将该安装法兰的尺寸设计的稍微大点，反之则可以设计成小尺寸的安装法兰。
S2：半导体焊接工艺：将具有半导体功能器件的半导体芯片和半导体衬底焊接到该安装法兰上。具体地，该半导体芯片和半导体衬底通过金硅合金在410℃下进行焊接，或者通过200℃-350℃下的银焊工艺或铅锡焊接工艺进行焊接。。
S3：表面安装元件工艺：在所述半导体衬底上制作两个金属焊盘，将一表面安装元件安装在该半导体衬底上，该表面安装元件的正负极固定在上述两个金属焊盘上。具体地，该表面安装元件利用导电胶贴装法或者锡铅焊接法固定在所述半导体衬底上。
S4：引线工艺：在所述半导体芯片制作输入输出引线，这些输入输出引线往往需要外接到外部印刷电路板上的一些输入输出装置上，使得半导体芯片能够完成对信号的处理和转移。在有封装结构的应用中，这些引线会被延伸到封装体的外围。而内置于安装法兰上的器件之间，主要通过该引线工艺对被动元件和主动元件之间的链接，在本发明中，主要利用引线将该半导体衬底上的一个金属焊盘与所述半导体芯片进行连接，同时将另外一个金属焊盘与安装法兰或者一外部印刷电路板进行连接。
除此之外，在一些需要增加输入输出的匹配电容的应用中，还需要将至少一个金属氧化物半导体电容焊接到所述安装法兰上，并通过引线工艺将该金属氧化物电容通过多个引线连接在所述半导体芯片上。
在一些需要应用到封装结构的半导体部件中，该制作方法进一步包括步骤：封装工艺：利用封装绝缘介质将整个安装法兰设有器件的一面进行覆盖，形成封装结构，或者在所述安装法兰上制作一可拆卸式保护盖，该保护盖完全覆盖该安装法兰形成封闭腔体。
进一步地，还包括步骤：印刷电路板工艺：将整个半导体部件安装到一具有多个器件的外部印刷电路板上，并将输入输出引线和所述印刷电路板上的部分器件连接。
综上所述，本发明的半导体部件及其制作方法，通过在安装法兰上增加表面安装元件，使得主动元件和被动元件之间的距离被尽可能的缩短，从而减少了寄生电容、电感、电阻，提高了半导体芯片和印刷电路板之间的匹配程度。相比较现有技术，本发明应用表面安装元件形成的被动元件，体积小、易于集成，且能够制作出数值较大的电感或电容，从而使得大功率高频器件的性能得到提升。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种半导体部件，该半导体部件安装于一印刷电路板上，其特征在于：包括安装法兰、设置于该安装法兰上的至少一个主动元件区和至少一个被动元件区，所述主动元件区包括一具有半导体功能器件的半导体芯片，所述被动元件区包括一半导体衬底以及位于该半导体衬底上的至少一个表面安装元件，所述表面安装元件包括至少一个被动元件，所述半导体芯片和所述表面安装元件通过一导线连接。
2.如权利要求1所述的半导体部件，其特征在于：所述安装法兰接地，形成所述半导体芯片的地端。
3.如权利要求1所述的半导体部件，其特征在于：所述表面安装元件的被动元件为电感、电容或电阻中的一种或几种组合。
4.如权利要求1所述的半导体部件，其特征在于：所述被动元件区的半导体衬底上包括两个金属焊盘，所述表面安装元件的正负电极固定在该两个金属焊盘上，且其中一个金属焊盘上同时固定用以连接半导体芯片的导线，另一个金属焊盘上固定用以连接安装法兰或印刷电路板的导线。
5.如权利要求1所述的半导体部件，其特征在于：所述半导体芯片具有多个输入焊盘和多个输出焊盘，该多个输入焊盘和输出焊盘通过多个导线连接到所述印刷电路板上。
6.如权利要求1所述的半导体部件，其特征在于：所述安装法兰上还设有至少一个用以匹配半导体芯片输入阻抗的第一金属氧化物半导体电容和至少一个用以匹配半导体芯片输出阻抗的第二金属氧化物半导体电容，该第一金属氧化物半导体电容和该第二金属氧化物半导体电容通过多个导线连接在半导体芯片和印刷电路板之间。
7.如权利要求1所述的半导体部件，其特征在于：所述半导体衬底中制作有金属氧化物半导体器件，所述表面安装元件安装于该金属氧化物半导体器件上。
8.如权利要求1所述的半导体部件，其特征在于：所述安装法兰上设有封装绝缘介质，该封装绝缘介质将所述安装法兰上的所有器件进行覆盖，使该半导体部件形成封装结构。
9.如权利要求1所述的半导体部件，其特征在于：所述安装法兰上设有一可拆卸式保护盖，该保护盖完全覆盖该安装法兰形成封闭腔体，以保护所述安装法兰上所有器件。
10.一种如权利要求1所述的半导体部件的制作方法，其特征在于，包括步骤：
提供一安装法兰；
半导体焊接工艺：将一具有半导体功能器件的半导体芯片和一半导体衬底焊接到该安装法兰上；
表面安装元件工艺：在所述半导体衬底上制作两个金属焊盘，将一表面安装元件安装在该半导体衬底上，该表面安装元件的正负极固定在上述两个金属焊盘上；
引线工艺：在所述半导体芯片制作输入输出引线，并利用引线将该半导体衬底上的一个金属焊盘与所述半导体芯片进行连接，同时将另外一个金属焊盘与安装法兰或者一外部印刷电路板进行连接。
11.如权利要求10所述的半导体部件的制作方法，其特征在于：所述半导体焊接工艺中，所述半导体芯片和半导体衬底通过金硅合金在410℃至420℃下进行焊接，或者通过200℃-350℃下的银焊工艺或铅锡焊接工艺进行焊接。
12.如权利要求10所述的半导体部件的制作方法，其特征在于：所述半导体焊接工艺中，还包括将至少一个金属氧化物半导体器件焊接到所述安装法兰上，并通过引线工艺将该金属氧化物器件通过多个引线连接在所述半导体芯片上。
13.如权利要求10所述的半导体部件的制作方法，其特征在于：所述表面安装元件工艺，所述表面安装元件利用导电胶贴装法或者锡铅焊接法固定在所述半导体衬底上。
14.如权利要求10所述的半导体部件的制作方法，其特征在于：进一步包括步骤：
封装工艺：利用封装绝缘介质将整个安装法兰设有器件的一面进行覆盖，，形成封装结构，或者在所述安装法兰上制作一可拆卸式保护盖，该保护盖完全覆盖该安装法兰形成封闭腔体。
15.如权利要求10所述的半导体部件的制作方法，其特征在于：进一步包括步骤：
印刷电路板工艺：将整个半导体部件安装到一具有多个器件的外部印刷电路板上，并将输入输出引线和所述印刷电路板上的部分器件连接。
CN201210469122.6A 2012-11-19 2012-11-19 一种半导体部件及其制作方法 Active CN102956605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210469122.6A CN102956605B (zh) 2012-11-19 2012-11-19 一种半导体部件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210469122.6A CN102956605B (zh) 2012-11-19 2012-11-19 一种半导体部件及其制作方法

Publications (2)

Publication Number Publication Date
CN102956605A true CN102956605A (zh) 2013-03-06
CN102956605B CN102956605B (zh) 2016-03-23

Family

ID=47765210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210469122.6A Active CN102956605B (zh) 2012-11-19 2012-11-19 一种半导体部件及其制作方法

Country Status (1)

Country Link
CN (1) CN102956605B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237412A (zh) * 2013-03-27 2013-08-07 苏州远创达科技有限公司 一种电子件安装结构及制作方法、电子件产品
CN110752195A (zh) * 2019-11-01 2020-02-04 苏州华太电子技术有限公司 射频功率芯片封装结构
CN111224317A (zh) * 2020-04-20 2020-06-02 深圳市汇顶科技股份有限公司 激光发射装置
CN111328210A (zh) * 2018-12-13 2020-06-23 意法半导体(格勒诺布尔2)公司 用于安装部件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034557A1 (en) * 2001-08-16 2003-02-20 Gupta Prem Swarup Chip carrier for a semiconductor chip module
US20050199999A1 (en) * 2004-03-09 2005-09-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
US20110221033A1 (en) * 2008-12-16 2011-09-15 Jean Marie Boulay High power semiconductor device for wireless applications and method of forming a high power semiconductor device
CN202977410U (zh) * 2012-11-19 2013-06-05 苏州远创达科技有限公司 一种半导体部件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034557A1 (en) * 2001-08-16 2003-02-20 Gupta Prem Swarup Chip carrier for a semiconductor chip module
US20050199999A1 (en) * 2004-03-09 2005-09-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
US20110221033A1 (en) * 2008-12-16 2011-09-15 Jean Marie Boulay High power semiconductor device for wireless applications and method of forming a high power semiconductor device
CN202977410U (zh) * 2012-11-19 2013-06-05 苏州远创达科技有限公司 一种半导体部件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237412A (zh) * 2013-03-27 2013-08-07 苏州远创达科技有限公司 一种电子件安装结构及制作方法、电子件产品
CN103237412B (zh) * 2013-03-27 2016-03-23 苏州远创达科技有限公司 一种电子件安装结构及制作方法、电子件产品
US9717163B2 (en) 2013-03-27 2017-07-25 Innogration (Suzhou) Co., Ltd. Electronic component mounting structure, manufacturing method and electronic component product
CN111328210A (zh) * 2018-12-13 2020-06-23 意法半导体(格勒诺布尔2)公司 用于安装部件的方法
CN110752195A (zh) * 2019-11-01 2020-02-04 苏州华太电子技术有限公司 射频功率芯片封装结构
CN111224317A (zh) * 2020-04-20 2020-06-02 深圳市汇顶科技股份有限公司 激光发射装置
CN111224317B (zh) * 2020-04-20 2021-03-19 深圳市汇顶科技股份有限公司 激光发射装置

Also Published As

Publication number Publication date
CN102956605B (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
US9717163B2 (en) Electronic component mounting structure, manufacturing method and electronic component product
JP2009543349A (ja) 完全なパワートレインのためのチップモジュール
JP4675818B2 (ja) パッケージ基板
US8213185B2 (en) Interposer substrate including capacitor for adjusting phase of signal transmitted in same interposer substrate
JP2002184933A (ja) 半導体装置
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
CN102956605B (zh) 一种半导体部件及其制作方法
CN105814687A (zh) 半导体封装及其安装结构
KR20090092246A (ko) 전자 부품
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
US10453774B1 (en) Thermally enhanced substrate
CN202977410U (zh) 一种半导体部件
JP2003007910A (ja) 半導体装置
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
JP2017069138A (ja) コネクタ、送受信モジュールおよび送受信モジュールの製造方法
US8288269B2 (en) Methods for avoiding parasitic capacitance in an integrated circuit package
JP2007005477A (ja) アンダーフィルによるノイズ除去方法
JP2007006198A (ja) 高周波回路装置
WO2022111149A1 (zh) 一种封装结构、封装方法
CN113690729B (zh) 一种封装结构及光模块
CN219658694U (zh) 一种芯片封装管壳
WO2021081728A1 (zh) 一种半导体器件及其制造方法
JP2005197926A (ja) 高周波モジュール及びその製造方法
JP2570638B2 (ja) 半導体用パッケージ
TWM605388U (zh) 應用於高頻頻段的封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant