CN106449593A - 一种硅基片上平面螺旋电感 - Google Patents

一种硅基片上平面螺旋电感 Download PDF

Info

Publication number
CN106449593A
CN106449593A CN201611085808.XA CN201611085808A CN106449593A CN 106449593 A CN106449593 A CN 106449593A CN 201611085808 A CN201611085808 A CN 201611085808A CN 106449593 A CN106449593 A CN 106449593A
Authority
CN
China
Prior art keywords
planar spiral
bonding jumper
silicon chip
inductance
spiral inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611085808.XA
Other languages
English (en)
Other versions
CN106449593B (zh
Inventor
杨格亮
田素雷
陈明辉
廖春连
曲明
许仕龙
杜克明
郝亚男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201611085808.XA priority Critical patent/CN106449593B/zh
Publication of CN106449593A publication Critical patent/CN106449593A/zh
Application granted granted Critical
Publication of CN106449593B publication Critical patent/CN106449593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明涉及一种硅基片上平面螺旋电感，属于射频微电子器件技术领域。针对传统的由x.5圈平面螺旋线圈与封闭环状地平面构成的电感器，本发明根据空心变压器理论，提出将封闭环状地平面沿电感线圈的“多半圈”一侧切开并去除该侧部分；将靠近电感线圈“少半圈”一侧的环状地平面内侧加厚；在电感线圈“少半圈”一侧正下方与导线垂直方向上放置若干等间距的接地金属条、在电感线圈“多半圈”一侧最外层导线正下方放置1根与导线等宽两端接地平面且中间断开的金属条的技术方案。按照本发明提出的结构能使传统电感的感值和Q值皆提升20％以上。

Description

一种硅基片上平面螺旋电感
技术领域
本发明属于射频微电子器件技术领域，涉及一种新结构的硅基片上平面螺旋电感。
背景技术
片上平面螺旋电感是硅基射频集成电路中的常用器件，可以用于LC滤波器、低噪声放大器、功率放大器、混频器、压控振荡器等电路中。随着集成电路设计工艺的发展，CMOS工艺成为在成本、功耗控制、集成度等方面的最优选择。但是，硅衬底比III-V族化合物衬底的电导率高，所以工作在高频时高电导率的硅衬底和电感线圈之间的电磁相互作用会引起更高的损耗，体现在宏观性能上即硅基片上平面螺旋电感的Q值较低。为了削弱电感线圈与硅衬底之间的相互作用、减小损耗、提升电感的Q值，国内外学者或科研机构提出了一些有价值的技术途径。其中一种方法是利用先进的MEMS技术将电感下的硅衬底镂空使电感的性能得到极大的提升，但是该方法造价昂贵，与低成本的CMOS集成电路设计宗旨不符。文献“X.Sun,G.Carchon,Y.Kita,et al,Experimental analysis of above-IC inductorperformance with different patterned ground shield configurations and dummymetals,Proceedings of the 36th European Microwave Conference,2006,pp.40-43”研究了在电感下方放置不同形状的接地隔离层来提升电感的Q值，但实际上只能实现最大Q值1.7％左右的改善。文献“Lagoia Fonseca Jr.,P.N.and C.Kretly,RF integratedInductor:Improving Q-Factor with Double Ground Shield for BiCMOS Technology,Proceedings of ICMMT,2008”提出在电感下方挖出深N阱并交替放置接地且不相互接触的n+掺杂条和多晶硅条来提高电感的质量，报道中指出该方法能够对最大Q值提升50％以上。但该方法受工艺限制，文中的实验仅是在锗硅工艺下做了近似仿真，没有证实对标准CMOS工艺也有效，因此限制了该方法的使用范围。专利“Q值改善的具有硅贯通孔围篱的芯片上电感器(专利号：CN200810111031.9)”提出在另外的绝缘体上设计电感来提升电感的Q值，同样不具有硅基工艺的普适性。专利“降低片上电感和片上天线串连电阻的方法(专利号：CN200510027597.X)”提出设计电感金属线的多电流路径以改善电感的质量，但该方法只对电感的高频性能有所提升，且对Q值的提升不到5％。就发明人所知，到目前为止，尚未有能够提升电感Q值20％以上且对标准CMOS工艺普适的技术方法或结构问世。
发明内容
本发明提出一种有别于传统设计的新型结构以明显地改善硅基片上平面螺旋电感的质量。
本发明通过以下技术方案来实现：一种硅基片上平面螺旋电感，沿着传统的x.5圈硅基片上平面螺旋电感线圈“多半圈”最外层导线的外侧将封闭环状地平面切开并去除该侧部分得到开放环状地平面；沿开放环状地平面靠近电感线圈“少半圈”一侧的内侧将其加厚至基准线位置，所述基准线为沿电感线圈“少半圈”最内层导线的内侧所作的直线；在开放环状地平面且与基准线垂直方向上设置有第一至第二金属条，所述两根金属条分别位于电感线圈最外层导线的正下方，每个金属条的两端分别与第三金属条和开放环状地相连接；在开放环状地平面且位于电感线圈“多半圈”最外层导线的正下方设置有第三金属条，所述第三金属条的两端与开放环状地平面相连接且中间位置断开；其中，x为自然数。
其中，第一金属条和第二金属条之间且与第一金属条相平行设置有一根或者多根短金属条，每根短金属条的一端延伸至基准线，另一端与开放环状地相连接。
其中，多根短金属条之间的间隔相同或者不同。
其中，所述第一至第三金属条、短金属条的宽度均与电感线圈的宽度相同。
其中，以输入输出端口的连线为分界线，导线多的一侧为电感线圈“多半圈”，导线少的一侧为电感线圈“少半圈”。
与现有技术相比，本发明的优点及显著效果为：
1)本发明采用开放环状地平面结构，该结构比传统的封闭环状地平面结构占据更小的芯片面积。
2)本发明提出的加厚开放地平面结合接地金属条的结构能够使硅基片上平面螺旋电感的Q值比传统结构提升20％以上。
3)本发明创造性的利用开放环状地平面为电感提供了正向感应电流回路，因此提升了线圈的整体感值。
附图说明
图1是标准CMOS工艺的衬底与各金属层的横截面示意图；
图2是传统硅基片上平面螺旋电感；
图3是本发明改进后的硅基片上平面螺旋电感；
图4是本发明的带环状地平面片上平面螺旋电感的等效电路；
图5是传统电感与改进后电感实例的电磁场仿真结果对比图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步详细的说明。
图1所示为标准CMOS工艺的衬底与金属层次结构。图2为基于图1所示衬底的传统片上平面螺旋电感。电感由一个x.5圈(x＝1,2,3…)的平面螺旋线圈与封闭环状地平面构成，其中平面螺旋线圈采用顶层金属Mn设计、封闭环状地平面采用底层金属M1或次底层金属M2。
以输入输出端口的连线为分界线，导线多的一侧为电感线圈“多半圈”，导线少的一侧为电感线圈“少半圈”；电感线圈的最外层导线仅指最外层水平方向或者竖直方向的线圈；最内层导线仅指最内层水平方向或者竖直方向的线圈(实施例为水平方向的线圈)。为提升图2所示电感的性能，本发明采用图3所示的设计方案，与图2不同的是，图3中的环状金属地平面不再是封闭结构，而是被沿着电感线圈“多半圈”最外层导线的外侧切开并去除该侧部分后形成的开放结构，电感的几何尺寸、所用金属层及其与地平面的间距不变。该操作对实现传统片上平面螺旋电感性能提升至关重要。
图4为图3所示片上平面螺旋电感的等效电路。图4中R1、R2分别为电感线圈与地平面的寄生电阻，L1、L2分别为电感线圈与地平面的自感，M为电感线圈与地平面之间的互感。根据空心变压器原理，无论图2还是图3所示的片上平面螺旋电感，其输入阻抗都可以表达为：
整理后可得电感的输入等效电阻Reff和电感值Leff分别为：
由式(2)和式(3)可知无论电感线圈周围存在封闭还是开放环状地，与裸线圈相比电感的等效电阻都是增加的、等效感值都是减小的。但是两者感值L和Q值在高频处有明显的区别，这时是因为两者的互感M有大小之分。其中图2所示的电感(前者)，线圈与整个封闭环状地之间都有互感，而图3所示的电感(后者)的互感主要贡献来自于线圈“少半圈”一侧与开放环状地之间，因此，前者的互感M大于后者。根据式(2)和(3)前者的等效电阻Reff较大、等效电感Leff较小。而较大的Reff是限制前者Q值的主要原因。由此可知，本发明所提出的技术方案能够同时提升传统平面螺旋电感的感值和Q值。
根据以上理论分析，若开放环状地平面靠近电感线圈“多半圈”一侧，产生的互感仍大于靠近“少半圈”一侧，因此本发明提出的方案是最优化的方案。
由于开放环状地平面为电感提供回流路径，故本发明的实施沿着电感线圈“少半圈”一侧对开放环状地平面的内侧用金属过孔连接地平面金属层至顶层金属，做“П”型加厚处理，如图3所示，加厚到达图中虚线(基准线：)所处的位置。该步骤的加厚处理减小了回流路径的寄生电阻，即减小了式(2)中的R2，一般情况下ωL2>R2，R2减小则Reff减小，因此在有利于电感Q值的提升。
本发明的实施需在电感线圈“少半圈”一侧下方放置若干接地金属条，如图3所示。在开放环状地平面且与基准线垂直方向上设置有2根接地金属条(第一至第二金属条)，分别位于电感线圈另外两侧最外层导线的正下方，金属条一端接开放环状地，另一端延伸至第三金属条。再在这2根接地金属条之间与之平行放置若干短金属条，短金属条一端接开放环状地平面，另一端延伸至基准线，所有这些等间距金属条的宽度和个数可以调整使电感的性能达到最优。在电感线圈“多半圈”一侧的最外层导线正下方放置1根两端接开放环状金属地平面且中间断开的金属条(第三金属条)，金属条宽度与电感线圈相同。
根据本发明提出的结构，如图2和图3的所示，基于1P6M的标准CMOS工艺设计实例化2款片上平面螺旋电感作为改进前后进行比较，该工艺顶层金属厚3.0μm，次顶层金属厚0.9μm，地平面金属厚0.385μm。所设计电感的内半径为30μm，线宽为8μm，圈数为2.5，电感与开放环状地平面之间的水平距离为35μm，开放环状地加厚金属宽度为8μm，接地金属条宽度为8μm，间距为10μm。
图5给出了实施例电感在改进前后电磁场仿真结果的对比，可以看出，利用本发明提出的结构改进后电感的感值比改进前提升20％以上，Q值提升了22.6％以上。

Claims (5)

1.一种硅基片上平面螺旋电感，其特征在于：沿着传统的x.5圈硅基片上平面螺旋电感线圈“多半圈”最外层导线的外侧将封闭环状地平面切开并去除该侧部分得到开放环状地平面；沿开放环状地平面靠近电感线圈“少半圈”一侧的内侧将其加厚至基准线位置，所述基准线为沿电感线圈“少半圈”最内层导线的内侧所作的直线；在开放环状地平面且与基准线垂直方向上设置有第一至第二金属条，所述两根金属条分别位于电感线圈最外层导线的正下方，每个金属条的两端分别与第三金属条和开放环状地相连接；在开放环状地平面且位于电感线圈“多半圈”最外层导线的正下方设置有第三金属条，所述第三金属条的两端与开放环状地平面相连接且中间位置断开；其中，x为自然数。
2.根据权利要求1所述的硅基片上平面螺旋电感，其特征在于：第一金属条和第二金属条之间且与第一金属条相平行设置有一根或者多根短金属条，每根短金属条的一端延伸至基准线，另一端与开放环状地相连接。
3.根据权利要求2所述的硅基片上平面螺旋电感，其特征在于：多根短金属条之间的间隔相同或者不同。
4.根据权利要求1或2所述的硅基片上平面螺旋电感，其特征在于：所述第一至第三金属条、短金属条的宽度均与电感线圈的宽度相同。
5.根据权利要求1所述的硅基片上平面螺旋电感，其特征在于：以输入输出端口的连线为分界线，导线多的一侧为电感线圈“多半圈”，导线少的一侧为电感线圈“少半圈”。
CN201611085808.XA 2016-11-30 2016-11-30 一种硅基片上平面螺旋电感 Active CN106449593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611085808.XA CN106449593B (zh) 2016-11-30 2016-11-30 一种硅基片上平面螺旋电感

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611085808.XA CN106449593B (zh) 2016-11-30 2016-11-30 一种硅基片上平面螺旋电感

Publications (2)

Publication Number Publication Date
CN106449593A true CN106449593A (zh) 2017-02-22
CN106449593B CN106449593B (zh) 2018-09-14

Family

ID=58222752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611085808.XA Active CN106449593B (zh) 2016-11-30 2016-11-30 一种硅基片上平面螺旋电感

Country Status (1)

Country Link
CN (1) CN106449593B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113933766A (zh) * 2021-09-29 2022-01-14 赛卓电子科技（上海）有限公司 一种单芯片闭环线性霍尔传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247999A1 (en) * 2003-05-29 2005-11-10 Kazuyasu Nishikawa Semiconductor device
CN102446898A (zh) * 2011-12-27 2012-05-09 杭州电子科技大学 一种多个衬底屏蔽层的集成电路片上电感结构
CN104767021A (zh) * 2015-05-04 2015-07-08 中国电子科技集团公司第五十四研究所 一种宽带高平衡度的片上变压器巴伦
CN105845398A (zh) * 2016-03-23 2016-08-10 中国科学院上海微系统与信息技术研究所 一种电感屏蔽环

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247999A1 (en) * 2003-05-29 2005-11-10 Kazuyasu Nishikawa Semiconductor device
CN102446898A (zh) * 2011-12-27 2012-05-09 杭州电子科技大学 一种多个衬底屏蔽层的集成电路片上电感结构
CN104767021A (zh) * 2015-05-04 2015-07-08 中国电子科技集团公司第五十四研究所 一种宽带高平衡度的片上变压器巴伦
CN105845398A (zh) * 2016-03-23 2016-08-10 中国科学院上海微系统与信息技术研究所 一种电感屏蔽环

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113933766A (zh) * 2021-09-29 2022-01-14 赛卓电子科技（上海）有限公司 一种单芯片闭环线性霍尔传感器

Also Published As

Publication number Publication date
CN106449593B (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
JP3777159B2 (ja) 高ｑインダクタ
JP4948756B2 (ja) 集積回路内に形成されたインダクタ及びその製造方法
CN103794592B (zh) 具有接地屏蔽结构的半导体器件
US7084728B2 (en) Electrically decoupled integrated transformer having at least one grounded electric shield
US8427266B2 (en) Integrated circuit inductor having a patterned ground shield
US8791784B2 (en) Vertically oriented semiconductor device and shielding structure thereof
US8987839B2 (en) Ground shield structure and semiconductor device
US20130043557A1 (en) Vertically oriented semiconductor device and shielding structure thereof
US8951812B2 (en) Vertically oriented semiconductor device and shielding structure thereof
US9508480B2 (en) Vertical slow-wave symmetric inductor structure for semiconductor devices
CN104218020B (zh) 接地屏蔽结构及半导体器件
CN101719415A (zh) 平面螺旋电感
CN106207334A (zh) 一种基于硅通孔的硅基集成低通滤波器
CN106449593A (zh) 一种硅基片上平面螺旋电感
CN104952853B (zh) 一种图案化接地屏蔽结构
CN104409441B (zh) 运用多导体硅通孔的三维螺线管式电感与变压器结构
CN2768205Y (zh) 金属线宽及金属间距渐变的平面螺旋电感
Yousef et al. Design of 3D integrated inductors for RFICs
CN203179874U (zh) 一种圆片级高q值硅基电感结构
CN111584458B (zh) 一种结构紧凑的可调三维电感器
CN101640196A (zh) 一种集成电感
CN100446249C (zh) 一种电感版图结构
CN203967076U (zh) 集成电路的电感衬底隔离结构
CN103972053A (zh) 一种图形化高能重离子注入的低损耗硅基射频无源器件的制作方法
CN107689371B (zh) 堆叠式电容结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant