CN108123043A - Mim电容器及其制作方法 - Google Patents
Mim电容器及其制作方法 Download PDFInfo
- Publication number
- CN108123043A CN108123043A CN201711380030.XA CN201711380030A CN108123043A CN 108123043 A CN108123043 A CN 108123043A CN 201711380030 A CN201711380030 A CN 201711380030A CN 108123043 A CN108123043 A CN 108123043A
- Authority
- CN
- China
- Prior art keywords
- groove
- contact hole
- electrically
- conductive
- backing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种MIM电容器及其制作方法。所述MIM电容器包括导电基板、设置于所述导电基板上的依次交替设置的绝缘介质与导电层、设置于所述导电层上的绝缘层、贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽、形成于所述绝缘层上、所述第一沟槽处并填满所述第二沟槽的互联导电材料、依序形成于所述互联导电材料上的下电极、电容介质与上电极、形成于所述导电基板及所述上电极上的钝化层、贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔、形成于所述钝化层上方且通过所述第一接触孔连接所述导电基板的第一引线结构、形成于所述钝化层上方且通过所述第二接触孔连接所述上电极的第二引线结构。
Description
【技术领域】
本发明涉及电容器技术领域,特别地,涉及一种MIM电容器及其制作方法
【背景技术】
在超大规模集成电路中,电容器是常用的无源器件之一,其通常整合于双极晶体管或互补式金属氧化物半导体晶体管等有源器件中。目前制造电容器的技术可分为以多晶硅为电极和以金属为电极两种,以多晶硅为电极会出现载子缺乏的问题,使得电容器两端的电压发生改变时,电容量也会随着改变,因此以多晶硅为电极的电容器无法维持现今逻辑电路的线性需求,而以金属为电极的电容器则无此问题,这种电容器泛称为MIM电容器(Metal-Insulator-Metal Capacitor)。
现有的制作MIM电容器一般包括下电极结构、上电极结构、形成于所述上下电极结构之间的介质材料,然而,如何提高MIM电容器的密度为业界的一个重要课题。
【发明内容】
本发明的其中一个目的在于提供一种密度较高的MIM电容器及其制作方法。
一种MIM电容器,其包括导电基板、设置于所述导电基板上的依次交替设置的绝缘介质与导电层、设置于所述导电层上的绝缘层、贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽、形成于所述绝缘层上、所述第一沟槽处并填满所述第二沟槽的互联导电材料、依序形成于所述互联导电材料上的下电极、电容介质与上电极、形成于所述导电基板及所述上电极上的钝化层、贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔、形成于所述钝化层上方且通过所述第一接触孔连接所述导电基板的第一引线结构、形成于所述钝化层上方且通过所述第二接触孔连接所述上电极的第二引线结构。
在一种实施方式中,所述绝缘介质与所述导电层均为至少两层且循环交替设置。
在一种实施方式中,所述第二沟槽的宽度小于所述第一沟槽的宽度。
在一种实施方式中,所述第一沟槽为至少两个,所述第二沟槽位于两个第一沟槽之间。
在一种实施方式中,所述第二沟槽的宽度小于所述第一沟槽中的互联导电材料厚度的一半。
在一种实施方式中,所述第一引线结构的数量为至少两个,所述第一接触孔的数量也为至少两个,所述至少两个第一引线结构分别位于所述第二引线结构的两侧且分别通过所述第一接触孔电连接所述导电基板,所述第二接触孔的数量为多个,所述多个第二接触孔对应所述第一沟槽两侧位置及所述第二沟槽上方的上电极,所述第二引线结构分别经由所述多个第二接触孔电连接所述上电极。
在一种实施方式中,所述互联导电材料包括铜、铝、钨中的至少一种、两种或三种。
一种MIM电容器的制作方法,其包括以下步骤:
提供导电基板,在所述导电基板上形成依次交替设置的绝缘介质与导电层,在所述导电层上形成绝缘层;
形成贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽;
在所述绝缘层上及所述第一及第二沟槽处形成互联导电材料,所述第二沟槽被填满;
在所述互联导电材料上依序形成下电极、电容介质与上电极;
在所述导电基板及所述上电极上形成钝化层;
形成贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔;
在所述钝化层上方形成通过所述第一接触孔连接所述导电基板的第一引线结构以及通过所述第二接触孔连接所述上电极的第二引线结构。
在一种实施方式中,在所述绝缘层上及所述第一及第二沟槽处形成互联导电材料的步骤之后,所述制作方法还包括对所述互联导电材料进行真空低温快速退火工艺的步骤。
在一种实施方式中,所述第二沟槽的宽度小于所述互联导电材料厚度的一半。
本发明MIM电容器及其制作方法中,所述互联导电材料提高电容密度,且使得所述下电极的电阻降低,提高频率响应特性,从而提高所述MIM电容器的器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1是本发明一较佳实施方式的MIM电容器的剖面结构示意图。
图2至图5是图1所示MIM电容器的制作方法的各步骤的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1,图1是本发明一较佳实施方式的MIM电容器的剖面结构示意图。所述MIM电容器包括导电基板、设置于所述导电基板上的依次交替设置的绝缘介质与导电层、设置于所述导电层上的绝缘层、贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽、形成于所述绝缘层上、所述第一沟槽处并填满所述第二沟槽的互联导电材料、依序形成于所述互联导电材料上的下电极、电容介质与上电极、形成于所述导电基板及所述上电极上的钝化层、贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔、形成于所述钝化层上方且通过所述第一接触孔连接所述导电基板的第一引线结构、形成于所述钝化层上方且通过所述第二接触孔连接所述上电极的第二引线结构。
在图1所示的实施例中,主要以所述绝缘介质与所述导电层均为两层进行示例性说明,在其他实施例中,所述绝缘介质与所述导电层可以为两层以上。
进一步地,所述第二沟槽的宽度小于所述第一沟槽的宽度。所述第一沟槽为至少两个,所述第二沟槽位于两个第一沟槽之间。本实施方式中,所述第二沟槽的宽度小于所述第一沟槽中的互联导电材料厚度的一半。所述第一沟槽及第二沟槽的深度及宽度可以均在2um-3um的范围内。
在一种实施例中,所述第一沟槽与第二沟槽平面形状均为点状,如方形、六变形或圆形。所述第一沟槽为至少两个,所述第二沟槽位于两个第一沟槽之间且与所述至少两个第一沟槽错位设置,用于防止因应力问题导致电容介质开裂的问题。在一种实施例中,所述第一沟槽与第二沟槽的平面形状均为圆形,所述第一沟槽的数量为至少四个,所述第二沟槽位于所述多个第一沟槽的中央。在另一种实施中,所述第一沟槽与所述第二沟槽均为条形,此时所述第一沟槽与所述第二沟槽可以相互平行,用以减少电容介质的应力。
所述第一引线结构的数量为至少两个,所述第一接触孔的数量也为至少两个,所述至少两个第一引线结构分别位于所述第二引线结构的两侧且分别通过所述第一接触孔电连接所述导电基板,所述第二接触孔的数量为多个,所述多个第二接触孔对应所述第一沟槽两侧位置及所述第二沟槽上方的上电极,所述第二引线结构分别经由所述多个第二接触孔电连接所述上电极。
所述导电基板与所述导电层的材料可以相同,如为铝,所述导电基板的厚度可以在8000埃至12000埃的范围内,所述导电层的厚度可以在3000埃至5000埃的范围内。所述绝缘介质与所述绝缘层的材料也可以相同,如为氧化硅,二者的厚度范围也可以相同,如在1um-1.5um的范围内。
所述互联导电材料包括铜、铝、钨中的至少一种、两种或三种但不限于上述材料。本实施方式中,所述互联导电材料可以与所述导电层材料相同。
进一步地,所述下电极可以包括两层氮化钛及夹于所述两层氮化钛之间的钨缓冲层,所述两层氮化钛层可以分别作为邻近介质(如第一介质或第二介质)的隔离用及邻近引线结构或导电材料层的表面电极用,所述隔离用的氮化钛层的厚度可以在100埃-500埃的范围内,所述表面电极用的氮化钛层的厚度可以在50埃-200埃的范围内,所述钨缓冲层的材料可以在800埃-1200埃的范围内。所述上电极可以包括氮化钛或者与所述下电极具有相同的结构。
请参阅图2至图5,图2-图5是图1所示MIM电容器的制作方法的各步骤的结构示意图。所述制作方法包括如下步骤S1-S8。
步骤S1,请参阅图2,提供导电基板,在所述导电基板上形成依次交替设置的绝缘介质与导电层,在所述导电层上形成绝缘层。
步骤S2,请参阅图3,形成贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽。
步骤S3,请参阅图4,在所述绝缘层上及所述第一及第二沟槽处形成互联导电材料,所述第二沟槽被填满。
步骤S4,对所述互联导电材料进行真空低温快速退火,使得所述互联导电材料与所述导电基板及所述导电层接触更好。
步骤S5,请参阅图5,在所述互联导电材料上依序形成下电极、电容介质与上电极。
步骤S6,请参阅图1,在所述导电基板及所述上电极上形成钝化层。
步骤S7,请参阅图1,形成贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔。
步骤S8,请参阅图1,在所述钝化层上方形成通过所述第一接触孔连接所述导电基板的第一引线结构以及通过所述第二接触孔连接所述上电极的第二引线结构。
其中,当所述导电基板、导电层及所述互联导电材料为相同材料时,通过所述真空低温快速退火工艺步骤可以使得三者的接触性更好。
可以理解,所述制作方法涉及的MIM电容器的各元件或膜层的结构、材料及厚度已在所述MIM电容器的结构介绍中说明,此处就不再赘述。
本发明MIM电容器及其制作方法中,所述互联导电材料提高电容密度,且使得所述下电极的电阻降低,提高频率响应特性,从而提高所述MIM电容器的器件性能。
以上所述的仅是本发明的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出改进,但这些均属于本发明的保护范围。
Claims (10)
1.一种MIM电容器,其特征在于:所述MIM电容器包括导电基板、设置于所述导电基板上的依次交替设置的绝缘介质与导电层、设置于所述导电层上的绝缘层、贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽、形成于所述绝缘层上、所述第一沟槽处并填满所述第二沟槽的互联导电材料、依序形成于所述互联导电材料上的下电极、电容介质与上电极、形成于所述导电基板及所述上电极上的钝化层、贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔、形成于所述钝化层上方且通过所述第一接触孔连接所述导电基板的第一引线结构、形成于所述钝化层上方且通过所述第二接触孔连接所述上电极的第二引线结构。
2.如权利要求1所述的MIM电容器,其特征在于:所述绝缘介质与所述导电层均为至少两层且循环交替设置。
3.如权利要求1所述的MIM电容器,其特征在于:所述第二沟槽的宽度小于所述第一沟槽的宽度。
4.如权利要求1所述的MIM电容器,其特征在于:所述第一沟槽为至少两个,所述第二沟槽位于两个第一沟槽之间。
5.如权利要求1所述的MIM电容器,其特征在于:所述第二沟槽的宽度小于所述第一沟槽中的互联导电材料厚度的一半。
6.如权利要求1所述的MIM电容器,其特征在于:所述第一引线结构的数量为至少两个,所述第一接触孔的数量也为至少两个,所述至少两个第一引线结构分别位于所述第二引线结构的两侧且分别通过所述第一接触孔电连接所述导电基板,所述第二接触孔的数量为多个,所述多个第二接触孔对应所述第一沟槽两侧位置及所述第二沟槽上方的上电极,所述第二引线结构分别经由所述多个第二接触孔电连接所述上电极。
7.如权利要求1所述的MIM电容器,其特征在于:所述互联导电材料包括铜、铝、钨中的至少一种、两种或三种。
8.一种MIM电容器的制作方法,其特征在于:所述制作方法包括以下步骤:
提供导电基板,在所述导电基板上形成依次交替设置的绝缘介质与导电层,在所述导电层上形成绝缘层;
形成贯穿所述绝缘层、所述导电层及所述绝缘介质的第一沟槽及第二沟槽;
在所述绝缘层上及所述第一及第二沟槽处形成互联导电材料,所述第二沟槽被填满;
在所述互联导电材料上依序形成下电极、电容介质与上电极;
在所述导电基板及所述上电极上形成钝化层;
形成贯穿所述钝化层且对应所述导电基板的第一接触孔、贯穿所述钝化层且对应所述上电极的第二接触孔;
在所述钝化层上方形成通过所述第一接触孔连接所述导电基板的第一引线结构以及通过所述第二接触孔连接所述上电极的第二引线结构。
9.如权利要求8所述的MIM电容器的制作方法,其特征在于:在所述绝缘层上及所述第一及第二沟槽处形成互联导电材料的步骤之后,所述制作方法还包括对所述互联导电材料进行真空低温快速退火工艺的步骤。
10.如权利要求8所述的MIM电容器的制作方法,其特征在于:所述第二沟槽的宽度小于所述互联导电材料厚度的一半。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711380030.XA CN108123043A (zh) | 2017-12-20 | 2017-12-20 | Mim电容器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711380030.XA CN108123043A (zh) | 2017-12-20 | 2017-12-20 | Mim电容器及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108123043A true CN108123043A (zh) | 2018-06-05 |
Family
ID=62229622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711380030.XA Withdrawn CN108123043A (zh) | 2017-12-20 | 2017-12-20 | Mim电容器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108123043A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111384240A (zh) * | 2018-12-27 | 2020-07-07 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101315932A (zh) * | 2007-05-31 | 2008-12-03 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
CN102420102A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种形成mim电容器结构的方法及mim电容器 |
-
2017
- 2017-12-20 CN CN201711380030.XA patent/CN108123043A/zh not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101315932A (zh) * | 2007-05-31 | 2008-12-03 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
CN102420102A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种形成mim电容器结构的方法及mim电容器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111384240A (zh) * | 2018-12-27 | 2020-07-07 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
CN111384240B (zh) * | 2018-12-27 | 2024-02-13 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201009863A (en) | Capacitor device and method for manufacturing the same | |
CN108807669A (zh) | 电容器和具有该电容器的板 | |
CN103730450A (zh) | 有机电激发光二极体储存电容结构及其制备方法 | |
CN108123043A (zh) | Mim电容器及其制作方法 | |
CN202905470U (zh) | 多层硅基电容器电极连接结构 | |
CN103700645A (zh) | Mom电容及其制作方法 | |
CN101924101B (zh) | 半导体无源器件的结构的制作方法 | |
CN108123037A (zh) | Mim电容器及其制作方法 | |
CN101329953A (zh) | 一种多层固态电解电容器的制造方法 | |
CN108091641A (zh) | Mim电容器及其制作方法 | |
CN1979867A (zh) | 半导体金属电容 | |
CN108123039A (zh) | Mim电容器及其制作方法 | |
CN108123040A (zh) | Mim电容器及其制作方法 | |
CN110867464B (zh) | 基于1t1r结构的忆阻器及其制备方法、集成结构 | |
US11380484B2 (en) | Multilayer electronic component | |
CN101677100B (zh) | 电容元件及其制造方法 | |
CN108109992A (zh) | Mim电容器的制作方法 | |
TW201435998A (zh) | 金屬-絕緣體-金屬電容器及其形成之方法 | |
CN101097912A (zh) | 提高平板电容容量的电容结构 | |
CN219322901U (zh) | 一种半导体器件及半导体芯片 | |
CN108123042A (zh) | Mim电容器及其制作方法 | |
CN108123041A (zh) | Mim电容器及其制作方法 | |
CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
CN219534302U (zh) | 高密度电容装置 | |
CN2399828Y (zh) | 一种改进的抗大电流半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180605 |