CN219322901U - 一种半导体器件及半导体芯片 - Google Patents

Abstract

本申请公开了一种半导体器件及半导体芯片，包括：半导体基材、介质层；其中，所述半导体基材中形成有第一沟槽隔离结构和第二沟槽隔离结构；介质层形成在所述半导体基材上；其中，所述介质层中对应所述第二沟槽隔离结构的区域形成有至少一层金属层所构成的电容；所述第二沟槽隔离结构的深度大于所述第一沟槽隔离结构的深度。即本申请能够在多层金属叠加的情况下，减小多层金属叠加形成的电容与衬底之间的寄生电容，以提高半导体器件的性能。

Description

一种半导体器件及半导体芯片

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种半导体器件及半导体芯片。

背景技术

在半导体技术中，电容器是广泛应用的一种器件。其中，MOM(Metal-Oxide-Metal)电容器不需要额外的光刻工艺就可以形成电容，制作工艺简单。通常来说，单层金属形成的MOM电容密度不高，需要把至少两层金属并联叠加以增大单位面积内形成的电容密度。

在实际操作中，本申请的发明人发现，在通过多层叠加设置之后的半导体器件，增大了集成密度，但是多层金属叠加的电容，最下层的金属、衬底及这两者之间的介质层，形成了寄生电容的结构，且寄生电容较大，影响器件性能。

实用新型内容

本实用新型主要解决的技术问题是：提供一种半导体器件及半导体芯片，能够在多层金属叠加的情况下，减小多层金属叠加的电容与衬底之间的寄生电容。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种半导体器件，包括：半导体基材、介质层；其中，所述半导体基材中形成有第一沟槽隔离结构和第二沟槽隔离结构；介质层形成在所述半导体基材上；其中，所述介质层中对应所述第二沟槽隔离结构的区域形成有至少一层金属层所构成的MOM电容；所述第二沟槽隔离结构的深度大于所述第一沟槽隔离结构的深度。

在本申请的一实施例中，所述半导体基材包括衬底和形成在所述衬底上的器件层，所述第一沟槽隔离结构隔离所述器件层中的器件。

在本申请的一实施例中，所述MOM电容包括叉指电容，所述叉指电容包括第一叉指电极板和第二叉指电极板，其中，所述第一叉指电极板和所述第二叉指电极板分别包括至少一层电极板。

在本申请的一实施例中，所述第一叉指电极板和所述第二叉指电极板的每层所述电极板分别设置在同一层中，且所述第一叉指电极板和所述第二叉指电极板的每层电极板分别包括多个电极叉指；所述第一叉指电极板中每个所述电极板的多个所述电极叉指，与所述第二叉指电极板中相应的同一层所述电极板的多个所述电极叉指在同一层彼此交叉。

在本申请的一实施例中，所述第一叉指电极板和所述第二叉指电极板的相邻两层所述电极板直接通过所述介质层的部分隔开。

在本申请的一实施例中，所述第一叉指电极板中每个所述电极板的每个所述电极叉指，与所述第二叉指电极板中相应的同一层所述电极板中相邻的所述电极叉指之间，通过所述介质层的部分隔开。

在本申请的一实施例中，所述第一叉指电极板和所述第二叉指电极板的相邻两层所述电极板之间设置有通孔，所述通孔中形成有导电连接柱，所述第一叉指电极板的多层所述电极板通过对应的所述导电连接柱电连接在一起；所述第二叉指电极板的多层所述电极板通过对应的所述导电连接柱连接在一起。

在本申请的一实施例中，所述电容在一投影平面上的投影，位于所述第一沟槽隔离结构在所述投影平面上的投影中，其中，所述投影平面为垂直与所述半导体基材的高度方向的平面。

在本申请的一实施例中，所述介质层包括氧化硅介质层。

为解决上述技术问题，本申请采用的另一技术方案是：提供一种半导体芯片，所述半导体芯片包括上述半导体器件。

区别于当前技术，本申请提供的半导体器件，包括半导体基材，其中，所述半导体基材中形成有第一沟槽隔离结构和第二沟槽隔离结构；介质层，形成在所述半导体基材上；其中，所述介质层中对应所述第二沟槽隔离结构的区域形成有至少一层金属层所构成的电容；其中，所述第二沟槽隔离结构的深度大于所述第一沟槽隔离结构的深度。即本申请的技术方案通过在多金属层对应的半导体基材位置设置沟槽隔离结构，使得多金属层所构成的电容与半导体基材的距离增大，能够有效减小该电容与半导体基材之间形成的寄生电容，以提升半导体器件的性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请中半导体器件第一实施例的结构示意图；

图2是本申请中半导体器件第二实施例的结构示意图；

图3是本申请中半导体器件第三实施例的结构示意图；

图4是本申请中MOM电容第一实施例的结构示意图；

图5是本申请中MOM电容第二实施例的结构示意图；

图6是本申请中半导体器件第四实施例的结构示意图。

附图中，100-半导体基材；110-衬底；120-器件层；200-介质层；第一介质层210；220-第二介质层；300-第一沟槽隔离结构、400-第二沟槽隔离结构、500-MOM电容；510-第一叉指电极板；511-第一叉指电极板的第一层电极板；第一叉指电极板的第二层电极板512；第一叉指电极板的第三层电极板513；第一叉指电极板的第四层电极板514；第一叉指电极板的第五层电极板515；5110-第一电极；5111-第一叉指电极板的第一电极叉指；5112第一叉指电极板的第二电极叉指；5113第一叉指电极板的第三电极叉指；520-第二叉指电极板；521-第二叉指电极板的第一层电极板；522-第二叉指电极板的第二层电极板；523-第二叉指电极板的第三层电极板；524-第二叉指电极板的第四层电极板；525-第二叉指电极板的第五层电极板；5210-第二电极；5211-第二叉指电极板的第一电极叉指；5212-第二叉指电极板的第二电极叉指；5213-第二叉指电极板的第三电极叉指；610-第一导电连接柱；620-第二导电连接柱。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请实施例中的步骤并不一定是按照所描述的步骤顺序进行处理，可以按照需求有选择的将步骤打乱重排，或者删除实施例中的步骤，或者增加实施例中的步骤，本申请实施例中的步骤描述只是可选的顺序组合，并不代表本申请实施例的所有步骤顺序组合，实施例中的步骤顺序不能认为是对本申请的限制。

本申请实施例中的术语“和/或”指的是包括相关联的列举项目中的一个或多个的任何和全部的可能组合。还要说明的是：当用在本说明书中时，“包括/包含”指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件和/或组件和/或它们的组群的存在或添加。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，本申请中尽管多次采用术语“第一”、“第二”等来描述各种数据(或各种元件或各种应用或各种指令或各种操作)等，不过这些数据(或元件或应用或指令或操作)不应受这些术语的限制。这些术语只是用于区分一个数据(或元件或应用或指令或操作)和另一个数据(或元件或应用或指令或操作)。例如，第一位置信息可以被称为第二位置信息，第二位置信息也可以被称为第一位置信息，仅仅是其两者所包括的范围不同，而不脱离本申请的范围，第一位置信息和第二位置信息都是各种位置和姿态信息的集合，只是二者并不是相同的位置和姿态信息的集合而已。

当前的半导体器件，特别是MOM结构的电容器件，为了提高MOM电容的电容密度，通常是采用多层金属并联叠加的方式增大在单位面积内形成的电容密度；然而，多层金属叠加的电容容易和衬底形成较大的对衬底的寄生电容，而影响半导体器件的性能。

因此，本申请提供一种半导体器件，通过在多层金属层叠加的电容对应的半导体基材的位置，设置沟槽隔离结构，以使得多层金属层叠加的电容与半导体基材的距离加大，从而减小多层金属层叠加的电容与半导体基材之间形成的寄生电容，提高半导体器件的性能。

请参阅图1，图1是本申请半导体器件第一实施例的结构示意图。其中，本申请的半导体器件一般是至少一层金属层叠加的电容对应的半导体器件。

如图1所示，本申请的半导体器件包括：依次层叠的半导体基材100、介质层200；在半导体基材100中形成有第一沟槽隔离结构300和第二沟槽隔离结构400；介质层200形成在半导体基材100上；其中，介质层200中对应第二沟槽隔离结构400的区域形成有至少一层金属层所构成的MOM电容500；其中，第二沟槽隔离结构400的深度大于第一沟槽隔离结构400的深度。

请参阅图2，图2是本申请半导体器件第二实施例的结构示意图。

在一些实施例中，介质层可以是至少一层，如两层介质层、四层介质层等，可根据半导体器件的实际需求进行设定。

如图2所示，以两层介质层为例进行说明，即介质层200包括第一介质层210和第二介质层220，则有，本申请的半导体器件包括：依次层叠的半导体基材100、第一介质层210以及第二介质层220；其中，在半导体基材100中形成有第一沟槽隔离结构300和第二沟槽隔离结构400；第一介质层210形成在半导体基材100上，第二介质层220形成在第一介质层210上；其中，第二介质层220中对应第二沟槽隔离结构400的区域形成有至少一层金属层所构成的MOM电容500；其中，第二沟槽隔离结构400的深度大于第一沟槽隔离结构300的深度。

第一沟槽隔离结构300是用于隔离器件的，为了节省所占面积，一般都做得比较小，如果深度与第二沟槽隔离结构400一样深的话，就增加第一沟槽隔离结构300的制作难度，因为其深宽比会加大，填充绝缘物质形成第一沟槽隔离结构300时，由于深宽比较大会在其中形成空洞，空洞会影响隔离的效果，因此，第二沟槽隔离结构400的深度大于第一沟槽隔离结构300的深度。

其中，半导体基材100可以为半导体器件常用的衬底基材，可由适用于半导体器件的任何半导体材料制成，例如Si、SiC、SiGe等。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。

在一实施例中，第一沟槽隔离结构300和第二沟槽隔离结构400的沟槽截面形状可以为倒梯形、正方形、长方形等等，也可以是其他可制造加工的形状；并且，第一沟槽隔离结构300的深度为正常浅槽隔离的深度即可，MOM电容500在一投影平面上的投影，位于第二沟槽隔离结构400在投影平面上的投影中，其中，该投影平面为垂直与半导体基材的高度方向的平面，以保证MOM电容500的下层金属与半导体基材100之间的距离增加。

在本实施例中，以半导体基材100为Si衬底、第一介质层210为第一氧化硅介质层、第二介质层220为第二氧化硅介质层、第一沟槽隔离结构300和第二沟槽隔离结构400的沟槽截面形状是倒梯形为例，进行说明。则有，以Si衬底作为半导体器件的衬底基材，Si衬底中形成有第一沟槽隔离结构300和第二沟槽隔离结构400，在Si衬底上形成第一氧化硅介质层，在第一氧化硅介质层上形成第二氧化硅介质层，并在第二氧化硅介质层中对应第二沟槽隔离结构400的区域形成有至少一层金属层构成的MOM电容500，其中第二沟槽隔离结构400的深度大于第一沟槽隔离结构400的深度，以使得MOM电容500与Si衬底之间的距离加大，从而减小MOM电容500与Si衬底之间的寄生电容，即通过增大中间介质层的距离d来降低寄生电容。

在一实施例中，设置在半导体基材100上的第一介质层210可以是氧化硅介质层；设置在第一介质层210上的第二介质层220也可以是氧化硅介质层。

在一实施例中，第一介质层200和第二介质层300可以是单层或多层结构，如单层氧化硅或多层氧化硅，包括利用化学气相沉积(CVD，Chemical Vapor Deposition)制造工艺或高密度等离子体(HDP，High Density Plasma)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层。此外，第一沟槽隔离结构300和第二沟槽隔离结构400内填充介电材料，介电材料可以是氧化硅。

请参阅图3，图3是本申请半导体器件第三实施例的结构示意图。如图3所示，半导体基材100包括衬底110和形成在衬底110上的器件层120，第一沟槽隔离结构300隔离器件层120中的器件。

其中，衬底110可以是半导体衬底，可由适用于半导体器件的任何半导体材料制成，例如Si、SiC、SiGe等。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。

形成在衬底110上的器件层120，器件层120可以包括一个或多个单独的电路元件，例如：晶体管、二极管、电阻器、电容器、电感器等等；也可以是通过多种集成电路制作工艺形成的其他有源和/或无源半导体器件。

在一些实施例中，多层金属层所构成的MOM电容500，其金属层至少为一层，如两层金属层、十层金属层、二十层金属层等，可以是制造工艺能实现的金属层数量。

在本实施例中，以衬底110为Si衬底、第一介质层210为第一氧化硅介质层、第二介质层220为第二氧化硅介质层、两层金属层构成的MOM电容500、第一沟槽隔离结构300和第二沟槽隔离结构400的沟槽截面形状是倒梯形为例，进行说明。既有，以Si衬底作为半导体器件的衬底110，在Si衬底上形成器件层120，形成在器件层120上的第一氧化硅介质层，以及形成在第一氧化硅介质层上的第二氧化硅层。其中，在器件层120中形成第一沟槽隔离结构300，第一沟槽隔离结构300贯穿器件层，以隔离器件层120中的器件；在Si衬底和器件层120中形成第二沟槽隔离结构400，第二沟槽隔离结构400贯穿器件层120以及Si衬底的部分，则有第二沟槽隔离结构400的深度大于第一沟槽隔离结构400的深度；第二氧化硅介质层中对应于第二沟槽隔离结构400的区域形成有两层金属层构成的MOM电容500，即MOM电容500下方没有器件层120，且在有第二沟槽隔离结构400的情况下，MOM电容500中的金属层与Si衬底的距离，比在没有第二沟槽隔离结构400的情况下更大，即加大了MOM电容500中金属层与Si衬底之间的距离，进而降低MOM电容500与衬底110之间的寄生电容，以提升该半导体器件的性能。

请参阅图4，图4是本申请中MOM电容第一实施例的结构示意图。

如图4所示，MOM电容500可以是叉指电容，叉指电容包括第一叉指电极板510和第二叉指电极板520，其中，第一叉指电极板510和第二叉指电极板520分别包括至少一层电极板。

其中，第一叉指电极板510和第二叉指电极板520相互交叉，组成MOM电容500，因为MOM电容500可以是多层金属层组成，因此，第一叉指电极板510可以包括多层电极板，第二叉指电极板520也可以包括有多层电极板，第一叉指电极板510每一层电极板和对应的第二叉指电极板520对应层的电极板组成一层金属层；即每一金属层都包含有对应的第一叉指电极板510的一层电极板和对应的第二叉指电极板520的一层电极板。

如图4所示，在一实施例中，叉指电极板中每一层电极板可以包括有多个电极叉指，这里以每一层电极板包括有三个电极叉指为例进行说明，第一叉指电极板510的第一层电极板511中包括第一电极5110、第一电极叉指5111、第二电极叉指5112以及第三电极叉指5113，第二叉指电极板520的第一层电极板521中包括第二电极5210、第一电极叉指5211、第二电极叉指5212以及第三电极叉指5213；第一叉指电极板510对应第一层电极板511的第一电极5110上连接有呈梳齿状依次排列的第一电极叉指5111、第二电极叉指5112以及第三电极叉指5113，第二叉指电极板520对应第一层电极板521的第二电极5210上连接有呈梳齿状依次排列第一电极叉指5211、第二电极叉指5212以及第三电极叉指5213；第一层电极板511和第一层电极板521平行设置，同样的，连接在第一电极5110一侧的第一电极叉指5111、第二电极叉指5112和第三电极叉指5113以及连接在第二电极5210一侧的第一电极叉指5211、第二电极叉指5212和第三电极叉指5213也进行平行设置，也就是说，每一层金属层中的电极板、第一电极叉指、第二电极叉指以及第三电极叉指均处于同一水平面。同时，第一叉指电极板510中的第一电极叉指5111、第二电极叉指5112以及第三电极叉指5113，和第二叉指电极板520中的第一电极叉指5211、第二电极叉指5212以及第三电极叉指5213呈梳齿状交替间隔排列；即以第一电极叉指5111、第二电极叉指5112以及第三电极叉指5113连接处的第一电极5110为电容正极，以第一电极叉指5211、第二电极叉指5212以及第三电极叉指5213连接处的第二电极5210为电容负极；其他金属层的排列参照第一金属层，此处不在赘述。

继续参阅图4，在一实施例中，第一叉指电极板510中每个电极板的每个电极叉指，与第二叉指电极板520中相应的同一层电极板中相邻的电极叉指之间，通过介质层200的部分隔开。即第一叉指电极板510中第一层电极板511的第一电极叉指5111、第二电极叉指5112以及第三电极叉指5113和第一层电极板521的第二电极5210的第一电极叉指5211、第二电极叉指5212以及第三电极叉指5213中，相邻的电极叉指之间通过介质层200的部分隔开。

请参与图5，图5是本申请中MOM电容第二实施例的结构示意图。

如图5所示，在一些实施例中，每个叉指电极板可以包括多层电极板，以每个叉指电极板包括五层电极板、每层电极板包括三个电极叉指为例，进行说明，既有第一叉指电极板510包括第一层电极板511、第二层电极板512、第三层电极板513、第四层电极板514以及第五层电极板515，第二叉指电极板520包括对应的第一层电极板521、第二层电极板522、第三层电极板523、第四层电极板524以及第五层电极板525；每一层金属层的排列按照图4所示的方式排列，并以每一层电极板中第一电极进行连接，组成多层金属层的电容正极，以每一层电极板中第二电极进行连接，组成多层金属层的电容负极，以形成多层金属层的叉指电容。

继续参阅图5，在一实施例中，第一叉指电极板510和第二叉指电极板520的相邻两层电极板直接通过介质层200(图中未标出)的部分隔开。

请参阅图6，图6是本申请半导体器件第四实施例的结构示意图。

如图6所示，在一实施例中，MOM电容500可以是叉指电容，叉指电容包括第一叉指电极板510和第二叉指电极板520，其中，第一叉指电极板510和第二叉指电极板520分别包括至少一层电极板；第一叉指电极板510和第二叉指电极板520的相邻两层电极板之间设置有通孔，通孔中形成有导电连接柱；即第一叉指电极板510的多层电极板通过第一通孔对应的第一导电连接柱610电连接在一起；第二叉指电极板520的多层电极板通过第二通孔对应的第二导电连接柱620连接在一起。

通孔的俯视面可以为圆形、椭圆形、方形或长条形等等，需要说明的是，通孔的横截面的大小不做限定。

本实施例中，以衬底为Si衬底、第一介质层210为第一氧化硅介质层、第二介质层220为第二氧化硅介质层、两层金属层构成的MOM电容500、第一沟槽隔离结构300和第二沟槽隔离结构400的沟槽截面形状是倒梯形为例，进行说明。则有，在Si衬底上形成器件层120，在器件层120上形成第一氧化硅介质层，以及在第一氧化硅介质层上形成第二氧化硅层。其中，在器件层120形成有第一沟槽隔离结构300，在Si衬底和器件层120中形成有第二沟槽隔离结构400，即，第一沟槽隔离结构300贯穿器件层120，以隔离器件层120中的器件，第二沟槽隔离结构400贯穿器件层120和部分Si衬底。第二氧化硅层中对应于第二沟槽隔离结构400的区域形成有两层金属层构成的MOM电容500，MOM电容500包括第一层呈梳齿状彼此交叉的第一叉指电极板510的第一层电极板511和第二叉指电极板520的第一层电极板521，以及第二层呈梳齿状彼此交叉的第一叉指电极板510的第二层电极板512和第二叉指电极板520的第二层电极板522。第一叉指电极板510的第一层电极板511和第一叉指电极板510的第二层电极板512之间设置有第一通孔(图中未标出)，第一通孔中填充有第一导电连接柱610，第一叉指电极板510的第一层电极板511和第一叉指电极板510的第二层电极板512通过对应的第一导电连接柱610电连接在一起；第二叉指电极板520的第一层电极板521和第二叉指电极板520的第二层电极板522之间设置有第二通孔(图中未标出)，第二通孔中填充有第二导电连接柱620，第二叉指电极板520的第一层电极板521和第二叉指电极板520的第二层电极板522通过对应的第二导电连接柱620电连接在一起。因此，在多层金属层所构成的MOM电容500中，MOM电容500对应的Si衬底和器件层120形成第二沟槽隔离结构400的情况下，MOM电容500最下层金属层与Si衬底的距离d加大，使得MOM电容500与Si衬底之间的寄生电容变小，以提升MOM电容的性能。

在一实施例中，MOM电容500在一投影平面上的投影，位于第一沟槽隔离结构300在投影平面上的投影中，其中，投影平面为垂直与半导体基材100的高度方向的平面。

其中，器件层120中形成的第一沟槽隔离结构300可以有多个，以此可以隔离器件层120中的多个器件。

第二沟槽隔离结构400可以是在第一沟槽隔离结构300的基础上形成的，而MOM电容500需要对应第二沟槽隔离结构400设置，因此，在垂直于半导体基材100的高度方向的投影平面上，MOM电容500的投影位于第一沟槽隔离结构300在投影平面上的投影中，并在该第一沟槽隔离结构300处形成第二沟槽隔离结构400，以此在形成第二沟槽隔离结构400时，可以减少相应的工作量。

本实施例中，以衬底为Si衬底、第一介质层210为第一氧化硅介质层、第二介质层220为第二氧化硅介质层、两层金属层构成的电容500、第一沟槽隔离结构300和第二沟槽隔离结构400的沟槽截面形状是倒梯形为例，进行说明。则有，在Si衬底上形成器件层120，在器件层120上形成第一氧化硅介质层，以及在第一氧化硅介质层上形成第二氧化硅层。其中，在器件层120形成有多个第一沟槽隔离结构300，选定其中一个第一沟槽隔离结构300，在该选中第一沟槽隔离结构300的区域形成有第二沟槽隔离结构400，第二沟槽隔离结构400贯穿器件层120和Si衬底的部分，并在第二沟槽隔离结构400对应的第二氧化硅介质层中形成两层金属层构成的MOM电容500，以使得MOM电容500中最下层金属层与Si衬底的距离加大，使得MOM电容500与Si衬底之间的寄生电容变小，以提升MOM电容的性能。

在一些应用场景中，半导体芯片包括上述半导体器件。

本申请中半导体器件一实施例的制备原理如下：

第一步骤：提供半导体基材100；其中，在半导体基材100中形成有第一沟槽隔离结构300和第二沟槽隔离结构400；第二沟槽隔离结构400的深度大于第一沟槽隔离结构300的深度；

第二步骤：在半导体基材100上形成介质层200；其中，在介质200中对应第二沟槽隔离结构400的区域形成有至少一层金属层所构成的MOM电容500。

以本实施例制备而成的半导体器件，在存在第二沟槽隔离结构400的情况下，其MOM电容500与半导体基材100的距离增大，进而减小了MOM电容500与半导体基材100之间的寄生电容，提升了MOM电容的性能。

本申请中半导体器件另一实施例的制备原理如下：

第一步骤：提供半导体衬底110；

第二步骤：在半导体衬底110上形成器件层120；

第三步骤：在器件层120形成多个第一沟槽隔离结构300，选择其中一个第一沟槽隔离结构300，在选择的第一沟槽隔离结构300区域形成第二沟槽隔离结构400，第二沟槽隔离结构400的深度大于第一沟槽隔离结构300的深度；

第四步骤：在器件层120上形成第一介质层210；

第五步骤：在第一介质层210上形成第二介质层220；其中，在第二介质层220中对应第二沟槽隔离结构400的区域形成有至少一层金属层所构成的MOM电容500。

以本实施例制备而成的半导体器件，在存在第二沟槽隔离结构400的情况下，其MOM电容500与半导体衬底110的距离增大，进而减小了MOM电容500与半导体衬底110之间的寄生电容，提升了MOM电容的性能。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种半导体器件，其特征在于，包括：

半导体基材，其中，所述半导体基材中形成有第一沟槽隔离结构和第二沟槽隔离结构；

介质层，形成在所述半导体基材上，其中，所述介质层中对应所述第二沟槽隔离结构的区域形成有至少一层金属层所构成的MOM电容；

其中，所述第二沟槽隔离结构的深度大于所述第一沟槽隔离结构的深度。

2.根据权利要求1所述的半导体器件，其特征在于，

所述半导体基材包括衬底和形成在所述衬底上的器件层，所述第一沟槽隔离结构隔离所述器件层中的器件。

3.根据权利要求1所述的半导体器件，其特征在于，

所述MOM电容包括叉指电容，所述叉指电容包括第一叉指电极板和第二叉指电极板，其中，所述第一叉指电极板和所述第二叉指电极板分别包括至少一层电极板。

4.根据权利要求3所述的半导体器件，其特征在于，

所述第一叉指电极板和所述第二叉指电极板的每层所述电极板分别设置在同一层中，且所述第一叉指电极板和所述第二叉指电极板的每层电极板分别包括多个电极叉指；

所述第一叉指电极板中每个所述电极板的多个所述电极叉指，与所述第二叉指电极板中相应的同一层所述电极板的多个所述电极叉指在同一层彼此交叉。

5.根据权利要求4所述的半导体器件，其特征在于，

所述第一叉指电极板和所述第二叉指电极板的相邻两层所述电极板直接通过所述介质层的部分隔开。

6.根据权利要求4所述的半导体器件，其特征在于，

所述第一叉指电极板中每个所述电极板的每个所述电极叉指，与所述第二叉指电极板中相应的同一层所述电极板中相邻的所述电极叉指之间，通过所述介质层的部分隔开。

7.根据权利要求4所述的半导体器件，其特征在于，

所述第一叉指电极板和所述第二叉指电极板的相邻两层所述电极板之间设置有通孔，所述通孔中形成有导电连接柱，所述第一叉指电极板的多层所述电极板通过对应的所述导电连接柱电连接在一起；所述第二叉指电极板的多层所述电极板通过对应的所述导电连接柱连接在一起。

8.根据权利要求1所述的半导体器件，其特征在于，

所述MOM电容在一投影平面上的投影，位于所述第一沟槽隔离结构在所述投影平面上的投影中，其中，所述投影平面为垂直与所述半导体基材的高度方向的平面。

9.根据权利要求1所述的半导体器件，其特征在于，

所述介质层包括氧化硅介质层。

10.一种半导体芯片，其特征在于，包括权利要求1-9任意一项所述的半导体器件。

Images