CN100527299C - 多层片状电容器和多层片状电容器阵列 - Google Patents
多层片状电容器和多层片状电容器阵列 Download PDFInfo
- Publication number
- CN100527299C CN100527299C CNB2005101166594A CN200510116659A CN100527299C CN 100527299 C CN100527299 C CN 100527299C CN B2005101166594 A CNB2005101166594 A CN B2005101166594A CN 200510116659 A CN200510116659 A CN 200510116659A CN 100527299 C CN100527299 C CN 100527299C
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- dielectric layer
- internal
- lead division
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 101
- 238000009413 insulation Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明于提供了一种MLCC和一种MLCC阵列。该MLCC通过以下方式实现了期望的低ESL特性:第一和第二内部电极形成为在同一介质层上彼此分开,同时与在相邻介质层上的其他第一和第二内部电极重叠,以及通过沿电容器器身的堆叠方向形成于电容器器身中的导电过孔将该第一和第二内部电极连接至位于电容器器身的顶面或底面上的外部接线端。
Description
相关申请
本申请基于并要求于2004年12月7日提交的韩国申请第2004-0102611号的优先权,其全部内容结合于此作为参考。
技术领域
本发明一般地涉及一种多层片状电容器(MLCC),具体而言,涉及一种减少了等效串联电感(ESL)的MLCC,可用于高频电路中的去耦电容器,以及采用该MLCC的MLCC阵列。
背景技术
通常,MLCC的结构由多个介电层和夹在这些介电层之间的多个内部电极组成。MLCC的优点在于小尺寸、大电容且易于安装,所以广泛用于各种电子装置。特别地,MLCC尤其用于连接在电源电路例如LSI中的半导体芯片与电源之间的去耦电容器。
去耦电容器中所用的MLCC要求具有低ESL特性,以拟制剧烈的电流变化和稳定电源电路。随着近来电子器件趋于具有高频和大电流,该要求也不断上升。
关于传统地减小ESL,美国专利第5,880,925号披露了一种新颖布置的引线结构。有关于此,图1a和图1b中示出了MLCC由可选布置的引线靠近具有相反极性的第一和第二内部电极而组成。
如图1a所示,传统MLCC10包括多个可选布置的介电层11a和11b;以及多个第一和第二内部电极12和13,其分别形成于介电层11a和11b上。各第一和第二内部电极12和13的两个相对侧具有两个引线14和15。
在介电层11a和11b上分别如图1a所示形成内部电极12和13,这些介电层堆叠构成图1b的电容器器身11。另外,形成连接至引线14和15的外部接线端16和17,从而得到MLCC10。
由于第一内部电极12的引线14和第二内部电极13的引线15为交替地布置,所以内部电极12和13的电流相对向地流动,如图1a中的箭头所示。因此,内部电极12或13中产生的寄生电感被相邻的内部电极13或12中产生的寄生电感抵消,从而实现低ESL特性。
然而,传统MLCC仅实现抵消内部电极中流动的电流。即,仅采用了通过改变内部电极的引线或内部电极结构的方法来减小ESL。另外,还未尝试改变MLCC的整个结构,以实现期望的低ESL特性。
另外,近年来,随着微型化制造电子元件,人们逐渐要求将由两个或多于两个具有相同或不同电容的电容器组成的电容器阵列制成单个芯片。然而,由于阵列中有限的安装空间,所以传统方法采用了多个引线被认为是不合适的。
图2a和图2b示出了传统的MLCC阵列。
如图2a所示,传统的MLCC阵列包括多个介电层21和21b;以及设置于介电层21a上的两个第一内部电极22a和22b和设置于介电层21b上的两个第二内部电极23a和23b。各第一和第二内部电极22a、22b、23a、和23b具有从其一侧伸出的引线24a、24b、25a、和25b。在介电层21a和21b上如图2a所示形成第一和第二内部电极22a和22b、以及23a和23b,这些介电层堆叠构成图2b中所示的电容器阵列器身21。同样,形成连接至引线24a、24b、25a、和25b的外部接线端26a、26b、27a、和27b,从而得到MLCC阵列20。
在这样的结构中,在介电层21a和21b的区域上形成的第一和第二内部电极22a和23a,以及其其他区域的第一和第二内部电极22b和23b分别充当电容器电极。
然而,如图2a和图2b所示,传统的MLCC阵列20不利之处在于各电容器部件水平地布置,因此,当采用三个或多于三个的电容器时,阵列20难以小型化。
人们要求制造低ESL特性的MLCC阵列用于去耦电容器,美国专利5,880,925中披露了一种实现低ESL特性的引线结构,但是其难以使用,因为外部空间有限难以容纳该引线结构。即,当图2a中所示的MLCC阵列中的单个内部电极的一侧处引线的数量成倍增加时,引线数量按电容器数量的两倍增加。因而,难以在有限的外部面积里形成数量不断增加的引线。
因此,要求有一种新型的MLCC,可通过改变MLCC本身结构来有效地实现低ESL特性,并适用于MLCC阵列。
发明内容
因此,本发明旨在解决相关技术中出现的上述问题,本发明的一个目的在于通过以下方式提供一种具有低ESL特性的MLCC:在同一介电层上形成彼此分开的第一和第二内部电极,同时与在相邻介电层上的其他第一和第二内部电极重叠,以及通过沿电容器器身堆叠方向形成于电容器器身中的导电过孔将第一和第二内部电极连接至位于电容器器身的顶面和底面上的外部接线端。
本发明的另一个目的在于提供一种具有多个电容器部件的MLCC阵列,其中,上述MLCC用作至少一个电容器部件。
为了实现上述目的,本发明提供了一种MLCC,其包括:电容器器身,其通过堆叠多个介电层而形成;多个第一和第二内部电极,其形成于各所述介电层上;至少一个第一外部接线端和至少一个第二外部接线端,其形成于所述电容器器身的顶面和底面中的至少一个表面上;以及至少一个第一导电过孔和至少一个第二导电过孔,其沿所述电容器器身的堆叠方向形成于所述电容器器身中,用于连接至所述第一或第二外部接线端;其中,形成于同一介电层上的所述第一和第二内部电极彼此分开,形成于所述堆叠介电层上的所述第一和第二内部电极通过一个夹在它们之间的介电层而彼此重叠,各所述第一和第二内部电极均在所述第一和第二内部电极与形成于垂直相邻介电层上的其他第一和第二内部电极相重叠的位置处具有至少一个引出部;所述至少一个第一导电过孔形成为穿过所述第一内部电极的所述引出部,同时与所述第二内部电极电绝缘;以及所述至少一个第二导电过孔形成为穿过所述第二内部电极的所述引出部,同时与所述第一内部电极电绝缘。
根据本发明的第一实施例,各介电层上均包括一个第一内部电极和一个第二内部电极,各第一内部电极的至少一个引出部均伸向同一介电层上相邻的第二内部电极,各第二内部电极的至少一个引出部均伸向同一介电层上相邻的第一内部电极,并且各第一和第二内部电极均具有凹部,该凹部使第一和第二内部电极与同一介电层上的第二和第一内部电极分开。
根据本发明的第二实施例,各介电层上均具有多个第一内部电极或多个第二内部电极、或多个第一内部电极和多个第二内部电极,并且第一和第二内部电极交替地布置在同一介电层上。优选地,多个第一和第二内部电极沿一个方向交替地布置。
优选地,至少一个引出部在第一和第二内部电极的至少一侧形成,各第一和第二内部电极均在与其至少一个引出部相对的另一侧具有至少一个凹部。
从而,为了更简单的外部接线端布置,在同一介电层上形成的第一和第二内部电极的图样形状相同。
此外,各第一内部电极均在与同一介电层上的相邻第二内部电极相对的一侧具有至少一个引出部和至少一个凹部,各第二内部电极均在与同一介电层上的相邻第一内部电极相对的一侧具有至少一个引出部和至少一个凹部。从而,在各第一和第二内部电极的该侧形成的至少一个引出部和至少一个凹部交替地布置。
另外,本发明提供了一种由MLCC组成的MLCC阵列,其包括:电容器阵列器身,其通过堆叠多个介电层而形成;以及多个电容器部件,其形成于各所述介电层上的多个分开的区域中,其中各所述电容器部件均包括多个第一和第二内部电极,其形成于各所述介电层的一个区域上;至少一个第一外部接线端和至少一个第二外部接线端,其形成于所述电容器阵列器身的顶面和底面中的至少一个表面上;以及至少一个第一导电过孔和至少一个第二导电过孔,其沿所述电容器阵列器身的堆叠方向形成于所述电容器阵列器身中,用于连接至所述第一或第二外部接线端,形成于同一介电层上的所述第一和第二内部电极彼此分开,形成于所述堆叠介电层上的所述第一和第二内部电极通过一个夹在它们之间的介电层而彼此重叠,各所述第一和第二内部电极均在所述第一和第二内部电极与形成于垂直相邻介电层上的其他第一和第二内部电极相重叠的位置处具有至少一个引出部,所述至少一个第一导电过孔形成为穿过所述第一内部电极的所述引出部,同时与所述第二内部电极电绝缘,以及所述至少一个第二导电过孔形成为穿过所述第二内部电极的所述引出部,同时与所述第一内部电极电绝缘。
附图说明
通过下面结合附图的详细描述,可以更清楚地理解本发明的上述及其它的目的、特性和优点,其中:
图1a和图1b分别是示出了一个传统MLCC的分解透视图和示意透视图;
图2a和图2b分别是示出了另一传统MLCC的分解透视图和示意透视图;
图3a和图3b分别是示出了根据本发明的第一实施例的MLCC的分解透视图和示意透视图;
图3c是示出了图3a的MLCC中的低ESL特性的示意图;
图4a是示出了根据本发明的第二实施例的MLCC中的内部电极结构和导电过孔的设置的俯视图;
图4b和图4c分别是沿图4a的MLCC的线A-A和线B-B的侧剖视图;
图5a是示出了根据本发明的第三实施例的MLCC中的内部电极结构和导电过孔的设置的俯视图;
图5b和图5c分别是沿图5a的MLCC的线A-A和线B-B的侧剖视图;
图6是示出了根据本发明的第一实施例的MLCC阵列中的内部电极结构的俯视图;以及
图7是示出了根据本发明的第二实施例的MLCC阵列中的内部电极结构的俯视图。
具体实施方式
以下将参照附图给出本发明各实施例的详细描述。
图3a和图3b分别是示出了根据本发明的第一实施例的MLCC的分解透视图和示意透视图。
如图3a和图3b所示,MLCC 30包括:多个介电层31a和31b,构成电容器器身;以及多个第一和第二内部电极32和33,其形成于各介电层31a和31b上。第一内部电极32和第二内部电极33一起形成于一个介电层31a或31b上,其形成方式为这些内部电极以预定的间距彼此分开。另外,第一或第二内部电极32或33通过夹在它们之间的介电层31a或31b而彼此重叠。即,形成于一个介电层31a或31b之上的第一和第二内部电极32和33与形成于相邻的介电层31b或31a之上的第二和第一内部电极33和32重叠。
此外,第一和第二内部电极32和33分别具有伸出的引出部32’和33’。内部电极32和33的引出部32’和33’形成为在介电层31a和31b上具有一种极性的多个引出部32’彼此重叠或多个引出部33’彼此重叠,但不与具有另一相反极性的引出部33’或32’重叠。为了有效地实现该布置,第一和第二内部电极32和33优选地具有凹部32”和33”,这使得第一和第二内部电极32和33与同一介电层31a和31b上的相邻的第二和第一内部电极33和32分开。
此外,内部电极32和33的引出部32’和33’伸向同一介电层31a和31b上的相邻的内部电极33和32。第一和第二导电过孔34和35形成为穿过引出部32’和33’,使形成于介电层31a和31b上的第一和第二内部电极组32和33本身都连接起来。特别地,第一导电过孔34将介电层31a和31b上的第一内部电极组32彼此连接,但与第二内部电极组33电绝缘。同样,第二导电过孔35将介电层31a和31b上的第二内部电极组33彼此连接,但与第一内部电极组32电绝缘。
引出部32’和33’连同凹部32”和33”被设置为通过第一和第二导电过孔34和35,将具有一种极性的内部电极组32彼此有效地连接,以及将具有另一种极性的内部电极组33彼此有效地连接。
以此方式,第一和第二内部电极32和33共存于同一介电层31a和31b上,同时交替布置在相邻的介电层31b和31a上。交替布置的第一和第二内部电极组32和33通过第一和第二导电过孔34和35连接为,使具有一种极性的第一内部电极组32彼此连接,具有另一种极性的第二内部电极组33彼此连接。从而,多个单位电容器(由第一和第二内部电极32和33限定的电容元件)并联连接,以作为一个电容器来操作,以获得MLCC 30。
图3b示出了由堆叠图3a中所示的介电层31a和31b得到的MLCC 30的外部透视图。
结合图3a,如图3b所示,连接至第一和第二导电过孔34和35的第一和第二外部接线端36和37形成于由堆叠多个介电层31a和31b所得到的电容器器身31的顶面上。尽管图3b中未示出电容器器身31的底面,第一和第二外部接线端36和37也可如同在电容器器身31的顶面上那样,形成为在其底面上连接至第一和第二导电过孔34和35。
图3c是说明图3a中的MLCC 30中的低ESL特性的示意图。
在MLCC 30中,当将电压施加到第一外部接线端36和第二外部接线端37时,连接至第一外部接线端36的第一导电过孔34和连接至第二外部接线端37的第二导电过孔35,在靠近第一导电过孔34的地方,产生相反的磁通量,其于是被抵消。此外,根据本发明的第一实施例的MLCC 30具有较短的电流路径,从而相比较于接线端连接至电极两端的传统MLCC,其呈现出期望的低ESL。
在本实施例中,如图所示,MLCC 30包括:介电层31a和31b,各介电层上具有一个第一内部电极32和一个第二内部电极33。可选地,在同一介电层上的第一和第二电极中的至少一个设置为在其上面形成多数个,即,多个第一内部电极或多个第二内部电极,或者多个第一内部电极和多个第二内部电极,其中,多个内部电极可以交替地布置在其上面。因而,为了简化内部电极结构,优选地,如图4a到图4c所示,多个内部电极沿一个方向布置。
图4a是示出了根据本发明的第二实施例的MLCC中的,在各第一和第二介电层41a和41b上的第一和第二内部电极42和43的布置结构的俯视图。从该图中可以知道,多个第一和第二介电层41a和41b交替地堆叠,以构成MLCC的电容器器身41(图4b或图4c)。
如图4a所示,一个第一内部电极42和两个第二内部电极43交替地布置在第一介电层41a上。另外,两个第一内部电极42和一个第二内部电极43交替地布置在与第一介电层41a相邻的第二介电层41b上。
第一介电层41a上的第一和第二内部电极42和43与在第二介电层41b上形成的第二和第一内部电极43和42重叠。
在本实施例中,第一和第二内部电极42和43被设置为外形相同,从而各第一和第二内部电极42和43在其一侧具有交替布置的两个引出部42’或43’和一个凹部42”或43”,在其另一侧具有交替布置的一个引出部42’或43’和两个凹部42”或43”。
每组引出部42’或43’在内部电极组42或43重叠以彼此连接的位置形成,这些内部电极交替地位于相邻的介电层41b和41a上,并具有相同的极性。内部电极42或43的凹部42”或43”在与相邻内部电极43或42的引出部43’或42’相重叠的位置形成,其中这些凹部在内部电极42或43的与引出部42’或43’相对的另一侧形成,从而内部电极42和43没有连接到设置在垂直相邻的介电层41a和41b上的内部电极43和42,并具有相反极性。
内部电极42和43的凹部42”和43”使得内部电极42和43与相邻的内部电极43和42的引出部43’和42’以预定的间隔分开,同样,能够防止导电过孔45和44不希望有地连接在极性相反的内部电极42和43之间。从而,导电过孔在标记为44和45的部分形成,其结构如图4b和4c所示。
图4b和图4c分别是沿根据本发明的第二实施例的由堆叠图4a的介电层41a和41b所制成的MLCC 40中的线A-A和线B-B的侧剖视图。
如图4b和图4c所示,在介电层41a和41b上形成的第一和第二内部电极组42和43分别通过第一和第二导电过孔44和45将其本身都连接起来。第一和第二导电过孔44和45分别连接至设置在电容器器身41的顶面和底面上第一和第二外部接线端46和47。当通过第一和第二外部接线端46和47向电容器器身41供电时,则通过第一和第二导电过孔44和45在形成于堆叠的介电层41a和41b上的第一和第二内部电极42和43之间产生电容。此时,产生电容的多个单位电容器是并联连接,因此相当于一个电容器。
此外,当MLCC 40运行时,如图3c所示,从相邻的第一和第二导电过孔44和45中产生相反的磁通量,于是被抵消,从而实现低ESL。
此外,在该MLCC中,内部电极的数量以及内部电极图样的形状可以有各种变化。图5a到图5c示出了根据本发明的第三实施例的MLCC中的内部电极结构和导电过孔的设置。
如图5a所示,两个第一内部电极52和两个第二内部电极53沿一个方向交替地布置在第一介电层51a上。此外,两个第一内部电极52和两个第二内部电极53沿一个方向交替地布置在与第一介电层51a相邻的第二介电层51b上。
形成于第一介电层51a上的第一和第二内部电极52和53与形成于第二介电层51b上的第二和第一内部电极53和52重叠。
在本实施例中,第一和第二内部电极52和53被设置为外形相同,从而各第一和第二内部电极52和53在其一侧具有交替布置的一个引出部52’或53’和一个凹部52”或53”,在其另一侧具有交替布置的一个引出部52’或53’和一个凹部52”或53”。
类似于图4a中所示的结构,每组引出部52’或53’在内部电极组52或53重叠以彼此连接的位置形成,这些内部电极交替地设置于相邻的介电层51b和51a上,并具有相同的极性。内部电极52或53的凹部52”或53”在与相邻内部电极53或52的引出部53’或52’相重叠的位置形成,其中这些凹部在内部电极52或53的与引出部52’或53’相对的另一侧形成,从而内部电极52和53没有连接到设置在垂直相邻的介电层51a和51b上的内部电极53和52,并具有相反极性。
图5b和图5c分别是沿根据本发明的第三实施例的由堆叠图5a的介电层51a和51b所制成的MLCC 50中的线A-A和线B-B的侧剖视图。
如图5b和图5c所示,在介电层51a和51b上形成的第一和第二内部电极组52和53分别通过第一和第二导电过孔54和55将其本身都连接起来。第一和第二导电过孔54和55分别连接至设置在电容器器身51的顶面和底面上的第一和第二外部接线端56和57。当通过第一和第二外部接线端56和57向电容器器身51供电时,则通过第一和第二导电过孔54和55,在形成于堆叠的介电层51a和51b上的第一和第二内部电极52和53之间产生电容。此时,产生电容的各个单位电容器是并联连接,因此相当于一个电容器。
此外,上述MLCC应用于单片型电容器阵列。
接下来参见图6,示出了根据本发明的第一实施例的MLCC阵列中的内部电极结构。图6中所示的多个第一和第二介电层61a和61b交替地堆叠,构成电容器阵列器身。
图6中,所示各第一和第二介电层61a和61b均被分为区域A和B。在各区域中,第一和第二内部电极62a和62b、以及63a和63b以相同的布置方式形成。即,两个第一内部电极62a和62b以及两个第二内部电极63a和63b交替地布置在第一介电层61a的区域A和B上。此外,两个第一内部电极62a和62b以及两个第二内部电极63a和63b交替地布置在与第一介电层61a相邻的第二介电层61b的区域A和B上。
类似于图4a中所示的内部电极42和43的图样,各第一和第二内部电极62a和62b、以及63a和63b在其一侧具有交替布置的两个引出部62’a、62’b、63’a、或63’b和一个凹部62”a、62”b、63”a、或63”b,在其另一侧具有交替布置的一个引出部62’a、62’b、63’a、或63’b和两个凹部62”a、62”b、63”a、或63”b。
在区域A和B的第一和第二内部电极62a和62b、以及63a和63b中,第一和第二导电过孔64a、64b、和65形成为穿过引出部62’a、62’b、63’a、或63’b,以使具有一种极性的内部电极组62a、62b、63a、或63b彼此连接。
从而,在第一和第二介电层61a和61b的区域A上形成的第一和第二内部电极组62a和63a通过第一和第二导电过孔64a和65将其本身都连接起来,相当于一个电容器。此外,在第一和第二介电层61a和61b的区域B上形成的第一和第二内部电极组62b和63b通过第一和第二导电过孔64b和65将其本身都连接起来,从而相当于一个电容器。
在本实施例中,尽管如图所示,MLCC阵列是具有两个电容器,但可将介电层的区域分成三个或多于三个区域,以形成更多的电容器部件。另外,构成两个电容器部件的第一和第二内部电极设置为并联,因而,两个电容器纵向布置。然而,可通过去除形成于图6中中心布置的第一内部电极与第二内部电极之间的引出部且不形成导电过孔,来横向布置这两个电容器。
此外,图6中所示的MLCC阵列包括两个具有相同电容值的电容器部件。然而,如图7所示,MLCC阵列的这些部件可以具有不同的电容值。
图7示出了根据本发明的第二实施例的,具有两个电容值不相同的电容器部件的MLCC阵列中的内部电极结构。
参见图7,所示各第一和第二介电层71a和71b如图6所示的结构,均被分为区域A和B。即,两个第一内部电极72a和72b以及两个第二内部电极73a和73b交替地布置在第一介电层71a的区域A和B上。此外,两个第一内部电极72a和72b以及两个第二内部电极73a和73b交替地布置在与第一介电层71a相邻的第二介电层71b的区域A和B上。然而,区域A的第一和第二内部电极面积大于区域B的第一和第二内部电极,且图样不相同。即,类似于图6中所示的图样,区域A的各第一和第二内部电极72a和73a在其一侧具有交替布置的两个引出部72’a和73’a以及一个凹部72”a或73”a,在其另一侧具有交替布置的一个引出部72’a或73’a和两个凹部72”a和73”a。另一方面,区域B的各第一和第二内部电极72b和73b在其一侧具有交替布置的一个引出部72’b或73’b和一个凹部72”a或73”a,在其另一侧具有交替布置的一个引出部72’b或73’b和一个凹部72”b或73”b。
在区域A和B的第一和第二内部电极72a和72b、以及73a和73b中,第一和第二导电过孔74a、74b、和75形成为穿过引出部72’a、72’b、73’a、和73’b,以使具有一种极性的内部电极组72a、72b、73a、或73b彼此连接。
从而,一个电容器部件包括在各第一和第二介电层71a和71b的区域A上形成的第一和第二内部电极72a和73a,以及另一个电容器部件包括在各第一和第二介电层71a和71b的区域B上形成的第一和第二内部电极72b和73b。此外,区域A的电容器部件的面积大于区域B的电容器部件,且电容值更大。
这样,本发明的MLCC阵列可具有两个或多于两个具有不同电容值的电容器部件。
如上所述,本发明提供了一种MLCC和一种MLCC阵列。本发明的MLCC通过以下方式实现期望的低ESL特性:在同一介电层上形成彼此分开的第一和第二内部电极,同时与在相邻介电层上的其他第一和第二内部电极重叠;并通过沿电容器器身堆叠方向形成于电容器器身中的导电过孔将第一和第二内部电极连接至位于电容器器身的顶面和底面上的外部接线端。此外,本发明的MLCC可有效地用于具有低ESL特性的MLCC阵列。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (17)
1.一种多层片状电容器,包括:
电容器器身,其通过堆叠多个介电层而形成;
多个第一和第二内部电极,其形成于各所述介电层上;
至少一个第一外部接线端和至少一个第二外部接线端,其形成于所述电容器器身的顶面和底面中的至少一个表面上;以及
至少一个第一导电过孔和至少一个第二导电过孔,其沿所述电容器器身的堆叠方向形成于所述电容器器身中,以连接至所述第一和第二外部接线端;其中
形成于同一介电层上的所述第一和第二内部电极彼此分开,并且形成于所述堆叠的介电层上的所述第一和第二内部电极通过一个夹在它们之间的介质层而彼此重叠,各所述第一和第二内部电极均在所述第一和第二内部电极与形成于垂直相邻的介电层上的其他第一和第二内部电极相重叠的位置处具有至少一个引出部;
所述至少一个第一导电过孔形成为穿过所述第一内部电极的所述引出部,同时与所述第二内部电极电绝缘;以及
所述至少一个第二导电过孔形成为穿过所述第二内部电极的所述引出部,同时与所述第一内部电极电绝缘。
2.根据权利要求1所述的多层片状电容器,其中各所述介电层上均包括一个第一内部电极和一个第二内部电极,以及
各所述第一内部电极的所述至少一个引出部均伸向同一介电层上相邻的第二内部电极,各所述第二内部电极的所述至少一个引出部均伸向同一介电层上相邻的第一内部电极,并且各所述第一和第二内部电极均具有使所述第一和第二内部电极与同一介电层上相邻的所述第二和第一内部电极分开的凹部。
3.根据权利要求1所述的多层片状电容器,其中各所述介电层上均具有多个第一内部电极或多个第二内部电极、或多个第一内部电极和多个第二内部电极,并且所述第一和第二内部电极交替地布置在同一介电层上。
4.根据权利要求3所述的多层片状电容器,其中所述多个第一和第二内部电极沿一个方向交替地布置。
5.根据权利要求4所述的多层片状电容器,其中所述至少一个引出部在所述第一和第二内部电极的至少一侧形成,各所述第一和第二内部电极均在与其所述至少一个引出部相对的另一侧具有至少一个凹部。
6.根据权利要求4所述的多层片状电容器,其中形成于同一介电层上的所述第一和第二内部电极具有相同的图样形状。
7.根据权利要求4所述的多层片状电容器,其中各所述第一内部电极均在与同一介电层上的所述相邻第二内部电极相对的一侧具有至少一个引出部和至少一个凹部,各所述第二内部电极均在与同一介电层上的所述相邻第一内部电极相对的一侧具有至少一个引出部和至少一个凹部。
8.根据权利要求7所述的多层片状电容器,其中在各所述第一和第二内部电极的所述侧形成的所述至少一个引出部和所述至少一个凹部交替地布置。
9.一种多层片状电容器阵列,其包括:
电容器阵列器身,其通过堆叠多个介电层而形成;以及多个电容器部件,其形成于各所述介电层上的多个分开的区域上,其中
各所述电容器部件包括:多个第一和第二内部电极,其形成于各所述介电层的一个区域上;至少一个第一外部接线端和至少一个第二外部接线端,其形成于所述电容器阵列器身的顶面和底面中的至少一个表面上;以及至少一个第一导电过孔和至少一个第二导电过孔,其沿所述电容器阵列器身的堆叠方向形成于所述电容器阵列器身中,以连接至所述第一或第二外部接线端,
形成于同一介电层上的所述第一和第二内部电极彼此分开,并且形成于多个堆叠的所述介电层上的所述第一和第二内部电极通过一个夹在它们之间的介电层而彼此重叠,各所述第一和第二内部电极均在所述第一和第二内部电极与形成于垂直相邻的介电层上的其他第一和第二内部电极相重叠的位置处具有至少一个引出部,以及
所述至少一个第一导电过孔形成为穿过所述第一内部电极的所述引出部,同时与所述第二内部电极电绝缘,以及所述至少一个第二导电过孔形成为穿过所述第二内部电极的所述引出部,同时与所述第一内部电极电绝缘。
10.根据权利要求9所述的多层片状电容器阵列,其中所述多个电容器部件中的至少一个包括在各所述介电层上形成的一个第一内部电极和一个第二内部电极,各所述第一内部电极的所述至少一个引出部伸向同一介电层上的相邻第二一内部电极,各所述第二内部电极的所述至少一个引出部伸向同一介电层上的相邻第一内部电极,并且各所述第一和第二内部电极均具有使所述第一和第二内部电极与同一介电层上的所述第二和第一内部电极分开的凹部。
11.根据权利要求9所述的多层片状电容器阵列,其中所述多个电容器部件中的至少一个包括所述多个介电层,每个介电层均具有多个第一内部电极或多个第二内部电极、或多个第一内部电极和多个第二内部电极,其中所述第一和第二内部电极交替地布置在同一介电层上。
12.根据权利要求11所述的多层片状电容器阵列,其中所述多个电容器部件中的至少一个包括沿一个方向交替地布置的所述多个第一和第二内部电极。
13.根据权利要求12所述的多层片状电容器阵列,其中所述多个电容器部件中的每个电容器部件均包括沿同一方向布置的所述第一和第二内部电极。
14.根据权利要求12所述的多层片状电容器阵列,其中所述多个电容器部件中的至少一个包括所述第一和第二内部电极,每个内部电极均具有至少一个引出部在其至少一侧形成,且均在与其所述至少一个引出部相对的另一侧具有至少一个凹部。
15.根据权利要求12所述的多层片状电容器阵列,其中所述多个电容器部件中的至少一个包括形成于同一介电层上的相同图样形状的所述第一和第二内部电极。
16.根据权利要求12所述的多层片状电容器阵列,其中所述多个电容器部件中的至少一个包括所述第一和第二内部电极,每个所述第一内部电极均在与同一介电层上的所述相邻第二内部电极相对的一侧具有至少一个引出部和至少一个凹部,每个所述第二内部电极均在与同一介电层上的所述相邻第一内部电极相对的一侧具有至少一个引出部和至少一个凹部。
17.根据权利要求16所述的多层片状电容器阵列,其中在各所述第一和第二内部电极的所述侧形成的所述至少一个引出部和所述至少一个凹部交替地布置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040102611A KR100649579B1 (ko) | 2004-12-07 | 2004-12-07 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
KR1020040102611 | 2004-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1787136A CN1787136A (zh) | 2006-06-14 |
CN100527299C true CN100527299C (zh) | 2009-08-12 |
Family
ID=36191071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101166594A Expired - Fee Related CN100527299C (zh) | 2004-12-07 | 2005-10-26 | 多层片状电容器和多层片状电容器阵列 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7035079B1 (zh) |
JP (1) | JP2006165514A (zh) |
KR (1) | KR100649579B1 (zh) |
CN (1) | CN100527299C (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100744903B1 (ko) * | 2006-02-22 | 2007-08-01 | 삼성전기주식회사 | 디커플링 기능을 갖는 다층 기판 |
JP4293560B2 (ja) | 2006-07-12 | 2009-07-08 | Tdk株式会社 | 積層コンデンサアレイ |
JP4335237B2 (ja) * | 2006-07-21 | 2009-09-30 | Tdk株式会社 | 貫通型積層コンデンサ |
JP4400612B2 (ja) * | 2006-10-31 | 2010-01-20 | Tdk株式会社 | 積層コンデンサ、および積層コンデンサの製造方法 |
JP4626605B2 (ja) * | 2006-11-07 | 2011-02-09 | 株式会社村田製作所 | 積層コンデンサ |
DE102006056872A1 (de) * | 2006-12-01 | 2008-06-12 | Epcos Ag | Vielschicht-Kondensator |
DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
WO2008108350A1 (ja) * | 2007-03-08 | 2008-09-12 | Nec Corporation | 容量素子、プリント配線基板、半導体パッケージ及び半導体回路 |
KR100887124B1 (ko) * | 2007-08-06 | 2009-03-04 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR100910457B1 (ko) * | 2007-09-28 | 2009-08-04 | 삼성전기주식회사 | 내장형 박막 캐패시터 |
JP4548492B2 (ja) | 2008-02-13 | 2010-09-22 | Tdk株式会社 | 積層コンデンサアレイ |
JP5217692B2 (ja) * | 2008-07-02 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR100992311B1 (ko) * | 2008-08-13 | 2010-11-05 | 삼성전기주식회사 | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 |
KR100992286B1 (ko) * | 2008-10-10 | 2010-11-05 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR101141328B1 (ko) | 2009-03-17 | 2012-05-03 | 삼성전기주식회사 | 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법 |
JP4511625B1 (ja) * | 2009-10-16 | 2010-07-28 | ルビコン株式会社 | 積層コンデンサ、その製造方法、回路基板および電子機器 |
JP5432002B2 (ja) * | 2010-02-25 | 2014-03-05 | 太陽誘電株式会社 | コンデンサ及びその製造方法 |
JP5201223B2 (ja) * | 2011-01-28 | 2013-06-05 | 株式会社村田製作所 | 電子部品及び基板モジュール |
KR101548770B1 (ko) | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
KR101292775B1 (ko) * | 2011-09-06 | 2013-08-02 | 삼화콘덴서공업주식회사 | 대용량 패키지형 적층 박막 커패시터 |
JP2014011419A (ja) * | 2012-07-03 | 2014-01-20 | Taiyo Yuden Co Ltd | コンデンサ |
US10403439B2 (en) | 2015-12-21 | 2019-09-03 | Palo Alto Research Center Incorporated | Multilayer capacitor |
JP6697676B2 (ja) * | 2016-06-22 | 2020-05-27 | 株式会社村田製作所 | キャパシタ |
KR101963283B1 (ko) | 2017-02-10 | 2019-03-28 | 삼성전기주식회사 | 커패시터 부품 |
CN116075913A (zh) * | 2020-08-12 | 2023-05-05 | 株式会社村田制作所 | 多端子层叠电容器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3019616B2 (ja) * | 1992-06-30 | 2000-03-13 | 三菱マテリアル株式会社 | 積層貫通型コンデンサアレイ |
JPH07326536A (ja) * | 1994-05-31 | 1995-12-12 | Kyocera Corp | セラミックコンデンサ |
JP3720540B2 (ja) * | 1997-07-25 | 2005-11-30 | 京セラ株式会社 | 薄膜コンデンサ |
US5880925A (en) | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JP3500277B2 (ja) * | 1997-08-28 | 2004-02-23 | 京セラ株式会社 | 積層型コンデンサおよびコンデンサ |
US6366443B1 (en) * | 1997-12-09 | 2002-04-02 | Daniel Devoe | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias |
JP2000286148A (ja) * | 1999-03-30 | 2000-10-13 | Kyocera Corp | コンデンサ |
US6327134B1 (en) * | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
KR100673537B1 (ko) * | 1999-12-10 | 2007-01-24 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 |
JP2002025856A (ja) | 2000-07-06 | 2002-01-25 | Nec Corp | 積層コンデンサ及び半導体装置並びに電子回路基板 |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
US6459561B1 (en) * | 2001-06-12 | 2002-10-01 | Avx Corporation | Low inductance grid array capacitor |
US7016175B2 (en) * | 2002-10-03 | 2006-03-21 | Avx Corporation | Window via capacitor |
-
2004
- 2004-12-07 KR KR1020040102611A patent/KR100649579B1/ko not_active IP Right Cessation
-
2005
- 2005-10-03 JP JP2005289911A patent/JP2006165514A/ja active Pending
- 2005-10-11 US US11/247,404 patent/US7035079B1/en not_active Expired - Fee Related
- 2005-10-26 CN CNB2005101166594A patent/CN100527299C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1787136A (zh) | 2006-06-14 |
KR100649579B1 (ko) | 2006-11-28 |
JP2006165514A (ja) | 2006-06-22 |
US7035079B1 (en) | 2006-04-25 |
KR20060063436A (ko) | 2006-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100527299C (zh) | 多层片状电容器和多层片状电容器阵列 | |
US8570707B2 (en) | Scalable integrated circuit high density capacitors | |
CN1783376B (zh) | 多层片状电容器 | |
CN100533614C (zh) | 叠层电容器 | |
US7312975B2 (en) | Laminated capacitor and manufacturing method thereof | |
CN100511508C (zh) | 叠层电容器 | |
US20080158773A1 (en) | Multilayer capacitor array | |
US7408763B2 (en) | Low inductance multilayer capacitor | |
KR101018254B1 (ko) | 적층형 칩 캐패시터 | |
US7149071B2 (en) | Controlled resistance capacitors | |
US20070217122A1 (en) | Capacitor | |
KR20110007846A (ko) | 적층형 칩 커패시터 | |
JP2001284171A (ja) | 積層型電子部品 | |
CN108172565B (zh) | 一种mom电容及集成电路 | |
JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 | |
KR100691145B1 (ko) | 적층형 칩 커패시터 | |
US7502218B2 (en) | Multi-terminal capacitor | |
JP3511569B2 (ja) | 積層コンデンサ | |
KR100674830B1 (ko) | 적층형 캐패시터 어레이 | |
CN117497512A (zh) | 电容器件及其形成方法 | |
CN116230683A (zh) | Mom电容 | |
KR20080065473A (ko) | 적층형 칩 캐패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090812 Termination date: 20151026 |
|
EXPY | Termination of patent right or utility model |